JPH06232016A - 半導体集積回路の形成方法と前記方法により形成されたウェーハ - Google Patents

半導体集積回路の形成方法と前記方法により形成されたウェーハ

Info

Publication number
JPH06232016A
JPH06232016A JP5344610A JP34461093A JPH06232016A JP H06232016 A JPH06232016 A JP H06232016A JP 5344610 A JP5344610 A JP 5344610A JP 34461093 A JP34461093 A JP 34461093A JP H06232016 A JPH06232016 A JP H06232016A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
notches
notch
bar code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5344610A
Other languages
English (en)
Inventor
Conrad Jose Koeneke
ジョウゼ ケーネッケ コンラド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH06232016A publication Critical patent/JPH06232016A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/003—Multipurpose machines; Equipment therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【目的】 ウェーハが形成されるべき半導体インゴット
の表面に汚染、あるいはゴミの付着しない識別記号を記
録する方法を提供するものである。 【構成】 本発明は、半導体インゴット１１またはウエ
ーハ２５に、その端部１３に複数のノッチ２３を設ける
ことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の形成
方法に関する。
【０００２】
【従来の技術】現在の半導体集積回路の形成方法におい
ては、ウェーハが切り出される前の半導体インゴットに
様々な識別記号を付している。このような識別記号は半
導体の製造工程において、半導体のインゴットの特徴を
保持し、明らかにするために必要なものである。しか
し、このような半導体インゴットの表面に記録される識
別記号は、その製造工程において、ゴミや他の汚染物を
集める原因となる。そして、この識別記号にゴミの付着
した半導体ウェーハは、その上に形成される集積回路の
不良の原因となり、識別記号の形成方法が問題であっ
た。
【０００３】
【発明が解決しようとする課題】本発明の目的は、ウェ
ーハが形成されるべき半導体インゴットの表面に汚染、
あるいはゴミの付着しない識別記号を記録する方法を提
供するものである。
【０００４】
【課題を解決するための手段】本発明は、半導体インゴ
ット１１または、ウェーハ２５に、その端部１３に複数
のノッチ２３を設けることを特徴とする。
【０００５】
【実施例】半導体ウェーハの端部に複数のノッチを設け
ることにより、半導体ウェーハを識別しようとするもの
である。この複数のノッチは、レーザ等によるバーコー
ドリーダで読みとられるバーコードに類似するものであ
る。本発明の端部にノッチを設ける方法は、ウェーハの
表面上に付着するゴミ等が比較的少ない。
【０００６】図１において、半導体インゴット１１は平
面１３を有する。スクライバ１５は一連の平行カッタ１
７を所定の間隔で有し、半導体インゴット１１の平面１
３にノッチ２３を形成する。別法として、平行カッタ１
７は、半導体インゴット１１の平面１３にノッチを形成
するに適したレーザでも良い。
【０００７】一般的に、従来ウェーハは、超音波ダイヤ
モンドスクライバ、またはレーザスクライバを用いて、
ロット番号を刻印していた。この刻印はウェーハの研磨
表面に形成されて、ウェーハを反転する（裏返す）こと
なく、観察可能であった。前述したようにウェーハの研
磨表面に刻印することは、ゴミを捕獲する原因となり、
好ましくない汚染が発生して歩留まりが悪くなる原因と
なっていた。
【０００８】図２にウェーハ２５の平面１３の上に刻印
されたノッチ２３が示されている。図１と２とは、平行
カッタ１７がノッチ２３を形成しているが、歯２１７が
平面１３に係合しないと、平滑領域５００がそのまま保
持される。
【０００９】図３に示すように、各ノッチ２３の深さ１
８は、５００μｍで、幅１９は、１００μｍである。隣
接するノッチ２３のスペース２１は、１０００μｍであ
る。幅２８はウェーハ２５の厚みとなる。すなわち、５
インチ（約１０センチ）の直径のウェーハでは、約５０
０μｍである。上記の寸法は、スポットサイズが約０．
２μｍの現在のバーコードスキャナでは検知可能な大き
さである。平面１３の１インチの長さに、２５本のバー
（ノッチ２３）が形成でき、これは２25、すなわち、
７．４×１０10の情報の組み合わせが可能である。この
ノッチ２３は、図１の半導体インゴット１１からウェー
ハ２５が切り出される前に形成してもよい。円形の半導
体インゴット１１に平面１３が形成されると、その後、
平行カッタ１７が半導体インゴット１１の軸方向に沿っ
て、ノッチ２３を形成する。
【００１０】図３において、ノッチ２３は、コーナー５
１付近では滑らかにしておくことが望ましい。機械的な
研磨を施して、深さ１８、スペース２１、幅１９を平滑
にして、図４に示すように、側面１７１、スペース１２
１、溝１１９のように形成してもよい。別法として、図
４に示すような平滑なコーナーを有するノッチ２３は、
そのような形状を有する平行カッタ１７で形成してもよ
い。
【００１１】前述の端部にノッチ２３が形成されたウェ
ーハ２５は、その後の様々な製造工程において、現在市
販されているバーコードスキャナでもって読み取ること
ができる。
【００１２】本発明のようにウェーハの端部にノッチ２
３を形成する点の問題点としては、オペレータが直接そ
の溝の形状を読み取ることができない点である。今後半
導体の製造プロセスの様々な場所において、バーコード
リーダを配置することにより、ウェーハの識別記号を読
みとることができる。本発明の方法は、ウェーハに膨大
な量の情報を刻印することができる点である。また、別
の例としては、平面１３の上に刻印することは必ずしも
必要ではなく、エッジ２７の円筒上の表面に刻印するこ
とも可能である。この刻印領域を結晶軸と予め適合させ
ることにより、平面あるいは他の軸構造を使用すること
は必要なくなる。
【００１３】
【発明の効果】以上述べたように、ウェーハの端面にノ
ッチを形成し、それをバーコードリーダで読み取ること
により、ウェーハに関する様々な情報を記録し、読み出
すことができる。
【図面の簡単な説明】
【図１】本発明の一実施例によって半導体インゴットが
マークされる状態を表した斜視図である。
【図２】図１の半導体インゴットを横方向に切断した半
導体ウェーハを表す斜視図である。
【図３】図２の半導体ウェーハの部分拡大図である。
【図４】図３の半導体ウェーハの部分拡大図に相当する
本発明の他の実施例を表す図である。
【符号の説明】
１１ 半導体インゴット １３ 平面 １５ スクライバ １７ 平行カッタ １８ 深さ １９ 幅 ２１ スペース ２３ ノッチ ２５ ウェーハ ２７ エッジ ２１７ 歯 ５００ 平滑領域

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ウェーハ（２５）のエッジ（２７）に複
    数のノッチ（２３）を形成するステップを含むことを特
    徴とする半導体集積回路の形成方法。
  2. 【請求項２】 前記ノッチ（２３）は、識別情報を含み
    前記識別情報を読み出すステップをさらに含むことを特
    徴とする請求項１の方法。
  3. 【請求項３】 前記ノッチ（２３）は、約２μｍの幅と
    ２０μｍの深さを有することを特徴とする請求項１の方
    法。
  4. 【請求項４】 半導体インゴット（１１）の周囲に形成
    された平面（１３）に複数のノッチ（２３）を形成する
    ステップと、 前記半導体インゴット（１１）をウェーハに切断するス
    テップと、 からなることを特徴とする半導体集積回路の形成方法。
  5. 【請求項５】 ノッチ（２３）が形成されたエッジ（２
    ７）を有することを特徴とするウェーハ。
JP5344610A 1992-12-24 1993-12-20 半導体集積回路の形成方法と前記方法により形成されたウェーハ Pending JPH06232016A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99645692A 1992-12-24 1992-12-24
US996456 1992-12-24

Publications (1)

Publication Number Publication Date
JPH06232016A true JPH06232016A (ja) 1994-08-19

Family

ID=25542949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5344610A Pending JPH06232016A (ja) 1992-12-24 1993-12-20 半導体集積回路の形成方法と前記方法により形成されたウェーハ

Country Status (4)

Country Link
EP (1) EP0604061A1 (ja)
JP (1) JPH06232016A (ja)
KR (1) KR940016739A (ja)
TW (1) TW230262B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088335A1 (fr) * 2002-04-15 2003-10-23 Ebara Corporation Dispositif de polissage et dispositif de traitement de substrats
KR100697899B1 (ko) * 1999-01-28 2007-03-21 고마쓰 덴시 긴죠꾸 가부시기 가이샤 반도체 웨이퍼
JP2008294365A (ja) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd 太陽電池の製造方法
KR20190039007A (ko) * 2017-10-02 2019-04-10 가부시기가이샤 디스코 육방정 단결정 잉곳 및 웨이퍼의 가공 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147672B1 (ko) * 1995-11-30 1998-08-01 김광호 웨이퍼를 용이하게 구별하기 위한 라벨
EP2168158B1 (en) * 2007-06-13 2013-06-05 Conergy AG Method for marking wafers
US20100300259A1 (en) * 2009-05-29 2010-12-02 Applied Materials, Inc. Substrate side marking and identification
CN103489752A (zh) * 2013-09-26 2014-01-01 中国科学院半导体研究所 截面为多边形的晶棒及衬底片表面取向的标识方法
CN111497043B (zh) * 2020-03-05 2022-04-05 秦皇岛本征晶体科技有限公司 一种氟化镁波片元件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196512A (ja) * 1985-02-26 1986-08-30 Nec Corp 半導体装置の製造方法
JPH02183509A (ja) * 1989-01-10 1990-07-18 Seiko Epson Corp 半導体基板の識別方法
JPH02278809A (ja) * 1989-04-20 1990-11-15 Hitachi Ltd 半導体ウェハ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084354A (en) * 1977-06-03 1978-04-18 International Business Machines Corporation Process for slicing boules of single crystal material
JPS5572034A (en) * 1978-11-27 1980-05-30 Internatl Rectifier Corp Japan Ltd Preparing semiconductor element
US4794238A (en) * 1987-10-09 1988-12-27 Ultracision, Inc. Method and apparatus for reading and marking a small bar code on a surface of an item
JPH0196920A (ja) * 1987-10-09 1989-04-14 Fujitsu Ltd ウエーハの識別方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196512A (ja) * 1985-02-26 1986-08-30 Nec Corp 半導体装置の製造方法
JPH02183509A (ja) * 1989-01-10 1990-07-18 Seiko Epson Corp 半導体基板の識別方法
JPH02278809A (ja) * 1989-04-20 1990-11-15 Hitachi Ltd 半導体ウェハ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697899B1 (ko) * 1999-01-28 2007-03-21 고마쓰 덴시 긴죠꾸 가부시기 가이샤 반도체 웨이퍼
WO2003088335A1 (fr) * 2002-04-15 2003-10-23 Ebara Corporation Dispositif de polissage et dispositif de traitement de substrats
US7850817B2 (en) 2002-04-15 2010-12-14 Ebara Corporation Polishing device and substrate processing device
JP2008294365A (ja) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd 太陽電池の製造方法
KR20190039007A (ko) * 2017-10-02 2019-04-10 가부시기가이샤 디스코 육방정 단결정 잉곳 및 웨이퍼의 가공 방법
JP2019067944A (ja) * 2017-10-02 2019-04-25 株式会社ディスコ インゴット及びウェーハの加工方法
TWI815819B (zh) * 2017-10-02 2023-09-21 日商迪思科股份有限公司 晶圓的加工方法

Also Published As

Publication number Publication date
TW230262B (ja) 1994-09-11
KR940016739A (ko) 1994-07-25
EP0604061A1 (en) 1994-06-29

Similar Documents

Publication Publication Date Title
US4794238A (en) Method and apparatus for reading and marking a small bar code on a surface of an item
US5128282A (en) Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
JP3213563B2 (ja) ノッチレスウェーハの製造方法
JPH06232016A (ja) 半導体集積回路の形成方法と前記方法により形成されたウェーハ
JPH05259235A (ja) 一体化半導体ウェハーマップ記録方法
WO2007010645A1 (ja) 窒化ガリウムウエハ
US5837963A (en) Method of manufacturing a thin film magnetic head with identification marks
US20040185580A1 (en) Method for dicing semiconductor wafer
JP2000235636A5 (ja)
JPH05315207A (ja) 半導体装置
JP2007227953A (ja) 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
CN86107855B (zh) 应用侧壁及去除技术制做亚微米掩模窗口的方法
JP2009081190A (ja) ２次元コード印字ウェーハ及びその製造方法
JPH0837137A (ja) Ｓｏｉ構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置
GB2307787A (en) Labelling semiconductor wafers
EP0488053B1 (en) Method for manufacturing a semiconductor chip
JP4055527B2 (ja) 焼結体へのマーキング方法及び磁気ヘッド用基板の製造方法
JPS63288009A (ja) ウエハとウエハ処理工程管理方法
JPH04102214A (ja) 薄膜磁気ヘッドの製造法
JP3796994B2 (ja) 半導体結晶加工方法
US6877668B1 (en) Marking method for semiconductor wafer
JPS60217624A (ja) 半導体ウエ−ハ製造方法
JP4588860B2 (ja) 半導体ウエハのマーキング方法
JPS5850750A (ja) 半導体装置の製造方法
JPH11329915A (ja) ウェハとその識別方法及びその識別装置