JPS61196512A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61196512A
JPS61196512A JP60036883A JP3688385A JPS61196512A JP S61196512 A JPS61196512 A JP S61196512A JP 60036883 A JP60036883 A JP 60036883A JP 3688385 A JP3688385 A JP 3688385A JP S61196512 A JPS61196512 A JP S61196512A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
notch
discrimination
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60036883A
Other languages
English (en)
Inventor
Hiroshi Koshimizu
輿水　弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60036883A priority Critical patent/JPS61196512A/ja
Publication of JPS61196512A publication Critical patent/JPS61196512A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67796—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations with angular orientation of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造に関し１％に半導体基板の識
別方法に関するものである。
〔従来の技術〕
従来半導体基板の識別は半導体基板の一部に書かれたＯ
ＣＲ文字あるいはバーコード等によるのが一般的であっ
た。
〔発明が解決しようとする問題点〕
上述した従来のＯＣＲ文字読み取りあるいはバーコード
絖み取りは複雑な光学系と高級なＣＰＵを採用し非常に
萬価であり、その上各種の処理を径だ後でｒｉ、読み取
りに時間がかＩＪ）ったり、読み取り不可能になる事も
多かった。
また従来の半導体製造で一般に庇われている半導体基板
と膜厚や特性を測定するための基板等の識別に安価な方
法がなく、人間の目視判定が簡単なためこれを採用する
場合が多くこの場合はミスによる混入がさけられなかっ
た。
近年半導体基板が大口径化するにつれ人間が基板を直接
取扱う事が不可能に近くなっておジ、安価な方法で半導
体基板を識別する方法が必要とされた。
〔問題点を解決するための手段〕
本発明の方法は半導体基板外周部に識別用の切欠きを複
数ケ所設けこれを光電式あるいは機械的に読み取ること
により半導体基板の識別を行うものであり、文字あるい
はバーコード等の読み取りと異なり、非常に安価なシス
テムでかつ半導体装置製造上問題となるゴミ、傷、汚れ
等の発生も少なくかつこれらによ＃）ｆｆｔ、み取り不
可能になる事もないという％ａを有している。
〔実施例〕
矢に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す半導体基板１の図であ
り切欠き２は半導体基板１ｔ−板状に加工する前に加工
しである。
第２図は第１図の実施例の半導体基板の識別を行なう装
置の断面図であシ、図において半導体基板１が回転する
ことにより発光部３よりの光かつ受光部４に切欠きに応
じたパルス信号５が検出され半導体基板の識別が行なわ
れる。
第３図は第１図９実施例の半導体基板の識別を行なう装
置の他の例であり、図において半導体基板１の外周に押
し当てられたキー６のＯＮ、ＯＦＦにより、切欠きに応
じた信号を検出し半導体基板の識別を行なうものである
。
半導体基板に設ける切欠きは本実施例では半導体基板を
板状に加工する前に加工したが半導体基板になってから
ダイサー等により切欠き加工することも容易である。
〔発明の効果〕
以上説明したように本発明は半導体基板外周に切欠＠を
設けることにより、従来の欠点でめった高価な認識シス
テムを用いずに極めて安価に半導体基板の識別を行なう
事ができるばかりでなくどこの工程に使用しても識別の
確率はほぼ一定であり、かつゴミ、キズ、汚れ等の影響
が最少にでさる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す半導体基板の平面図、
第２図は本発明の一実施例の半導体基板の識別を行なう
装置の断面図および波形図、第３図は本発明の一実施例
の半導体基板の識別を行なう装置の他の例を示す図であ
る。 図において、１は半導体基板、２は識別用切欠き、３は
発光部５４は受光部、５は出力のパルス信号、６は識別
キーである。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の外周部に複数ケ所の切欠きを設け、これを
    検出することにより半導体基板の識別を行なう事を特徴
    とする半導体装置の製造方法。
JP60036883A 1985-02-26 1985-02-26 半導体装置の製造方法 Pending JPS61196512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60036883A JPS61196512A (ja) 1985-02-26 1985-02-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60036883A JPS61196512A (ja) 1985-02-26 1985-02-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61196512A true JPS61196512A (ja) 1986-08-30

Family

ID=12482170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60036883A Pending JPS61196512A (ja) 1985-02-26 1985-02-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61196512A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266735A (ja) * 1988-04-18 1989-10-24 Matsushita Electron Corp 半導体基板
US5230747A (en) * 1982-07-30 1993-07-27 Hitachi, Ltd. Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
EP0604061A1 (en) * 1992-12-24 1994-06-29 AT&T Corp. Semiconductor fabrication
GB2307787A (en) * 1995-11-30 1997-06-04 Samsung Electronics Co Ltd Labelling semiconductor wafers
US5894172A (en) * 1996-05-27 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with identification function

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5230747A (en) * 1982-07-30 1993-07-27 Hitachi, Ltd. Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
USRE40139E1 (en) * 1982-07-30 2008-03-04 Renesas Technology Corp. Wafer having chamfered bend portions in the joint regions between the contour of the cut-away portion of the wafer
JPH01266735A (ja) * 1988-04-18 1989-10-24 Matsushita Electron Corp 半導体基板
EP0604061A1 (en) * 1992-12-24 1994-06-29 AT&T Corp. Semiconductor fabrication
JPH06232016A (ja) * 1992-12-24 1994-08-19 American Teleph & Telegr Co <Att> 半導体集積回路の形成方法と前記方法により形成されたウェーハ
GB2307787A (en) * 1995-11-30 1997-06-04 Samsung Electronics Co Ltd Labelling semiconductor wafers
US5800906A (en) * 1995-11-30 1998-09-01 Samsung Electronics Co., Ltd. Label for semiconductor wafer
GB2307787B (en) * 1995-11-30 2000-10-11 Samsung Electronics Co Ltd A set of labels for a semiconductor wafer
US5894172A (en) * 1996-05-27 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with identification function

Similar Documents

Publication Publication Date Title
CA1314986C (en) Bar code remote recognition system for process carriers of wafer disks
JPH0196920A (ja) ウエーハの識別方法
US4454413A (en) Apparatus for tracking integrated circuit devices
JPS61196512A (ja) 半導体装置の製造方法
US5736723A (en) Method and apparatus for identifying the orientation of a dot matrix code marking of an article
US6666337B1 (en) Method and apparatus for determining wafer identity and orientation
US5109432A (en) Character recognition method
JPH05228780A (ja) 把持対象ワークの把持位置教示方法
JPH0652756B2 (ja) ウエハカセツト
JPS57122544A (en) Semiconductor device
KR970030569A (ko) 반도체 웨이퍼의 인식/분류 방법 및 장치
JPH0754996Y2 (ja) 半導体ウエハ−用キャリア−の判別装置
KR19980023312A (ko) 반도체 웨이퍼
JPS60136236A (ja) ウエフア保持治具
JPS61244037A (ja) ウエハ収納カセツトの識別方法
JPH02183509A (ja) 半導体基板の識別方法
JPH0431633Y2 (ja)
JPH03155643A (ja) ウェハー識別方法
JPS6043010B2 (ja) 電子部品のリ−ド線形状検出方法
JPH0521586A (ja) 半導体ウエーハカセツトおよびその識別装置
JPH0432244A (ja) ウェハ面方位指定方向検出装置
JP3300264B2 (ja) 半導体チップ認識方法
CN113420578A (zh) 划片蓝膜检查系统和检查方法
JPS63280390A (ja) 文字読取方式
JPS63244852A (ja) 半導体装置の製造方法