JPH02183509A - 半導体基板の識別方法 - Google Patents
半導体基板の識別方法Info
- Publication number
- JPH02183509A JPH02183509A JP322589A JP322589A JPH02183509A JP H02183509 A JPH02183509 A JP H02183509A JP 322589 A JP322589 A JP 322589A JP 322589 A JP322589 A JP 322589A JP H02183509 A JPH02183509 A JP H02183509A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- identification
- mark
- wafer
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 2
- 238000003754 machining Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 101100001231 Caenorhabditis elegans aha-1 gene Proteins 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、半導体基板の識別方法に関する。
［従来の技術］
従来の半導体基板の識別方法としては、第５図に示すよ
うに、ダイヤモンドペン６により、人が手５で半導体基
板１０表面に識別のための数字や文字７を書いたり、ま
・た特公昭６３−２６５５５に記載された方法により半
導体基板の表面に識別のための数字や文字を辰示する方
法が知られてい［発明が解決しようとする課題］ しかし、前述の従来技術では、半導体基板の加工処理が
行なわれるにつれて、半導体基板の表面に膜が付いたり
するために、識別が困難となってしまったり、また半導
体基板の表面に表示された識別のための数字や文字を、
人が目で見て判別しないと識別ができないという問題点
を有していたそこで、本発明はこのような問題点を解決
するもので、その目的とするところは半導体基板の加工
処理が行なわれても、半導体基板の識別を可能とする方
法を提供するところにある。
うに、ダイヤモンドペン６により、人が手５で半導体基
板１０表面に識別のための数字や文字７を書いたり、ま
・た特公昭６３−２６５５５に記載された方法により半
導体基板の表面に識別のための数字や文字を辰示する方
法が知られてい［発明が解決しようとする課題］ しかし、前述の従来技術では、半導体基板の加工処理が
行なわれるにつれて、半導体基板の表面に膜が付いたり
するために、識別が困難となってしまったり、また半導
体基板の表面に表示された識別のための数字や文字を、
人が目で見て判別しないと識別ができないという問題点
を有していたそこで、本発明はこのような問題点を解決
するもので、その目的とするところは半導体基板の加工
処理が行なわれても、半導体基板の識別を可能とする方
法を提供するところにある。
［課題を解決するための手段］
本発明の半導体基板の識別方法は、半導体基板の周辺部
に１つまたは複数の溝を設けることを特徴とする特 ［実施例コ 以下に本発明の実施例を図面をもとに説明する第１図（
α）において、半導体基板１（以下、ウェーハという）
の周辺部の任意の場所、例えばオリフラの位置にウェー
ハ１の識別のための溝４（以下、識別用マークという）
を１つと、識別用マーク４の基準となるべきｍ２．ｓ（
以下、基準用マークという）をあらかじめ定めた配置に
従って設ける。この場合、溝の大きさはウェーハ１を加
工処理しても、充分識別できるだけの大きさが必要であ
る。以上のような実施例において、ウェーハ１の識別の
ための情報と、して例えば識別用マーク４の、基準用マ
ーク２，３からの距離を検出し、あらかじめ定めた距離
と比較することにより、そのウェーハ１の識別が可能と
なる。
に１つまたは複数の溝を設けることを特徴とする特 ［実施例コ 以下に本発明の実施例を図面をもとに説明する第１図（
α）において、半導体基板１（以下、ウェーハという）
の周辺部の任意の場所、例えばオリフラの位置にウェー
ハ１の識別のための溝４（以下、識別用マークという）
を１つと、識別用マーク４の基準となるべきｍ２．ｓ（
以下、基準用マークという）をあらかじめ定めた配置に
従って設ける。この場合、溝の大きさはウェーハ１を加
工処理しても、充分識別できるだけの大きさが必要であ
る。以上のような実施例において、ウェーハ１の識別の
ための情報と、して例えば識別用マーク４の、基準用マ
ーク２，３からの距離を検出し、あらかじめ定めた距離
と比較することにより、そのウェーハ１の識別が可能と
なる。
また、識別用マーク４は、第１図（ｂ）に示すように複
数設ける場合もある。この場合、ウェーハ１を識別する
方法としては、゛例えば基準用マーク２，６からそれぞ
れの識別用マーク、４α〜４ｃまでの距離と、更に識別
用マーク４α〜４ｃの数も、その情報とすることができ
る。
数設ける場合もある。この場合、ウェーハ１を識別する
方法としては、゛例えば基準用マーク２，６からそれぞ
れの識別用マーク、４α〜４ｃまでの距離と、更に識別
用マーク４α〜４ｃの数も、その情報とすることができ
る。
更に、第２図（・α）において識別用マーク４をオリフ
ラ以外の場所に設ける場合もある。この場合、例えば識
別用マーク４と基準用マーク２，３との位置関係、すな
わち、基準用マーク２．識別用マーク４．基準用マーク
３で表わされる角度を検出することにより、ウェーハ１
の識別が可能となる。この場合も識別用マーク４を第２
図（ｂ）に示すように複数設ける場合がある。この場合
、’＞エーハ１を識別する方法としては、基準用マーク
２，３とそれぞれの識別用マーク４α〜４ｃとにより表
わされる角度と、更に識別用マーク４ａ〜４Ｃの数も、
その情報とすることができる。
ラ以外の場所に設ける場合もある。この場合、例えば識
別用マーク４と基準用マーク２，３との位置関係、すな
わち、基準用マーク２．識別用マーク４．基準用マーク
３で表わされる角度を検出することにより、ウェーハ１
の識別が可能となる。この場合も識別用マーク４を第２
図（ｂ）に示すように複数設ける場合がある。この場合
、’＞エーハ１を識別する方法としては、基準用マーク
２，３とそれぞれの識別用マーク４α〜４ｃとにより表
わされる角度と、更に識別用マーク４ａ〜４Ｃの数も、
その情報とすることができる。
［発明の効果］
以上述べたように本発明によれば、半導体基板の周辺部
に１つまたは複数の溝を設けることにより、半導体基板
の加工処理が行なわれても、溝がな（なってしまい識別
が困難になることはな（、前述の溝を識別用のマークと
して検出することが可能となる効果を有する。
に１つまたは複数の溝を設けることにより、半導体基板
の加工処理が行なわれても、溝がな（なってしまい識別
が困難になることはな（、前述の溝を識別用のマークと
して検出することが可能となる効果を有する。
更に、このような溝は半導体基板自身に機械的に識別可
能な情報を与えることになり、人が半導体基板に書かれ
た識別用の数字や文字を読んで判別するというわずられ
しさがなく、また判別ミスも起こらず正確な情報が素早
（判別できるという°効果を有する。
能な情報を与えることになり、人が半導体基板に書かれ
た識別用の数字や文字を読んで判別するというわずられ
しさがなく、また判別ミスも起こらず正確な情報が素早
（判別できるという°効果を有する。
＃−１・可＜ａ）
第１図（ａ）、第１図（ｂ）、第２図（α）および第２
図（ｂ）は、本発明の半導体基板の識別方法のための半
導体基板の説明図。 第３図は、従来の半導体基板の識別のためのダイヤモン
ドペンによる印字方法を示す図。 以上 葆Ｉ唱（ム） ！、ｉＬ １可 チ 可
図（ｂ）は、本発明の半導体基板の識別方法のための半
導体基板の説明図。 第３図は、従来の半導体基板の識別のためのダイヤモン
ドペンによる印字方法を示す図。 以上 葆Ｉ唱（ム） ！、ｉＬ １可 チ 可
Claims (1)
- 半導体基板の周辺部に１つまたは複数の溝を設けること
を特徴とする半導体基板の識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP322589A JPH02183509A (ja) | 1989-01-10 | 1989-01-10 | 半導体基板の識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP322589A JPH02183509A (ja) | 1989-01-10 | 1989-01-10 | 半導体基板の識別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183509A true JPH02183509A (ja) | 1990-07-18 |
Family
ID=11551505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP322589A Pending JPH02183509A (ja) | 1989-01-10 | 1989-01-10 | 半導体基板の識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183509A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0604061A1 (en) * | 1992-12-24 | 1994-06-29 | AT&T Corp. | Semiconductor fabrication |
| GB2307787A (en) * | 1995-11-30 | 1997-06-04 | Samsung Electronics Co Ltd | Labelling semiconductor wafers |
-
1989
- 1989-01-10 JP JP322589A patent/JPH02183509A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0604061A1 (en) * | 1992-12-24 | 1994-06-29 | AT&T Corp. | Semiconductor fabrication |
| JPH06232016A (ja) * | 1992-12-24 | 1994-08-19 | American Teleph & Telegr Co <Att> | 半導体集積回路の形成方法と前記方法により形成されたウェーハ |
| GB2307787A (en) * | 1995-11-30 | 1997-06-04 | Samsung Electronics Co Ltd | Labelling semiconductor wafers |
| US5800906A (en) * | 1995-11-30 | 1998-09-01 | Samsung Electronics Co., Ltd. | Label for semiconductor wafer |
| GB2307787B (en) * | 1995-11-30 | 2000-10-11 | Samsung Electronics Co Ltd | A set of labels for a semiconductor wafer |
| CN1098537C (zh) * | 1995-11-30 | 2003-01-08 | 三星电子株式会社 | 半导体圆片标记 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3419287A (en) | Fingerprint classification by coordinate system | |
| US5256578A (en) | Integral semiconductor wafer map recording | |
| CA2009699A1 (en) | Apparatus for image reading or processing | |
| US20060243711A1 (en) | System and method for aligning a wafer processing system in a laser marking system | |
| JPS59161786A (ja) | 手書き文字の認識方法 | |
| US4914601A (en) | Method for profiling wafers and for locating dies thereon | |
| JPH02183509A (ja) | 半導体基板の識別方法 | |
| US6440821B1 (en) | Method and apparatus for aligning wafers | |
| US5800906A (en) | Label for semiconductor wafer | |
| US6666337B1 (en) | Method and apparatus for determining wafer identity and orientation | |
| CN106295457A (zh) | 定位条码及其定位并识别的方法 | |
| JP2595962B2 (ja) | 半導体装置 | |
| TWI588932B (zh) | Wafer positioning identification device and method thereof | |
| JP2006190844A (ja) | 基板間の共通欠陥判別方法 | |
| KR19980017997A (ko) | 전자광학식으로 포착가능한 인식표 및 그 포착을 위한 신호처리방법 | |
| JPH06502964A (ja) | １つのプレート上へ共に作り込まれ、その後個別化されて成る半導体チップ | |
| JP4626909B2 (ja) | 半導体ウエハ | |
| JPS61196512A (ja) | 半導体装置の製造方法 | |
| JP2542930Y2 (ja) | ダミーウェーハ | |
| JPH0571855U (ja) | フォトマスク用ガラス基板 | |
| JPS5911619A (ja) | 半導体装置の非接触試験方法 | |
| US6877668B1 (en) | Marking method for semiconductor wafer | |
| JPS63262652A (ja) | フオトマスク | |
| JPS59191679A (ja) | 円板形状体の識別用記号または文字の読み取り装置 | |
| JPH05259010A (ja) | 半導体ウエハの識別方法 |