KR100697899B1 - 반도체 웨이퍼 - Google Patents

반도체 웨이퍼 Download PDF

Info

Publication number
KR100697899B1
KR100697899B1 KR1020000004335A KR20000004335A KR100697899B1 KR 100697899 B1 KR100697899 B1 KR 100697899B1 KR 1020000004335 A KR1020000004335 A KR 1020000004335A KR 20000004335 A KR20000004335 A KR 20000004335A KR 100697899 B1 KR100697899 B1 KR 100697899B1
Authority
KR
South Korea
Prior art keywords
wafer
notch
dot
mark
marking
Prior art date
Application number
KR1020000004335A
Other languages
English (en)
Other versions
KR20000057827A (ko
Inventor
지바데이이찌로오
사또오에쓰로오
다지까중
Original Assignee
고마쓰 덴시 긴죠꾸 가부시기 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고마쓰 덴시 긴죠꾸 가부시기 가이샤 filed Critical 고마쓰 덴시 긴죠꾸 가부시기 가이샤
Publication of KR20000057827A publication Critical patent/KR20000057827A/ko
Application granted granted Critical
Publication of KR100697899B1 publication Critical patent/KR100697899B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank
    • Y10T428/219Edge structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(과제) 반도체 웨이퍼(WAFER)의 가장 소실되기 어렵고 또한 웨이퍼 카셋트에 수납한 상태에서 기입하고 독해가 가능한 마킹 영역을 선정하여, 동 영역에 식별번호나 전기적 특성등의 정보를 각인하고 그후의 처리 공정이나 반도체 제조 공정에 있어 웨이퍼 단위로 과거의 이력을 파악할 수 있게 한 레이저 빔 조사에 의하여 도트 마크를 가진 반도체 웨이퍼를 제공한다.
(해결수단) 반도체 웨이퍼(W)에 있어서 그 외주면에 형성된 노치(Notch)(1)의 내벽면, 특히 그 주위연부 경사면에 직경이 1∼13μm의 레이저 조사(照射)에 의한 미소(微小)도트 마크를 형성한다.
반도체 웨이퍼, 웨이퍼 카셋트, 노치, 도트 마크, 액정 마스크, 레이저빔, 정보각인.

Description

반도체 웨이퍼 {WAFER FOR SEMICONDUCTOR}
도1은 노치부의 일부에 마킹이 된 본발명의 반도체 웨이퍼를 나타낸 설명도.
도2는 노치의 형상과 동 노치에 삽입되는 핀과의 관계를 나타낸 평면도.
도3은 반도체 웨이퍼의 주위연부의 단면 형상의 예를 나타낸 단면도.
도4는 본 발명의 실시예의 노치 주위연부의 단면 형상을 나타낸 단면도.
도5는 노치 내벽면의 마킹 영역내에서의 벽면 치수 차이를 나타낸 평면도.
도6은 본 발명에 적용되는 미소 도트 마킹 장치와 레이저빔의 에너지 밀도 분포(빔 프로필)의 변환 과정을 모식적으로 나타낸 설명도.
도7은 상기 마킹 장치에서 액정 마스크의 표시 패턴에 따라 형성되는 도트 마크와 레이저 빔의 에너지 분포의 변환 과정을 모식적으로 나타낸 설명도.
도8은 반도체 웨이퍼의 노치 경사면에 각인된 도트 마크에 의한 알파뉴메릭을 나타낸 평면도.
[도면중 중요한 부분에 대한 부호설명]
1 : 노치, 10 : 레이저 발진기, 20 : 빔 호모지나이저,
30 : 액정 마스크, 40 : 빔 프로필 변환기, 50 : 축소 렌즈 유닛,
θ : 노치 경사면의 경사각도, L, L' : 경사면의 수평 칫수,
O, O' : 경사면의 개시단(開始端), T : 웨이퍼의 두께, A : 마킹 영역.
본 발명은 반도체 제조 공정에서 가공 이력(履歷)이나 제품 관리 등에 사용되는 도트 마크(dot mark)가 형성된 반도체 웨이퍼에 관한 것이며, 보다 상세히 말하면, 반도체 웨이퍼 및 디바이스 제조 공정에 있어서 그 뒤의 판독 정도(精度)에 영향이 가장 적고 또한 웨이퍼 자체의 전기적 특성에도 영향을 주지 않는 영역에 형성되며, 그러면서도 소망하는 정보량을 확보한 레이저 조사(照射)에 의한 도트 마크가 찍힌 반도체 웨이퍼에 관한 것이다.
종래에도 반도체의 웨이퍼 제조 업체나 디바이스 제조 업체에서 공정 관리나 생산 관리를 위해 웨이퍼 표면에 바-코드나 문자, 숫자 등의 마크가 표시되게 하여 그때까지의 처리조건, 가공 이력(履歷) 또는 전기적 특성 등을 파악하는 수단으로 하고 있다. 이들의 마킹 장치로서는 레이저 마크가 많이 사용되었다. 레이저 마크에 의한 마킹은 레이저 발진기에서 방출되는 레이저 빔을 광학계를 통해서 집광시킴과 동시에, 빔 스캔 장치에 의하여 웨이퍼 표면의 소정의 영역을 스캔하여 웨이퍼 표면을 국부적으로 용융시켜 요철면을 형성하여 소망하는 정보를 각인함으로써 행한다.
일반적으로, 상기 마킹 영역으로서는, 웨이퍼 제조 업체이면, 오리엔테이숀 플랫 (Orientation Flat)의 근방이나 특정의 웨이퍼 표면 영역이며, 디바이스 제조 업체이면 칩이 되는 기판의 이면, 또는 그 실장면(實裝面)의 일부이다. 그러나 이들의 마킹 영역에 레이저 마킹을 하는 경우, 웨이퍼이든 칩 기판이든 마킹을 위한 데드 스페이스(dead space)가 필요하게 되어 수율이 저하된다. 또한, 마크가 웨이퍼 표면의 일부를 용융하여 형성되기 때문에, 그 용융시에 입자(particle)가 발생할 우려가 있다. 더구나 마크 주변에 요철이 형성되므로 미세한 패턴을 높은 정도(精度)로 형성할 때의 평활면이 훼손되는 등의 문제점이 지적된다.
그래서 종래에도 이러한 문제점을 회피하기 위해 예컨데 일본국 공개특허 공보 특개소 59-23512호나 특개헤이세이2-175154호 공보에 개시된 바와 같이, 반도체 웨이퍼의 외주면(측면)에 레이저 마킹을 시도하고 있다. 즉, 상기 일본국공개특허공보 특개소59-23512호의 레이저 마킹 방법에 의하면 레이저 발진기에서 방출되는 레이저 빔을 서로 직교(直交)하고 그 편각을 마킹 문자에 따라 편향하는 2장의 거울에 반사시키고, 이를 집광 렌즈를 통해서 웨이퍼의 외주 측면에 조사(照射)하여, 문자를 연속적으로 인자(印字)하는 것이다.
한편, 상기 일본국 공개특허공보 특개헤이세이2-175154호의 레이저 마킹 방법에 의하면, 반도체 웨이퍼의 이면중심을 진공척에 의하여 진공 흡착한 다음 오리엔테이션 플랫 검출 기구에 의하여 원점을 정하고, 펄스 모터를 소정 각도로 회전시키면서 동 펄스 모터의 회전 및 정지와 연동시키어 셧터를 개폐하고, 레이저 발진기에서 방출하는 레이저 빔을 간헐적으로 회전하는 웨이퍼 외주면측에 집광시키어 스폿(spot)가열하여, 도트 마크를 형성하고 있다.
또, 상기 공보 이외에도 예컨데, 일본국 공개특허공보 특개헤이세이10-256105호에 의하면, 원판상의 반도체 웨이퍼의 전주면에 거울면 마무리 작업에 의하여 쳄퍼링(chamfering)이 되며 그 쳄퍼링부에 결정 방위 판정용의 레이저 마크와 명세(spec), 제품번호, 웨이퍼ID 등의 레이저 마크를 각인한다.
그런데, 실리콘 제조 업체내에서의 공정 관리에 있어서, 특히 웨이퍼 생산을 효율적으로 하기 위하여 아래의 이유에서 웨이퍼마다 번호를 부여하는 것이 바람직 하다.
일반적으로 웨이퍼의 연마 공정과, 열처리 공정 등에서는 복수매의 웨이퍼를 웨이퍼 카셋트에 수납한 상태로 일괄하여 관리하기는 어렵고 각 처리마다 웨이퍼 카셋트에 수납된 복수매의 웨이퍼를 카셋트에서 꺼내어 하나씩 처리한 다음 다시 카셋트에 수납하기 위하여, 또는 인출 조작시, 각 공정간의 이송시, 또는 카셋트로 수납 조작시에 웨이퍼와 주변 부재 사이에서 일어나는 기계적 간섭에 의하여 깨어지거나 흠이 발생하기 쉽고 상술한 공보에 공개된 바와 같이, 반도체 웨이퍼의 주위측면에 레이저 마킹을 실시하는 경우에는 상기 깨어짐이나 흠에 의하여 마크의 상실이 발생한다.
또 상기 깨어짐이나 흠이 발생하였을 때의 형태나, 처리 공정마다 검사되는 전기적 특성등의 검사 결과에 기초하여 그때 마다 그레이드(grade) 별로 분류할 필요가 있는데, 이 분류시에도 작업자의 오류 등에 의하여 오분류가 생기기 쉽다. 또한 이들의 분류는 사용자에 의하여 사양(仕樣)이 다른 경우가 허다하고 번잡한 분류가 필요하게 된다.
그래서, 웨이퍼 표면에 상기 공정을 거친 후에도 판독이 가능한 마킹을 실시 할수 있다면 상기 분류에 있어서도 안이한 실수의 발생은 방지할 수 있다. 그러나, 웨이퍼 표면에 레이저 마킹을 하는 경우, 이미 상술한 바와 같이, 입자의 발생원이 되기도 하고 웨이퍼의 평탄도가 희생되지 않을 수 없으며, 또 마킹부분이 결정의 일그러짐의 기점이 되는 등의 문제점이 있다. 그래서 종래에는 개개의 웨이퍼마다 관리하지 않고 로트(lot)단위로 관리하거나 또는 웨이퍼 카셋트 단위로 관리하고 있다.
한편, 통상의 레이저 마킹에 의해 웨이퍼 표면에 형성된 도트 마크의 크기는 그 지름이 15μm가 한도이며, 그 이상은 미소화할 수 없기 때문에 상기 각 공보에 공개된 레이저 마킹 방법에 의한 웨이퍼의 주위측면에 마킹을 실시할 경우 소망의 정보량을 각인하고자 하면 그 주위측면의 태반이 필요하게 되어 이들 정보로부터 필요한 정보를 찾아내기 위하여 웨이퍼를 회전시켜서 검색할 필요가 있고, 상기 공보에 공개된 반도체 웨이퍼에 있어서는 웨이퍼 카셋트에 수납된 상태로는 소요되는 레이저 마킹을 실시하는 것은 불가능하며, 당연히 이들 마크를 판독할 수 없다.
본 발명은 이들의 과제를 해결하기 위한 것으로 구체적으로는 반도체 웨이퍼의 제조 공정에서 될 수 있는 대로 빠른 시기에 개개의 웨이퍼를 가장 소실되기 어렵고 또한 웨이퍼 카셋트에 수납한 상태에서 기입 및 판독이 가능한 영역을 선정하여, 동 영역에 식별번호나 전기적 특성 등의 정보를 기입하며, 다음의 처리 공정이나 반도체 제조 공정에서 웨이퍼 단위로 과거의 이력을 파악할 수 있게 한 레이저 마크를 가진 반도체 웨이퍼를 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위하여 본 발명자는 여러가지 각도에서 검토를 하였다. 먼저, 첫째로는, 반도체 웨이퍼에 있어 레이저 마킹에 의해서도 상술한 문제점이 발생하지 않으며, 동 웨이퍼의 제조 공정 및 반도체의 제조 공정에서의 다양한 가공을 거쳐도 마크가 소실되기 어려운 영역을 선정하는데 있고, 둘째로는, 동 영역이 필요한 량의 정보를 충분히 기입하기에 족한 면적을 가지고 있는지 여부이며, 또한 셋째로는, 상기 마킹 영역이 웨이퍼 카셋트에 수납된채 웨이퍼에 대하여 마크를 기입 및 판독이 가능한 영역인가의 여부이다.
예컨데 반도체 웨이퍼 제조 공정을 취하더라도 단결정(單結晶)으로 된 잉고트를 소정의 두께로 슬라이스한 다음 그 주위면을 쳄퍼링하고 이어서 웨이퍼의 표면과 이면을 랩핑(lapping)에 의하여 연삭하여 소정의 두께로 하고, 다시 화학 연마를 실시한 다음 열처리에 의해 이면에 성막(成膜)을 실시하고, 그 다음에 거울 마무리 작업 등을 거쳐 중간 검사후 세정하여 다시 검사하고, 합격품에는 그 표면에 에피택셜 성장(epitaxial growth)을 실시하고 있다.
이러한 다수의 공정에 있어서 특히 연삭이나 화학 연마에 의한 영향이 적은 부분은 웨이퍼의 주위측면인 것이 알려져 있다. 그리하여, 웨이퍼는 상기의 각 공정간을 로봇으로 파지하여 이송된다. 이러한 이송시에 주변 부재와 간섭하기 쉽고 이 간섭에 의해 웨이퍼의 오리엔테이션 플랫면을 포함하여 주위연부에 깨어짐이나 흠이 생기는 경우가 많다. 이러한 웨이퍼의 주위연부에서 가장 기계적 간섭을 받기 어려운 부분은 결정 방위 등의 위치결정용으로 형성된 노치(notch)의 내벽면 영역임을 알았다. 또한 이 노치의 내벽면의 유리한 성질은 상술한 기계적 간섭에 그치지 않고, 예컨데 CMP(Chemical Mechanical Polishing)등의 화학기계적 연마 처리에 의하여도 거의 영향을 받지 않는 점이다. 왜냐하면, 동 노치의 내벽면에는 처리액이 흐르기는 하지만 내벽면에 대한 외력이 작용하지 않기 때문에, 기계적 연마가 이루어지지 않으며, 또 화학적 연마 작용은 극히 적다고 생각되기 때문이다.
이 노치의 내벽면이면, 레이저 마킹에 의한 상술한 바와 같은 입자의 발생에 의한 영향, 레이저 마크의 요철면에 의한 패턴 형성시의 영향, 결정의 일그러짐에 의한 영향이 없으며, 또한 CMP에 의한 마크 소실의 확율도 적다. 한편, 이 노치에는 웨이퍼의 방위를 결정하기 위한 핀이 삽입된다. 따라서 노치의 내벽면이라 해도 핀의 간섭을 피할 수는 없다. 그러나, 이 노치의 형태는 SEMI규격에 의하여 규정되어 있으며, 도2에 표시한 형태를 가지고 있다.
동 도면으로부터 이해되는 바와 같이, 노치는 90°의 각도를 가지고 300mm지름의 웨이퍼 주위측면에서 외측으로 열려 있으며, 그 저부는 곡율 반경이 0.9mm 이상인 원호로 되며, 웨이퍼 주위측면에서의 깊이는 1 + 0.25mm로 되어 있다. 한편 이 노치에 삽입되는 핀의 지름은 가장 가는 것이 3mm이며, 기타 4mm 지름, 5mm지름이 있다. 따라서, 가장 가는 핀을 삽입하는 경우에도 노치의 저부 내벽면인 상술한 원호면에는 동 핀이 간섭하지 않게 된다. 본 발명자는 먼저 이 원호면에 착안하였다.
다음에 상기 노치의 내벽면에서 핀과 간섭하지 않는 영역을 증대할 수 없는지를 검토하였다. SEMI 규격에 의하면 웨이퍼의 주위 테두리를 쳄퍼링하는 규정이 있지만, 노치의 내벽면을 챔퍼링하는 것에 관하여는 아무런 규정된 것이 없기 때문에 노치의 내벽면에는 가공시에 재량의 여지가 있는 것을 알았다. 따라서 노치의 내벽면에 있어서, 상기 핀의 간섭을 피하기 위한 가공면을 형성하고 그 가공면에 마킹을 시공하면 소요의 정보량을 가진 마킹이 가능하다고 생각하였다. 마킹면을 핀이 간섭하지 않도록 하기 위해서는 상기 노치의 상하 능선부에 경사면으로 되는 쳄퍼링을 하는 것으로 해결된다.
그러나, 상기 노치의 내벽면 자체가 미소한 영역이며, 그 일부의 쳄퍼링 부분에 소요의 정보량을 기입하는데는 마크 자체를 미소하게 할 필요가 있다. 그래서 상기의 검토와 동시에 상술한 바와 같은 노치의 내벽면의 일부인 쳄퍼링 부분에 소요의 정보량을 마킹하는데는 여하한 크기의 마크이면 가능한 가에 대해서도 검토하였다. 이점에 관해서는 본 발명자 등은 먼저 일본국 특허출원 헤이세이 9-323080호 및 일본국 특허출원 헤이세이9-323081호로서 반도체 웨이퍼에 레이저 마커를 사용하여 1∼15μm의 크기의 미소한 도트 마크를 형성하는 방법을 제안하고 있다.
이 도트 마크의 형성 방법은 빔 호모지나이저(homogenizer)에 의해 레이저 발진기에서 조사되는 레이저 빔의 에너지 분포를 균정화(均整化)함과 동시에 1도트의 최대 길이가 50∼2000μm인 액정 마스크를 구동 제어하여 소망하는 패턴을 형성한다. 한편, 빔의 에너지 밀도 분포를 변환하는 빔 프로필 변환 수단을 상기 액정 마스크의 도트 매트릭스에 대응하는 동일 사이즈의 도트 매트릭스로 구성하여 상기 빔 프로필 변환 수단을 상기 액정 마스크의 전후 어느 쪽에 배치하여 둔다. 상기 빔 호모지나이저에 의해 균정화된 레이저 빔을 상기 액정 마스크에 조사하여, 동 액정 마스크를 투과하는 각 도트 단위의 레이저 빔을 상기 빔 프로필 변환 수단을 통해서 에너지 밀도 분포를 소망하는 형상으로 형성한 다음 렌즈 유닛을 통해서 1도트마다 각 레이저 빔의 최대 단면 길이를 1∼10μm가 되도록 축소하고 반도체 웨이퍼의 표면에 미소한 도트 마크를 각인한다. 이 때의 상기 1도트 마크마다 가공 깊이(높이)는 0.1∼5μm로 제어된다.
그런데, 상기 노치 내벽에서 가장 기입하기에 적합한 부분은 직선 부분이다. 상기 SEMI 규격서에서 산출하면 이 직선부는 최대 약 1mm이다. 이 직선부에 SEMI 규격에 의한 싱글 폰트 5×9 도트를 가지고 알파뉴메릭을 기입하는 경우에 최소의 정보량을 커버하는데는 최소 문자수로서 12 문자가 필요로 되어 있다.
따라서, 1mm의 상기 직선부에 상기 문자를 기입할때의 1도트의 크기는
1000(μm) ÷ (6 [도트] × 12 [문자])= 13.89(μm)
로 된다. 즉, 1도트의 크기는 최대 13.89μm 여서, 그보다 작어야 할 필요가 있다.
종래에는 예컨데 일본국 공개특허 특개소59-119820호에도 기재된 바와 같이 통상은 기껏해야 20∼30μm정도였고, 최근에도 일반적으로는 15μm의 도트 마크가 각인될 수 있게된 것에 불과하다. 그 때문에 종래의 일반적인 레이저 마킹 방법에 의해서는 상술한 미소한 영역에 소요의 정보량의 도트 마크를 각인하는 것은 불가능하나, 상술한 바와 같이 본 발명자등에 의한 레이저 마킹 방법에 의하면 가능하게 된다. 그리고 기타의 마킹 방법에 의해서도 미소한 도트 마크의 각인이 가능한 경우에는 당연히 그 방법에 의해서도 본 발명을 실시할 수 있다.
본 발명의 청구항 1에 관한 발명은 이상의 검토에 의해 얻어진 것으로 그 구성은 반도체 웨이퍼에 있어서 그 외주면에 형성된 노치의 내벽면에 지름이 1∼13μm의 레이저 조사에 의한 미소 도트 마크가 형성되어 이루어지는 것을 특징으로 하는 반도체 웨이퍼에 있다.
그리하여, 도트 마크를 각인하는 영역으로서는 상술한 바와 같이 노치의 직선 부분이 가장 적합하나 이 직선 부분은 상술한 바와 같이 핀과 간섭하는 영역도 있다. 따라서, 노치의 내벽면에서 핀과 전혀 간섭되지 않는 부분은 그 저부의 원호면(최소 반경: 0.9mm) 뿐이다. 이 원호면상에 문자를 기입하고자 하면 횡방향으로는 기껏해야 1행정도 밖에 마킹할 수 없고 그 때문에 이 영역에서는 2D 코드의 이용이 효과적이다. 예컨데 5μm 지름의 도트 마킹을 하는 경우에는 18×18도트(알파뉴메릭으로는 25 문자 상당)로 횡방향이 90μm이 되며, 일방향에서의 레이저 조사에 의한 원호면에 의한 각인 깊이의 변동은 최대로 3μm이어서 이 경우에도 앞서 제안한 본 발명자 등에 의한 상기 마킹 방법으로 충분히 커버할 수 있다.
청구항 2에 관한 발명은 상기 청구항 1 기재의 구성으로서 상기 노치 내벽면의 상하 능선부를 각각 경사면으로 되는 쳄퍼링을 하여 그 경사면에 상기 도트 마크가 형성된다. 이것은 상술한 바와 같이 핀의 간섭을 피하기 위한 것이다. 본 발명에 있어서는 상기 경사면의 높이 방향의 치수는 150μm이면 충분하다. 예컨데, 횡방향의 길이를 180μm, 종방향(높이 방향)의 길이를 60μm로 되는 직사각형 영역에 5μm의 도트 마크를 각인하면, 12×36 도트의 총수를 각인할 수 있으며, 데이터 매트릭스의 2D코드를 이용하면 웨이퍼의 식별에는 충분한 31 문자의 정보가 충분히 각인될 수 있다.
청구항 3항에 관한 발명에서는 상기 경사면의 웨이퍼 표면에 대한 경사각도를 30°이내로 규정하고 있다. 이 규정은 웨이퍼의 흠이나 깨여짐을 방지하며 또는 성막 잔류를 최소한으로 제어하기 위한 것이며, 또 본 발명과 같이 노치 내벽부의 경사면이 있으므로 상기 경사각을 30°보다 크게하면, 마킹용의 최종으로 배치되는 가공 렌즈와의 사이에서 간섭하여 버리기 때문에 이것을 피하기 위한 것이다.
청구항 4에 관한 발명에서는 상기 경사면의 표면의 거칠기 Ra를 1μm이하로 규정하고 있다. 이 표면의 거칠기 R은 거칠기 곡선에서 그 중심선의 방향으로 측정길이 L의 부분을 발취하여 이 발취 부분의 중심선을 X축, 종배율의 방향을 Y축으로 하고, 거칠기 곡선을 Y=f(X)로 표시한 경우, 다음 식에 의하여 그 값을 μm로 나타낸다. 즉,
R = (X = 0 에서 L 까지의 적분 f (X)} ÷ L
로 된다.
근년, 웨이퍼의 주위연부에 있어서의 측면형상은 웨이퍼의 흠이나 깨어짐을 방지하는 목적으로 원호상으로 형성하는 경향이 있다. 이것은 본 발명의 레이저 마킹의 대상 영역인 노치의 내벽면이라도 같으며, 도3(a)에 표시된 바와 같은 원호상 단면에 대하여 50μm의 길이 범위로 상술한 바와 같은 미소한 형태를 가진 도트 마크를 형성한 경우에는 곡면 때문에 그 마크의 깊이에 차이가 생긴다. 현재의 웨이퍼의 두께는 600∼800μm이므로 그 두께를 600μm로 했을 때에도 상기 차이는 1μm이어서 만약 표면의 거칠기 R이 1μm를 넘는 경우에는 도트 마크와 그 주위면의 요철과의 사이에 차별화를 도모할 수 없다. 이와 관련하여, 본 발명자 등에 의해 개발된 상기 레이저 마킹 방법에 의해 형성되는 도트 마크의 깊이는 0.01∼5μm의 범위로 제어되기 때문에 충분히 식별된다.
청구항 5에 관한 발명은 청구항 2의 구성으로서, 상기 도트 마크를 상기 상하 경사면의 적어도 어디엔가에 형성하는 것을 규정하고 있다.
웨이퍼의 제조 공정에 있어, 최종 공정 가까이에서 웨이퍼의 이면을 크게 연삭하여 웨이퍼 전체를 얇게하는 공정이 있다. 이 이면의 연삭량은 수백μm정도여서 이에 대한 표면의 연마량은 수μm에 지나지 않는다. 구체적으로는 725∼775μm의 두께를 가진 웨이퍼에 대하여 이면을 연삭하여 150∼200μm의 두께까지 가공하고 있는 경우도 있다. 따라서 이면측이 크게 연삭되는 것을 고려하면 도트 마크는 가급적 표면측에 형성하는 것이 바람직하다.
한편, 웨이퍼의 표면측에서도 상기 CMP 처리에 의해 연마되어 웨이퍼 표면에 각인된다. 특히 소프트 마크에 있어서는 연마 작용 때문에 서서히 인영(印影)이 희미해져서 판독할수 없게 되는 경우가 있다. 또 웨이퍼의 이면에 하드마크를 형성하면 마크주변의 평탄도에 영향을 미치게 되며, 노광시에 초점 심도에 악영향을 주고 또는 먼지의 집적 장소나 발생원이 된다고 말하고 있다.
이러한 점에서 본 발명에서는 상술한 바와 같이 노치의 내벽면에 도트 마크를 형성하는 것을 특징으로 하고 있으나, 핀과의 간섭도 피하기 위하여 청구항 2에 기재된바와 같이, 노치의 상하 능선부를 따라 경사면으로 된 쳄퍼링을 행하고, 동 경사면에 도트 마크를 형성하고 있다. 이 경우에도 상술한 이유 등을 고려할 때 필요에 따라서 웨이퍼의 표면측의 노치의 경사면에 도트 마크를 형성하거나 또는 웨이퍼 이면측에 노치 경사면에 도트 마크를 형성하거는 것을 선택할 필요가 있다. 통상적으로, 상술한 바와 같은 표면측의 경사면이라도 CMP 처리에 의한 연마의 영향을 크게 받지 않을 것으로 생각되므로, 노치의 상부 경사면에 도트 마크를 형성하면 충분하다. 다만, 만일을 고려한 경우에는 노치의 하부 경사면에도 동일한 도트 마크를 형성하여 두는 것이 바람직하다. 물론, 본 발명에서는 노치의 하부 경사면에만 도트 마크를 형성할 수도 있다.
본 발명의 적합한 실시예를 첨부도면에 의하여 구체적으로 설명한다.
도1은 본 발명의 반도체 웨이퍼로서 노치의 내벽면에 각인된 도트 마킹 영역을 모식적으로 나타낸 설명도이며, 도2는 SEMI 규격서에서 규격화된 노치 형상과 이 노치에 삽입되는 핀과의 관계를 나타내는 평면도이다.
본 발명에 있어서는, 반도체 웨이퍼의 노치 내주면의 소정의 영역 A에 도트 마크를 형성하므로서 레이저 빔의 국부적인 조사에 의하여 형성되는 도트 마크에 특유의 폐해가 발생함이 없이 또한, 웨이퍼 제조의 단계에서 반도체의 디바이스 제조 업체에서의 다이싱(dicing) 공정에 이르기까지 다양한 처리 공정에 의해서도 소실되는 일이 없고 과거의 가공 이력 정보가 도트 마크에 의해 기입되는 반도체 웨이퍼를 제공한다.
상기 도트 마크의 형성은 웨이퍼 제조의 가급적 빠른 단계로 행하는 것이 바람직하며 본 실시예에서는 웨이퍼 제조 공정에서 가장 바람직한 타이밍인 노치 능선부에 대한 거울면 쳄퍼링 공정의 직후로 하였다. 이 공정 다음부터 출하 단계까지 상기 쳄퍼링 부분은 마킹시의 상태로 유지할 수 있어서, 미소 마크라도 소실되는 일이 없다. 또 상기 마킹은 다음의 웨이퍼 제조 공정에서도 각 공정마다 그의 가공 조건이나 검사 결과도 순차적으로 마킹할 수 있기 때문에 직전의 검사뿐 아니라 그 이전의 검사 결과까지도 종합하여 판단, 분류할 수 있다.
상기 검사 결과로는 슬라이스 공정의 직전 및 직후에서는 도전(導電)형, 저항율, 수명(life time), 산소, 탄소농도, 결정 결함을 도트 마크로 기입하여 웨이퍼 표면과 이면의 거울면 가공 공정후에는 외관, 육안으로 보기, 두께, 평탄도(平坦度) 를 동일하게 도트 마크 등에 의해 기입하는 것이 바람직하나, 슬라이스 공정후에 이루어지는 화학 연마 등의 영향을 피하기 위하여 본 실시예에서는 상기 화학 연마 공정 후에 노치의 상하 능선부를 따라 거울면 쳄퍼링을 하고 그 쳄퍼링 직후에 동 노치의 쳄퍼링 면에 제1회째의 마킹을 한다. 따라서 본 실시예에서는 상기 슬라이스 공정 직전에서 상기 마킹이 되기까지의 사이를, 예컨데 웨이퍼 카셋트 마다에 슬로트 관리를 행하며 개개의 웨이퍼의 검사 결과를 기록 보관하여 둔다.
웨이퍼의 주위연부에서의 측면 형상에 관해서는 SEMI로 느슨한 규정하에서 규격화되어 있으나 노치 내부에 대해서의 형상, 표면의 거칠기에 관한 규정은 존재하지 않는다. 그러나 노치의 내벽면에 마킹을 하기 위해서는 도트 마크의 크기와, 그 도트 마크에 적합한 내벽면 형상및 표면의 거칠기를 미리 설정하여 둘 필요가 있다.
본 실시예서는 노치(1)의 내벽면의 형상을 도3(a)에 표시한 바와 같은 전체적으로 외측에 팽출하는 원호면, 도3(b)에 표시된 바와 같이 중앙부를 남겨서 상하 능선에서 외측으로 아래로 경사된 경사면, 도3(c)에 표시된 바와 같이 중앙부를 남겨서 상하 능선에서 외측으로 아래로 경사된 원호면으로 되는 형상을 채용하였다. 또 상기 경사면 및 원호면의 표면의 거칠기 R을 각각 1μm이하로 규정하고 있다. 여기에서 본 발명에 있어 노치 내벽면의 경사면이란, 후술하는 이유에서 상기 하경사면 및 각 원호면을 총칭한다.
본 실시예에서는 노치(1)의 내벽면 주위연부의 형상을 도4에 표시한 바와 같이 설정하였다. 즉, 노치(1)의 전면의 수직면에서 R3의 쳄퍼링 부분을 통하여 각각 0.725mm의 두께(T)를 가진 웨이퍼(W)의 표면 및 이면을 향하여 경사하여 오른 경사면을 형성하고 있다. 이때 웨이퍼 표면측의 경사면의 경사각도θ는 웨이퍼(W)의 표면 및 이면에 대하여 각각 22°로 하였다. 이 경사 각도(θ)는 30°보다 작게할 필요가 있다. 이것은 노치(1)의 내벽면에 마킹을 할 때 상기 경사각도θ가 30°이상이면 최종의 가공 렌즈와 웨이퍼(W)가 간섭되기 때문이다. 또 노치(1)의 전면과, 웨이퍼 표면측의 경사면의 종단 사이의 수평 치수(L)는 0.15∼0.45mm로 하고, 노치(1)의 전면과, 웨이퍼의 이면측의 경사면 종단과의 사이의 수평 치수(L′)는 0.20∼0.50mm로 하고 있다. 이들의 수평 치수(L)는 상기 경사면의 개시점 0.0′과, 웨이퍼의 표면 및 이면 사이의 거리를 변경시키므로서 결정된다.
상기 노치의 평면형상은 도2에 표시된 바와 같으며 평면으로 보았을때에 웨이퍼(W)의 측면에서 노치(1)의 저부까지의 최장 치수는 1∼1.25mm이며, 저부는 원호면을 띠고 있고 그 곡율 반경은 0.9mm이상으로 정해져, 동 저부에서 직선적으로 뻗어 웨이퍼의 측면에 열리는 열림 각도는 90°이다. 또 상기 열림의 끝 테두리도 R 0.9mm의 쳄퍼링이 되어 있으므로 동 노치(1)의 상기 저부의 원호면 부분을 제한 직선 부분은 최대 0.669mm로 된다.
이와 같이 노치(1)의 치수는 극히 미소하며, 이 노치(1)의 내벽면에 마킹을 하는 경우에는 자연히 마크의 치수도 제한을 받게 된다. 노치(1)의 내벽면에서 가장 기입하기에 적합한 부분은 상기 직선 부분이지만, 이 직선 부분은 최대의 경우라도 약 1mm이다. 이 직선 부분에는 SEMI 규격에 의한 싱글 폰트 5×9 도트를 가지고 알파뉴메릭을 기입하는 것으로 하여 최소의 정보량을 커버하는데는 최소 문자로 12 문자가 필요하다. 이때 각 문자 사이를 1도트분 만큼 띄워서 기입할 필요가 있다. 그 때문에 1mm의 상기 직선 부분에 상기 문자를 기입하는데는 1도트의 크기는,
1000(μm) ÷ (6 [도트] × 12[문자]) = 13.89(μm)
으로 된다. 따라서 1도트의 평면방향의 크기는 최대의 경우라도 13.89μm 이어서 그보다 작을 필요가 있다. 그런데, 이같은 미소한 도트 마크를 각인면에서 광학적으로 판독할 경우에는 상기 경사면의 표면을 그 이상으로 평활화 할 필요가 있다. 또한 최근에는 웨이퍼(W)의 주위연부의 흠이나 깨어짐을 방지하기 위하여 동 주위연부의 단면 형상을 도3(a)에 표시한 바와 같이 원호상으로 형성하는 경우가 많다. 이 경우 웨이퍼(W)의 두께는 일반적으로 600∼800μm이기 때문에 측면에 문자 높이 50μm의 문자를 마킹할 경우에는 도5에 표시된 바와 같이 직경 600μm의 원형상에서 문자의 최상부와 최하부의 고저의 차이는 1μm 정도이다. 이러한 점을 감안할 때 상기 경사면(원호면을 포함)의 표면 거칠기(R)를 1μm 이하로 할 필요가 있다. 그 결과로서 거의 평면부로서 선명한 마크가 가능하게 된다.
본 발명에 있어서 마킹은, 노치(1)의 상반부에 형성되는 경사면과 하반부에 형성되는 경사면의 쌍방에 또는 그 어느쪽에 형성된다.
웨이퍼(W)의 제조에 있어서, 최종 공정 가까이에서 웨이퍼(W)의 이면 전체를 크게 연삭하여 웨이퍼 전체를 얇게하는 공정이 있다. 그 때문에 이면의 마크는 완전히 소멸되는 문제가 생긴다. 또한 웨이퍼 표면의 마킹은 CMP(화학적 기계적 연마) 공정에서 연마되어 서서히 얇아져서 결국에 가서는 흐려져서 판독할 수 없게 되는 문제가 발생한다. 그렇지만, 상기 CMP공정에서의 연마 작용의 중심은 슬러리(slurry)에 함유된 미소한 연마입자에 의한 기계적 연마이며, 본 발명과 같은 경사면의 마킹이라면 직접적으로 기계적 연마 작용은 거의 없기 때문에 이 점에서 경사면의 마킹이 바람직하다. 이와 관련하여, 이면의 연마량은 수백μm정도, 표면의 연마량은 수μm이다. 따라서, 본 발명에서도 핀의 간섭을 피하는 것을 포함하여 노치(1)의 상반부에 형성되는 경사면의 가급적 표면에 가까운 영역에 마킹하는 것이 바람직하다.
한편, 노치(1)의 하반부에 형성되는 경사면에 마킹하는 것에 의한 이점도 있다. 상술한 바와 같이, 웨이퍼 표면에 각인된 마크가 CMP(기계적 화학적 연마)공정에서 연마되어 서서히 얇아지며 결국에는 흐려져서 판독할 수 없게 되는 문제가 발생되는 것을 고려할 때에 예컨데, 상반부의 경사면이라도 CMP공정에 있어서의 영향을 확실하게 피하려면, 연마액이 돌아서 들어가지 않는 웨이퍼(W)의 하반부에 형성된 경사면에 마킹하는 것도 유효하다. 다만, 상술한 바와 같이 웨이퍼(W)의 이면이 크게 연마되는 것을 고려할때 그후에 연삭되는 것을 감안하여 노치(1)의 내벽면에 형성된 하반부에 경사면을 미리 웨이퍼(W)의 이면측에 편위시키어 상기 경사각도 θ를 두고 형성하도록 하면 된다.
이상과 같은 크기의 형태를 구비한 노치(1)의 경사면에 도트 마크를 각인하기 위해서는 이미 상술한 바와 같은 평면의 최대치수가 13.89μm, 바람직 하기로는 13μm 이하인 것이 필요하다. 이러한 미소한 도트 마크는 본 발명자 등이 앞서 개발한 상기 일본국 공개특허 특개헤이세이 9-323080 호 및 일본국 특허출원헤이세이9-323081호에 공개된 레이저 마킹 방법에 의해 각인이 가능하다. 또한 본 실시예에서 레이저 가공조건은 레이저 빔이 YAG레이저의 제2 고주파이며, 가공 광학계에는 상기 출원에 공개된 바와 같은 사양이다. 따라서 구체적으로는 상기 출원명세서에 공개되어 있기 때문에 여기에서는 상세한 설명은 생략하며 레이저가공의 개략을 설명하는데 그친다.
도6에서, 부호 10은 레이저 발진기, 20은 빔 호모지나이저, 30은 액정 마스크, 40은 빔 프로필 변환기, 50은 결상 렌즈 유닛, W는 반도체 웨이퍼이다. 여기에서 반도체 웨이퍼는 실리콘 웨이퍼 뿐아니라 동 웨이퍼 표면에 산화막이나 질화막이 형성된것, 또한 에피택셜 성장시킨 반도체 웨이퍼, 칼륨비소, 인듐린화합물 등에 의해 성막된 반도체 웨이퍼 전반을 하는 것이다.
본 실시예에 있어서는 레이저 발진기(10)에서 사출되는 가우시안 형상의 에너지 밀도 분포를 가진 레이저 광을, 먼저 빔 호모지나이저(20)를 통하여 첨두값(尖頭値)이 거의 균일한 톱 하트형의 에너지 밀도 분포 형상(B)으로 성형한다.
이렇게 하여 에너지 밀도 분포가 균일하게 형성된 레이저 광은 이어서 액정 마스크(30)의 표면에 조사된다. 이때에 액정 마스크(30)는 널리 알려진 바와 같이, 소요의 마킹 패턴을 마스크상에 구동 표시가 가능하며, 도7에 표시된 바와 같이 상기 레이저 광은 동 패턴 표시 영역내의 광투과 가능한 상태인 도트 부분을 투과한다. 이의 각 도트마다 분할되어 투과한 다음의 각 투과광의 에너지 밀도 분포도 상기 빔 호모지나이저(20)에 의해 성형된 형상(B)과 동일하며 균일하게 분포되어 있다.
본 실시예에서 상기 액정 마스크(30)에 1회로 조사하는 영역은 도트수로 5× 10∼10×10개이며, 이를 레이저 광으로 일괄 조사하나 이러한 도트수로는 필요로 하는 모든 도트 마크수를 만족할 수 없는 경우가 많기 때문에 마크 패턴을 수구획으로 분할하여 순차 액정 마스크에 표시시키어 이것을 절환하면서 조합하여 전체의 마크 패턴을 웨이퍼 표면에 형성되도록 하고 있다. 이 경우, 웨이퍼 표면에 결상시킬 때는 웨이퍼 또는 조사 위치를 당연히 제어 이동시킬 필요가 있다. 이러한 제어방법으로는 종래부터 공지되어 있는 여러가지 수법이 채용된다.
본 실시예에서는 상기 액정 마스크(30)를 투과한 도트 단위의 레이저광을 연속하여 빔 프로필 변환기(40)에 조사한다. 이 빔 프로필 변환기(40)는 상기 액정 마스크(30)의 매트릭스 형상으로 배치된 개개의 액정에 대응하여 동일하게 매트릭스형상으로 배열되어 있다. 따라서 액정 마스크(30)를 투과한 레이저광은 1대 1로 대응하여 도트마다 상기 빔 프로필 변환기(40)를 통과하여 빔 호모지나이저(20)에 의해 각각에 평활하게 된 에너지 밀도 분포의 레이저광이 미소한 도트 형상을 형성하는데 필요한 에너지 밀도 분포 형상으로 변환된다.
빔 프로필 변환기(40)를 통과한 레이저광은 렌즈 유닛(50)에 의해 조여지고 반도체 웨이퍼(W)의 표면의 소정 위치에 조사되어 동 표면에 필요한 도트 마킹이 이루어진다. 여기에서 미크론 단위의 마킹을 복수의 웨이퍼 표면에 균일하게 형성하고져 하는 경우에는 그 마킹면과 집광 렌즈와의 사이의 거리나 광축 맞춤을 미크론 단위로 조절할 필요가 있다. 본 실시예에 의하면 초점 검출은 레이저 현미경 등으로서 일반적으로 사용되고 있는 공초점 방식으로 높이를 계측을 하여 이 값으로 부터 렌즈의 종방향의 미소(微小) 위치 결정 기구에 피드백시키어 자동적으로 초점의 위치가 결정된다. 또 광축 맞춤이나 광학 구성 부품의 위치 결정 및 조정은 일반적으로 알려진 방법이 채용되며, 예컨데, He-Ne 레이저 등의 가이드 광을 통하여 미리 설정되어 있는 기준 스포트에 적합시키는 나사 조정 기구 등에 의하여 조정한다. 이 조정은 조립시에 한번만 하면 된다.
상기 빔 호머지나이저(20)는, 예컨데 가우시안 형상의 에너지 밀도 분포를 가진 레이저광을 평활화한 에너지 밀도 분포의 형상으로 성형하기 위한 광학 부품을 총칭한다. 이 광학 부품으로서, 예컨데, 플라이 아이 렌즈나 바이너리 오프틱스 실린드리칼 렌즈를 사용하여 그의 마스크면상에 일괄 조사하거나 또는 포리콘 미러나 또는 미러스캐너 등의 액츄에이터에 의한 미러 구동에 의해 마스크면상을 주사하는 방식이 있다.
상기 빔 프로필 변환기(40)는, 상기 빔 호모지나이저(20)에 의해 평활화한 에너지 밀도 분포를 본 발명에 특유한 도트 형상을 얻기위해서 최적의 에너지 밀도 분포의 형상으로 변환하기 위한 광학 부품이며, 회절현상, 굴절현상, 또는 레이저조사 포인트에 있어서의 광 투과율을 임의로 달리하는 등으로 입사 레이저 광의 에너지 밀도 분포의 프로필을 임의의 형상으로 변환하는 것이다.
본 발명에 있어, 미소 도트 마크는 최대길이 1∼13μm의 치수 범위에 있으며, 도트의 요철 높이는 0.01∼5μm 범위내에 있다. 이러한 치수의 도트 마크를 형성하는데는 축소 렌즈 유닛의 해상도에 의한 반도체 웨이퍼(W)의 표면의 조사 포인트에 있어서 결상(結像)의 붕괴가 일어나지 않기 위하여 상기 액정 마스크의 1도트당 1변의 길이가 50∼2000μm 이어야할 필요가 있다. 또한 상기 빔 프로필 변환 수단과 상기 액정 마스크의 배치 간격이 지나치게 커도, 또는 지나치게 작아도 주변의 광선의 영향을 받아 또는 광축의 불안정함의 영향을 받아 반도체 웨이퍼 표면의 결상(結像)이 흐트러지기 쉽다. 그래서 본 실시예에 있어서는 상기 빔 프로필 변환 수단(40)과 상기 액정 마스크(30)와의 배치간격을 상기 액정 마스크(30)의 1도트의 최대길이 Y 의 0∼10배로 설정되어 있다. 이러한 범위로 상기 배치 간격을 규정하므로서 웨이퍼 표면에 조사(照射)되는 결상이 선명하게 된다.
도8은 웨이퍼(W)의 노치 내벽면에 형성된 상술한 경사면에 각인된 실제의 도트 마크에 의해서 구성된 알파뉴메릭을 표시하고 있다.
본 실시예에 의한 마킹조건은 다음과 같다.
Figure 112006052057593-pat00001
사용 폰트 : 5×9 싱글 도트 폰트, 알파뉴메릭 18문자
Figure 112000001700125-pat00002
도트 사이즈: 1도트 5μm
Figure 112006052057593-pat00003
마킹 영역 : 540(μm) = 5(μm/도트) × 6(도트/문자) × 18(문자)
따라서 본 실시예서는 수평 방향의 마킹 영역은 540μm 로 되어, 상술한 노치(1)의 직선 부분에 있어서의 치수 669μm 내에 들어간다.
이상의 설명에서 명백한 바와 같이 본 발명에 의하면 반도체 웨이퍼 제조 공정에서의 모든 이력 정보를 웨이퍼상에 기입할수 있고, 특히 웨이퍼 출하 직전의 최종 검사 결과를 마킹하여 둠으로써 디바이스 제조 업체에 납입된 후에도 출하시점의 웨이퍼 상태를 즉시 파악할 수 있다. 또한 본 발명의 반도체 웨이퍼에 의하면 웨이퍼를 카셋트에 수납한 상태에서 노치의 경사면에 레이저 마크를 각인하는 것도, 또는 그들 마크를 판독할 수 있으므로 종래와 같은 카셋트 단위, 또는 로트마다 관리가 필요치 않다. 특히 마킹 영역이 노치의 일부 내벽면이라는 극히 미소한 영역이기 때문에 마크의 판독시에도 각별히 번잡한 조작을 요하지 않는 등의 여러가지 효과가 있다.

Claims (5)

  1. 반도체 웨이퍼에 있어서,
    그 외주면에 형성된 노치의 내벽면에 상반분 및 하반분 각각에 경사면을 형성함과 동시에, 그 상하의 경사면의 쌍방에 또는 어느 한면에 지름이 1∼13㎛의 레이저 조사에 의해 미소 도트 마크를 형성하는 것을 특징으로 하는 반도체 웨이퍼.
  2. 삭제
  3. 제1항에 있어서, 상기 경사면의 웨이퍼 표면에 대한 경사각도가 30°이내로 된 반도체 웨이퍼.
  4. 제1항에 있어서, 상기 경사면의 웨이퍼 표면의 거칠기 Ra가 1㎛ 이하로 된 반도체 웨이퍼.
  5. 삭제
KR1020000004335A 1999-01-28 2000-01-28 반도체 웨이퍼 KR100697899B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-19737 1999-01-28
JP01973799A JP4109371B2 (ja) 1999-01-28 1999-01-28 半導体ウェハ

Publications (2)

Publication Number Publication Date
KR20000057827A KR20000057827A (ko) 2000-09-25
KR100697899B1 true KR100697899B1 (ko) 2007-03-21

Family

ID=12007658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000004335A KR100697899B1 (ko) 1999-01-28 2000-01-28 반도체 웨이퍼

Country Status (4)

Country Link
US (1) US6777820B2 (ko)
JP (1) JP4109371B2 (ko)
KR (1) KR100697899B1 (ko)
TW (1) TW452846B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589901B2 (en) 2014-02-11 2017-03-07 Samsung Electronics Co., Ltd. Semiconductor wafers including indications of crystal orientation and methods of forming the same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774340B1 (en) * 1998-11-25 2004-08-10 Komatsu Limited Shape of microdot mark formed by laser beam and microdot marking method
KR100732571B1 (ko) 1999-10-26 2007-06-27 사무코 테크시부 가부시키가이샤 반도체 웨이퍼의 마킹방법
JP4531995B2 (ja) * 2001-01-31 2010-08-25 武秀 林 ウエハid読取機構及び読取方法
CN100438015C (zh) * 2001-03-21 2008-11-26 株式会社东芝 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备
JP4071476B2 (ja) 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
AU2003211886A1 (en) * 2002-03-14 2003-09-22 Disco Corporation Method for grinding rear surface of semiconductor wafer
KR100476933B1 (ko) * 2002-10-10 2005-03-16 삼성전자주식회사 식별 표시를 갖는 반도체 웨이퍼
JP4034682B2 (ja) 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
US7102206B2 (en) * 2003-01-20 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device
JP4342832B2 (ja) * 2003-05-16 2009-10-14 株式会社東芝 半導体装置およびその製造方法
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ
JP2007329391A (ja) * 2006-06-09 2007-12-20 Disco Abrasive Syst Ltd 半導体ウェーハの結晶方位指示マーク検出機構
JP5000944B2 (ja) * 2006-08-02 2012-08-15 株式会社ディスコ レーザー加工装置のアライメント方法
US8389099B1 (en) * 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
JP5569392B2 (ja) * 2008-09-29 2014-08-13 株式会社Sumco シリコンウェーハの製造方法
JP5618521B2 (ja) 2008-11-28 2014-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9476701B2 (en) 2013-07-05 2016-10-25 Infineon Technologies Ag Apparatus for detecting a pre-aligning element at a wafer
US20170108484A1 (en) * 2014-03-18 2017-04-20 Stephen Micheal Henry Identification of biological samples
TWI704032B (zh) * 2014-12-04 2020-09-11 日商日本電氣硝子股份有限公司 玻璃板、積層體、半導體封裝及其製造方法、電子機器
US10118263B2 (en) * 2015-09-02 2018-11-06 Lam Researech Corporation Monolithic manifold mask and substrate concepts
JP6493253B2 (ja) * 2016-03-04 2019-04-03 株式会社Sumco シリコンウェーハの製造方法およびシリコンウェーハ
TWI669789B (zh) * 2016-04-25 2019-08-21 矽品精密工業股份有限公司 電子封裝件
KR102446560B1 (ko) * 2017-09-07 2022-09-26 에이씨엠 리서치 (상하이) 인코포레이티드 도금 척

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02197112A (ja) * 1989-01-26 1990-08-03 Fujitsu Ltd マスク基板
JPH06232016A (ja) * 1992-12-24 1994-08-19 American Teleph & Telegr Co <Att> 半導体集積回路の形成方法と前記方法により形成されたウェーハ
JPH07201688A (ja) * 1994-01-07 1995-08-04 Hitachi Ltd 半導体ウェハおよびその管理方法
JPH08316112A (ja) * 1995-05-16 1996-11-29 Komatsu Electron Metals Co Ltd ノッチ付き半導体ウェーハ
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
JPH10256196A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk ウェーハ面取り部のマーキング方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4327292A (en) * 1980-05-13 1982-04-27 Hughes Aircraft Company Alignment process using serial detection of repetitively patterned alignment marks
JPS5795158A (en) * 1980-12-02 1982-06-12 Toshiba Corp Rotary electric machine
JPS582018A (ja) * 1981-06-26 1983-01-07 Toshiba Corp ウエハ及び半導体装置の製造方法
JPS5923512A (ja) 1982-07-30 1984-02-07 Toshiba Corp 半導体ウエハ−のレ−ザマ−キング方法
JPS59119820A (ja) 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
US4547446A (en) * 1983-06-20 1985-10-15 The Perkin-Elmer Corporation Motion measurement and alignment method and apparatus
US4701050A (en) * 1984-08-10 1987-10-20 Hitachi, Ltd. Semiconductor exposure apparatus and alignment method therefor
JPH02175154A (ja) 1988-12-27 1990-07-06 Nec Corp 半導体ウェハーマーキング装置
JPH02178947A (ja) * 1988-12-29 1990-07-11 Fujitsu Ltd 半導体ウェーハのノッチ合わせ機構
US5876819A (en) * 1995-02-17 1999-03-02 Mitsubishi Denki Kabushiki Kaisha Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same
US5907144A (en) * 1997-02-05 1999-05-25 International Business Machines Corporation Microscopic bar code for component identification and method for making same
JP3191918B2 (ja) 1997-11-25 2001-07-23 株式会社小松製作所 微小ドットマークが刻印されてなる半導体ウェハ
JPH11156563A (ja) 1997-11-25 1999-06-15 Komatsu Ltd レーザ光による微小マーキング装置とそのマーキング方法
JPH11214299A (ja) 1998-01-27 1999-08-06 Komatsu Ltd ドットマークの読み取り装置と読み取り方法
JP3874528B2 (ja) 1998-03-11 2007-01-31 株式会社小松製作所 半導体ウエハのレーザマーキング方法
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
JPH11329915A (ja) * 1998-05-18 1999-11-30 Mitsubishi Materials Corp ウェハとその識別方法及びその識別装置
JPH11328724A (ja) * 1998-05-18 1999-11-30 Fuji Photo Film Co Ltd 3次元光メモリ
JP2000042763A (ja) 1998-07-24 2000-02-15 Komatsu Ltd レーザビームによるドットマーク形態と、そのマーキング装置及びマーキング方法
US6120607A (en) * 1998-12-03 2000-09-19 Lsi Logic Corporation Apparatus and method for blocking the deposition of oxide on a wafer
US6277658B1 (en) * 1999-03-29 2001-08-21 Taiwan Semiconductor Manufacturing Company Method for monitoring alignment mark shielding

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02197112A (ja) * 1989-01-26 1990-08-03 Fujitsu Ltd マスク基板
JPH06232016A (ja) * 1992-12-24 1994-08-19 American Teleph & Telegr Co <Att> 半導体集積回路の形成方法と前記方法により形成されたウェーハ
JPH07201688A (ja) * 1994-01-07 1995-08-04 Hitachi Ltd 半導体ウェハおよびその管理方法
JPH08316112A (ja) * 1995-05-16 1996-11-29 Komatsu Electron Metals Co Ltd ノッチ付き半導体ウェーハ
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
JPH10256196A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk ウェーハ面取り部のマーキング方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
02197112

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589901B2 (en) 2014-02-11 2017-03-07 Samsung Electronics Co., Ltd. Semiconductor wafers including indications of crystal orientation and methods of forming the same

Also Published As

Publication number Publication date
JP4109371B2 (ja) 2008-07-02
US20030015806A1 (en) 2003-01-23
KR20000057827A (ko) 2000-09-25
JP2000223380A (ja) 2000-08-11
US6777820B2 (en) 2004-08-17
TW452846B (en) 2001-09-01

Similar Documents

Publication Publication Date Title
KR100697899B1 (ko) 반도체 웨이퍼
TWI463248B (zh) 空白光罩玻璃基板之製法、空白光罩之製法、光罩之製法、空白光罩玻璃基板 、空白光罩及光罩
JP4071476B2 (ja) 半導体ウェーハ及び半導体ウェーハの製造方法
JP5098665B2 (ja) レーザー加工装置およびレーザー加工方法
KR19980080075A (ko) 레이저 마크를 갖는 웨이퍼
US6532132B2 (en) Methods for marking a sintered product and for fabricating magnetic head substrate
US20090097126A1 (en) Method of laser marking, laser marking apparatus and method and apparatus for detecting a mark
US8048591B2 (en) Mask blank glass substrate, mask blank glass substrate manufacturing method, mask blank manufacturing method, and mask manufacturing method
JP7096657B2 (ja) ウェーハの加工方法
US20200398381A1 (en) Method for Producing Short Subcritical Cracks in Solid Bodies
US20110021025A1 (en) Method for producing laser-marked semiconductor wafer
JP2020131218A (ja) シリコンウェハの研削後表面のレーザー照射修復装置及び修復方法
JP4799465B2 (ja) 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
JP4321897B2 (ja) 半導体ダイ
JP4650886B2 (ja) マスクブランクス用ガラス基板の製造方法、及びマスクブランクスの製造方法
JP4748574B2 (ja) マスクブランクス及びその製造方法
US20080009093A1 (en) Silicon material having a mark on the surface thereof and the method of making the same
JP5323874B2 (ja) マスクブランク用ガラス基板、マスクブランク、マスクおよび反射型マスク並びにこれらの製造方法
JPH11135390A (ja) Idが印字されているウェーハ、半導体デバイスの製造方法および半導体デバイスの製造装置
JP2005150496A (ja) 異方性透明固体材料、球状弾性表面波素子およびその製造方法
US11802080B2 (en) Glass substrate
JP2007107969A (ja) 顕微鏡用サンプル板及びその製造方法
JP2001250754A (ja) 半導体ウェハとその結晶軸方位の特定方法
JP2007049206A5 (ko)
Holzinger et al. Printing of part numbers using a high power laser beam

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 13