JPH08316112A - ノッチ付き半導体ウェーハ - Google Patents
ノッチ付き半導体ウェーハInfo
- Publication number
- JPH08316112A JPH08316112A JP14010695A JP14010695A JPH08316112A JP H08316112 A JPH08316112 A JP H08316112A JP 14010695 A JP14010695 A JP 14010695A JP 14010695 A JP14010695 A JP 14010695A JP H08316112 A JPH08316112 A JP H08316112A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- notch
- outer periphery
- chamfer
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000013078 crystal Substances 0.000 claims description 11
- 239000000428 dust Substances 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000003754 machining Methods 0.000 abstract 1
- 230000000007 visual effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 62
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 半導体ウェーハにおいて、オリフラやレーザ
マークの加工による有効面積減少、製造コスト上昇を最
小限に抑え、かつ、レーザマークによる発塵等の品質問
題を起こさずにウェーハの表裏を容易に判別できるよう
にする。 【構成】 ウェーハ１の結晶方位を判別するためのＶ字
状のノッチ２を前記ウェーハ１の外周の所定位置に設け
る。前記ノッチ２の縁部に沿って設ける面取りの大きさ
を、ウェーハの表面側ではウェーハ１の外周の面取り３
と同一寸法に、裏面側の面取り４は前記面取り３より十
分に大きい寸法とする。面取りの大きさがウェーハの表
面側と裏面側とで明らかに異なるため、ウェーハの表裏
判別は目視により容易に行うことができる。ウェーハ外
周の面取りは従来と同じく表裏同一寸法であり、ダブル
オリフラカットに比べてウェーハ有効面積の損失が小さ
い。また、レーザマーク加工は不要である。
マークの加工による有効面積減少、製造コスト上昇を最
小限に抑え、かつ、レーザマークによる発塵等の品質問
題を起こさずにウェーハの表裏を容易に判別できるよう
にする。 【構成】 ウェーハ１の結晶方位を判別するためのＶ字
状のノッチ２を前記ウェーハ１の外周の所定位置に設け
る。前記ノッチ２の縁部に沿って設ける面取りの大きさ
を、ウェーハの表面側ではウェーハ１の外周の面取り３
と同一寸法に、裏面側の面取り４は前記面取り３より十
分に大きい寸法とする。面取りの大きさがウェーハの表
面側と裏面側とで明らかに異なるため、ウェーハの表裏
判別は目視により容易に行うことができる。ウェーハ外
周の面取りは従来と同じく表裏同一寸法であり、ダブル
オリフラカットに比べてウェーハ有効面積の損失が小さ
い。また、レーザマーク加工は不要である。
Description
【０００１】
【産業上の利用分野】本発明は、ノッチ付き半導体ウェ
ーハに関する。
ーハに関する。
【０００２】
【従来の技術】半導体素子の基板には主として高純度の
単結晶シリコンが用いられているが、前記単結晶シリコ
ンは主としてＣＺ法により製造される。ＣＺ法において
は、単結晶引き上げ装置のチャンバ内に設置したるつぼ
に多結晶シリコンを充填し、前記るつぼの周囲に設けた
ヒータによって多結晶シリコンを加熱溶解した上、シー
ドチャックに取り付けた種結晶を融液に浸漬し、シード
チャックおよびるつぼを互いに同方向または逆方向に回
転しつつシードチャックを引き上げながら円柱状の単結
晶シリコンを成長させる。
単結晶シリコンが用いられているが、前記単結晶シリコ
ンは主としてＣＺ法により製造される。ＣＺ法において
は、単結晶引き上げ装置のチャンバ内に設置したるつぼ
に多結晶シリコンを充填し、前記るつぼの周囲に設けた
ヒータによって多結晶シリコンを加熱溶解した上、シー
ドチャックに取り付けた種結晶を融液に浸漬し、シード
チャックおよびるつぼを互いに同方向または逆方向に回
転しつつシードチャックを引き上げながら円柱状の単結
晶シリコンを成長させる。
【０００３】上記ＣＺ法などによって製造された単結晶
シリコンインゴットの外周を所定寸法に研削した上、軸
方向に直角に切断して薄板に分割し、ラッピング、エッ
チング、ポリシング等を施して少なくとも片面が鏡面に
加工された単結晶シリコンウェーハ（以下ウェーハとい
う）とする。前記単結晶シリコンインゴットの外周研削
に先立って、結晶方位の判別を容易にするため外周の所
定の位置にオリエンテーションフラット（以下オリフラ
という）またはノッチを設けている。また、たとえば両
面に鏡面仕上げを施したウェーハ、そり方向指定ウェー
ハ（ウェーハ表面が凸面か凹面かを指定したウェー
ハ）、引き上げ方向指定ウェーハ等については、結晶方
位判別とは別に表裏判別手段を必要とする。
シリコンインゴットの外周を所定寸法に研削した上、軸
方向に直角に切断して薄板に分割し、ラッピング、エッ
チング、ポリシング等を施して少なくとも片面が鏡面に
加工された単結晶シリコンウェーハ（以下ウェーハとい
う）とする。前記単結晶シリコンインゴットの外周研削
に先立って、結晶方位の判別を容易にするため外周の所
定の位置にオリエンテーションフラット（以下オリフラ
という）またはノッチを設けている。また、たとえば両
面に鏡面仕上げを施したウェーハ、そり方向指定ウェー
ハ（ウェーハ表面が凸面か凹面かを指定したウェー
ハ）、引き上げ方向指定ウェーハ等については、結晶方
位判別とは別に表裏判別手段を必要とする。
【０００４】ウェーハの表裏判別を容易にするため、従
来から主オリフラとは別に副オリフラを設けるか、また
はレーザマーカを用いてノッチの近傍に所定のマークを
入れている。主オリフラを設けることによりウェーハか
らデバイスを切り出す際の有効面積が減少するが、副オ
リフラカットにより前記有効面積は更に減少する。これ
に比べてウェーハの結晶方位判別手段としてノッチを設
け、表裏判別手段にレーザマークを用いる方法は、ウェ
ーハの有効面積減少の度合いが少なくて済むという利点
がある。
来から主オリフラとは別に副オリフラを設けるか、また
はレーザマーカを用いてノッチの近傍に所定のマークを
入れている。主オリフラを設けることによりウェーハか
らデバイスを切り出す際の有効面積が減少するが、副オ
リフラカットにより前記有効面積は更に減少する。これ
に比べてウェーハの結晶方位判別手段としてノッチを設
け、表裏判別手段にレーザマークを用いる方法は、ウェ
ーハの有効面積減少の度合いが少なくて済むという利点
がある。
【０００５】
【発明が解決しようとする課題】しかしながら、ウェー
ハの表裏判別手段にレーザマークを用いると、従来の加
工工程の他にレーザマーク加工工程を付加しなければな
らず、コスト高となる。また、レーザマークによって印
字された凹部に浮遊する塵埃等が入り込み、後工程で行
われる洗浄の際に前記塵埃が発見されることがあるた
め、必ずしも好ましい識別手段とはいえない。更に、レ
ーザマークを入れることにより、ノッチ加工のみのウェ
ーハに比べて有効面積が減少するという欠点がある。
ハの表裏判別手段にレーザマークを用いると、従来の加
工工程の他にレーザマーク加工工程を付加しなければな
らず、コスト高となる。また、レーザマークによって印
字された凹部に浮遊する塵埃等が入り込み、後工程で行
われる洗浄の際に前記塵埃が発見されることがあるた
め、必ずしも好ましい識別手段とはいえない。更に、レ
ーザマークを入れることにより、ノッチ加工のみのウェ
ーハに比べて有効面積が減少するという欠点がある。
【０００６】本発明は上記従来の問題点に着目してなさ
れたもので、オリフラやレーザマークの加工によるウェ
ーハの有効面積減少、製造コスト上昇を最小限に抑え、
かつ、レーザマークによる発塵等の品質的問題を起こさ
ずにウェーハの表裏を容易に判別することが可能なノッ
チ付き半導体ウェーハを提供することを目的としてい
る。
れたもので、オリフラやレーザマークの加工によるウェ
ーハの有効面積減少、製造コスト上昇を最小限に抑え、
かつ、レーザマークによる発塵等の品質的問題を起こさ
ずにウェーハの表裏を容易に判別することが可能なノッ
チ付き半導体ウェーハを提供することを目的としてい
る。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係るノッチ付き半導体ウェーハの第１の発
明では、半導体ウェーハの外周の所定位置に前記ウェー
ハの結晶方位を判別するノッチを設けたノッチ付き半導
体ウェーハにおいて、ノッチの縁部に沿って設ける面取
りの大きさをウェーハの表面側と裏面側とで異なる寸法
とすることを特徴とする。また、第２の発明では、半導
体ウェーハの外周の所定位置に前記ウェーハの結晶方位
を判別するノッチを設けたノッチ付き半導体ウェーハに
おいて、ノッチをウェーハ中心に対して左右いずれかの
方向に傾けることを特徴とする。これにより、ウェーハ
の表裏判別を可能としている。
め、本発明に係るノッチ付き半導体ウェーハの第１の発
明では、半導体ウェーハの外周の所定位置に前記ウェー
ハの結晶方位を判別するノッチを設けたノッチ付き半導
体ウェーハにおいて、ノッチの縁部に沿って設ける面取
りの大きさをウェーハの表面側と裏面側とで異なる寸法
とすることを特徴とする。また、第２の発明では、半導
体ウェーハの外周の所定位置に前記ウェーハの結晶方位
を判別するノッチを設けたノッチ付き半導体ウェーハに
おいて、ノッチをウェーハ中心に対して左右いずれかの
方向に傾けることを特徴とする。これにより、ウェーハ
の表裏判別を可能としている。
【０００８】
【作用】上記構成によれば、ウェーハの結晶方位判別手
段であるノッチの縁部に設ける面取りを、ウェーハの表
面側と裏面側とで異なる寸法としたので、面取り寸法の
大小を目視で比較することによりウェーハの表裏を容易
に判別することができる。また、ノッチの面取りを表裏
で異なる寸法とする代わりに、ノッチ自体をウェーハ中
心に対して左右いずれかに傾けた場合も、ウェーハの表
裏判別は容易となる。いずれの場合も表裏判別のための
レーザマークは不要であり、ダブルオリフラカットに比
べてウェーハ有効面積の損失が小さくなる。
段であるノッチの縁部に設ける面取りを、ウェーハの表
面側と裏面側とで異なる寸法としたので、面取り寸法の
大小を目視で比較することによりウェーハの表裏を容易
に判別することができる。また、ノッチの面取りを表裏
で異なる寸法とする代わりに、ノッチ自体をウェーハ中
心に対して左右いずれかに傾けた場合も、ウェーハの表
裏判別は容易となる。いずれの場合も表裏判別のための
レーザマークは不要であり、ダブルオリフラカットに比
べてウェーハ有効面積の損失が小さくなる。
【０００９】
【実施例】以下に、本発明に係るノッチ付き半導体ウェ
ーハの実施例について、図面を参照して説明する。図１
は、本発明の第１実施例に基づくウェーハのノッチ部分
を拡大した模式的平面図で、ウェーハの表面を示す。図
２は同じくウェーハのノッチ部分を拡大した模式的平面
図で、ウェーハの裏面を示す。図３は図１のＡ−Ａ断面
図である。これらの図において、１は表裏両面に鏡面仕
上げを施した円盤状のウェーハで、外周の所定の位置に
Ｖ字状のノッチ２が設けられ、前記ウェーハ１の外周と
これに続くノッチ２の縁部にはなめらかな面取り３およ
び４が施されている。ノッチ２の形状は、角度θ＝９０
°、深さａ＝１ｍｍである。また、ノッチ２の縁部に沿
って設ける面取りの大きさは、表面側の面取り３がウェ
ーハ１の外周の面取りと同じくＣ1 ＝１００μｍで、裏
面側の面取り４のみＣ2 ＝６００μｍとなっている。前
記面取り寸法Ｃ1 およびＣ2 は一例を示すものであり、
これらの値に限定されるものではない。
ーハの実施例について、図面を参照して説明する。図１
は、本発明の第１実施例に基づくウェーハのノッチ部分
を拡大した模式的平面図で、ウェーハの表面を示す。図
２は同じくウェーハのノッチ部分を拡大した模式的平面
図で、ウェーハの裏面を示す。図３は図１のＡ−Ａ断面
図である。これらの図において、１は表裏両面に鏡面仕
上げを施した円盤状のウェーハで、外周の所定の位置に
Ｖ字状のノッチ２が設けられ、前記ウェーハ１の外周と
これに続くノッチ２の縁部にはなめらかな面取り３およ
び４が施されている。ノッチ２の形状は、角度θ＝９０
°、深さａ＝１ｍｍである。また、ノッチ２の縁部に沿
って設ける面取りの大きさは、表面側の面取り３がウェ
ーハ１の外周の面取りと同じくＣ1 ＝１００μｍで、裏
面側の面取り４のみＣ2 ＝６００μｍとなっている。前
記面取り寸法Ｃ1 およびＣ2 は一例を示すものであり、
これらの値に限定されるものではない。
【００１０】本実施例では、ノッチの縁部に沿って設け
る面取りの大きさがウェーハの表面側と裏面側とで明ら
かに異なるため、ウェーハの表裏判別は目視により容易
に行うことができる。また、ウェーハ外周の面取りは従
来と同じく表裏同一寸法であるため、ウェーハの有効面
積減少や強度の低下は起こらない。
る面取りの大きさがウェーハの表面側と裏面側とで明ら
かに異なるため、ウェーハの表裏判別は目視により容易
に行うことができる。また、ウェーハ外周の面取りは従
来と同じく表裏同一寸法であるため、ウェーハの有効面
積減少や強度の低下は起こらない。
【００１１】図４は、本発明の第２実施例に基づくウェ
ーハのノッチ部分を拡大した模式的平面図で、ウェーハ
の表面を示す。ウェーハ１の外周には所定の位置にＶ字
状のノッチ２が設けられているが、このノッチ２はウェ
ーハ１の中心に対して右側に傾いている。すなわち、ウ
ェーハ中心線５に対するノッチ２の左側の開き角θ1と
右側の開き角θ2 との関係は、θ1 ≪θ2 となってい
る。このように、ノッチ２に傾きを与えることにより、
ウェーハの表裏を容易に目視判別することができる。な
お、面取り３の大きさはウェーハ外周、ノッチ縁部を問
わず、かつ、表裏ともすべて同じ寸法である。
ーハのノッチ部分を拡大した模式的平面図で、ウェーハ
の表面を示す。ウェーハ１の外周には所定の位置にＶ字
状のノッチ２が設けられているが、このノッチ２はウェ
ーハ１の中心に対して右側に傾いている。すなわち、ウ
ェーハ中心線５に対するノッチ２の左側の開き角θ1と
右側の開き角θ2 との関係は、θ1 ≪θ2 となってい
る。このように、ノッチ２に傾きを与えることにより、
ウェーハの表裏を容易に目視判別することができる。な
お、面取り３の大きさはウェーハ外周、ノッチ縁部を問
わず、かつ、表裏ともすべて同じ寸法である。
【００１２】
【発明の効果】以上説明したように本発明によれば、な
んらかの表裏判別手段を必要とするウェーハに対し、結
晶方位判別手段として設けたノッチの縁部面取りをウェ
ーハの表面側と裏面側とで異なる寸法としたので、前記
面取り形状を目視比較するだけでウェーハの表裏を容易
に判別することができる。また、前記ノッチをウェーハ
中心に対して左右いずれかに傾けた場合も、ウェーハの
表裏判別は容易である。本発明による表裏判別手段はレ
ーザマーク加工を必要としないので、その分だけ製造コ
ストが低減するとともに、レーザマークによる発塵とい
う品質問題を回避することができる。更に、従来から行
われているダブルオリフラカットに比べてウェーハ有効
面積の損失が小さくなるので、デバイス取得率が向上す
る。
んらかの表裏判別手段を必要とするウェーハに対し、結
晶方位判別手段として設けたノッチの縁部面取りをウェ
ーハの表面側と裏面側とで異なる寸法としたので、前記
面取り形状を目視比較するだけでウェーハの表裏を容易
に判別することができる。また、前記ノッチをウェーハ
中心に対して左右いずれかに傾けた場合も、ウェーハの
表裏判別は容易である。本発明による表裏判別手段はレ
ーザマーク加工を必要としないので、その分だけ製造コ
ストが低減するとともに、レーザマークによる発塵とい
う品質問題を回避することができる。更に、従来から行
われているダブルオリフラカットに比べてウェーハ有効
面積の損失が小さくなるので、デバイス取得率が向上す
る。
【図１】本発明の第１実施例に基づくウェーハのノッチ
部分を拡大した模式的平面図で、ウェーハの表面を示
す。
部分を拡大した模式的平面図で、ウェーハの表面を示
す。
【図２】図１のウェーハの裏面を示す。
【図３】図１のＡ−Ａ断面図である。
【図４】本発明の第２実施例に基づくウェーハのノッチ
部分を拡大した模式的平面図で、ウェーハの表面を示
す。
部分を拡大した模式的平面図で、ウェーハの表面を示
す。
１ ウェーハ ２ ノッチ ３，４ 面取り ５ ウェーハ中心線
フロントページの続き (72)発明者 安藤 広海 宮崎県宮崎郡清武町大字木原1112番地 九 州コマツ電子金属株式会社内
Claims (2)
- 【請求項１】 半導体ウェーハの外周の所定位置に前記
ウェーハの結晶方位を判別するノッチを設けたノッチ付
き半導体ウェーハにおいて、ノッチの縁部に沿って設け
る面取りの大きさをウェーハの表面側と裏面側とで異な
る寸法とすることを特徴とするノッチ付き半導体ウェー
ハ。 - 【請求項２】 半導体ウェーハの外周の所定位置に前記
ウェーハの結晶方位を判別するノッチを設けたノッチ付
き半導体ウェーハにおいて、ノッチをウェーハ中心に対
して左右いずれかの方向に傾けることを特徴とするノッ
チ付き半導体ウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14010695A JP3935977B2 (ja) | 1995-05-16 | 1995-05-16 | ノッチ付き半導体ウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14010695A JP3935977B2 (ja) | 1995-05-16 | 1995-05-16 | ノッチ付き半導体ウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316112A true JPH08316112A (ja) | 1996-11-29 |
| JP3935977B2 JP3935977B2 (ja) | 2007-06-27 |
Family
ID=15261082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14010695A Expired - Fee Related JP3935977B2 (ja) | 1995-05-16 | 1995-05-16 | ノッチ付き半導体ウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3935977B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222746A (ja) * | 2001-01-23 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 窒化物半導体ウェーハ及びその製造方法 |
| EP1463115A2 (en) * | 2003-03-28 | 2004-09-29 | Sumitomo Electric Industries, Ltd. | Rectangular Nitride Compound Semiconductor Wafer with Obverse/Reverse Discriminative Marks |
| KR100697899B1 (ko) * | 1999-01-28 | 2007-03-21 | 고마쓰 덴시 긴죠꾸 가부시기 가이샤 | 반도체 웨이퍼 |
| JP2007116152A (ja) * | 2005-10-19 | 2007-05-10 | Samsung Corning Co Ltd | 扁平な側面を有するａ面窒化物半導体単結晶基板 |
| JPWO2010035510A1 (ja) * | 2008-09-29 | 2012-02-23 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
| TWI464781B (zh) * | 2011-08-31 | 2014-12-11 | Toshiba Kk | A semiconductor wafer and a laminated structure having the same |
| US9355852B2 (en) | 2013-07-11 | 2016-05-31 | Mitsubish Electric Corporation | Method for manufacturing semiconductor device |
| JP2017123458A (ja) * | 2016-01-08 | 2017-07-13 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 半導体ウェーハ、半導体構造体、及びそれを製造する方法 |
| JP2017157796A (ja) * | 2016-03-04 | 2017-09-07 | 株式会社Sumco | シリコンウェーハの製造方法およびシリコンウェーハ |
| CN114121619A (zh) * | 2021-10-29 | 2022-03-01 | 杭州乾晶半导体有限公司 | 标记碳化硅晶圆碳硅极性面的方法及对应的碳化硅晶圆 |
-
1995
- 1995-05-16 JP JP14010695A patent/JP3935977B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100697899B1 (ko) * | 1999-01-28 | 2007-03-21 | 고마쓰 덴시 긴죠꾸 가부시기 가이샤 | 반도체 웨이퍼 |
| JP2002222746A (ja) * | 2001-01-23 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 窒化物半導体ウェーハ及びその製造方法 |
| EP1463115A2 (en) * | 2003-03-28 | 2004-09-29 | Sumitomo Electric Industries, Ltd. | Rectangular Nitride Compound Semiconductor Wafer with Obverse/Reverse Discriminative Marks |
| US6909165B2 (en) | 2003-03-28 | 2005-06-21 | Sumitomo Electric Industries, Ltd. | Obverse/reverse discriminative rectangular nitride semiconductor wafer |
| EP1463115A3 (en) * | 2003-03-28 | 2006-02-01 | Sumitomo Electric Industries, Ltd. | Rectangular Nitride Compound Semiconductor Wafer with Obverse/Reverse Discriminative Marks |
| JP2007116152A (ja) * | 2005-10-19 | 2007-05-10 | Samsung Corning Co Ltd | 扁平な側面を有するａ面窒化物半導体単結晶基板 |
| JPWO2010035510A1 (ja) * | 2008-09-29 | 2012-02-23 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
| JP5569392B2 (ja) * | 2008-09-29 | 2014-08-13 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| TWI464781B (zh) * | 2011-08-31 | 2014-12-11 | Toshiba Kk | A semiconductor wafer and a laminated structure having the same |
| US9355852B2 (en) | 2013-07-11 | 2016-05-31 | Mitsubish Electric Corporation | Method for manufacturing semiconductor device |
| JP2017123458A (ja) * | 2016-01-08 | 2017-07-13 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 半導体ウェーハ、半導体構造体、及びそれを製造する方法 |
| KR20170083384A (ko) * | 2016-01-08 | 2017-07-18 | 삼성전자주식회사 | 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법 |
| JP2017157796A (ja) * | 2016-03-04 | 2017-09-07 | 株式会社Sumco | シリコンウェーハの製造方法およびシリコンウェーハ |
| CN114121619A (zh) * | 2021-10-29 | 2022-03-01 | 杭州乾晶半导体有限公司 | 标记碳化硅晶圆碳硅极性面的方法及对应的碳化硅晶圆 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3935977B2 (ja) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6174222B1 (en) | Process for fabrication of semiconductor device, semiconductor wafer for use in the process and process for the preparation of the wafer | |
| EP0393951B1 (en) | Semiconductor silicon wafer and manufacturing method thereof | |
| JPH08316112A (ja) | ノッチ付き半導体ウェーハ | |
| US7258931B2 (en) | Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination | |
| EP0559986B1 (en) | Method for producing semiconductor wafer and substrate used for producing the semiconductor | |
| US5045505A (en) | Method of processing substrate for a beveled semiconductor device | |
| JP2012156246A (ja) | 半導体ウェハ及び半導体デバイスウェハ | |
| KR100869431B1 (ko) | 노치를 갖는 화합물 반도체 웨이퍼 | |
| JP2003100666A (ja) | 半導体装置の製造方法 | |
| EP1632591A1 (en) | Silicon epitaxial wafer, and silicon epitaxial wafer producing method | |
| JPH03177023A (ja) | エピタキシャル・ウェーハの調製方法 | |
| JP2008108837A (ja) | 半導体ウエハの研削装置および半導体装置の製造方法 | |
| JP2001044084A (ja) | 半導体ウエハ | |
| JP5343400B2 (ja) | 半導体ウェーハの製造方法 | |
| JP2002025873A (ja) | 半導体ウエハ及びその表面、裏面判別方法 | |
| JPH06314676A (ja) | 半導体ウエハ | |
| US20090286047A1 (en) | Semiconductor wafer | |
| JPH09251934A (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| JP2004281550A (ja) | 半導体ウエハおよびその面取り加工方法 | |
| KR100518582B1 (ko) | 비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법 | |
| JPH11224836A (ja) | 半導体ウエハー | |
| JP2004281951A (ja) | 半導体ウェハ | |
| CN100511668C (zh) | 可以识别表里的矩形氮化物半导体基片 | |
| JPH08172033A (ja) | 半導体基板 | |
| JP4370824B2 (ja) | 化合物半導体ウェハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070322 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |