JPH10339943A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10339943A
JPH10339943A JP14960497A JP14960497A JPH10339943A JP H10339943 A JPH10339943 A JP H10339943A JP 14960497 A JP14960497 A JP 14960497A JP 14960497 A JP14960497 A JP 14960497A JP H10339943 A JPH10339943 A JP H10339943A
Authority
JP
Japan
Prior art keywords
chip
reticle
exposed
mask
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14960497A
Other languages
English (en)
Inventor
Akihiro Sawabe
明宏 澤部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14960497A priority Critical patent/JPH10339943A/ja
Publication of JPH10339943A publication Critical patent/JPH10339943A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【課題】 被露光材上の不良チップの位置その他チップ
の位置の確認作業を容易に行え、検査や解析の時間が短
縮でき、また不良チップの原因がマスクまたはレチクル
に起因する不良であるか否かを容易に判断でき、マスク
またはレチクルに起因する不良の際も、マスクまたはレ
チクルの問題個所の特定が容易で、効率良く検査できる
ようにした半導体装置の製造方法を提供する。 【解決手段】 マスクまたはレチクル2を用いて投影露
光を行う工程を有して半導体装置を製造する際、マスク
またはレチクルは、そのスクライブライン3上に、被露
光材のチップ座標を表すデータを付したものとする半導
体装置の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、マスクまたはレチクルを用いて投影
露光を行う工程を有する半導体装置の製造方法に関する
ものである。本発明は、たとえば被露光半導体ウェーハ
上に、多数の被露光チップが存在する場合に、好適に利
用することができる。
【0002】
【従来の技術】従来、半導体ウェーハを被露光材として
各種パターン等を投影露光する場合、被露光半導体ウェ
ーハ上に多数の被露光チップが位置する形態で露光を行
うのが一般的である。
【0003】たとえば図7に示すのは、逐次露光を行う
場合の被露光ウェーハ1上のショット図であり、図7に
示すように四角く区分された多数の区画1a,1b,1
c・・・が、それぞれ1回のショット(1回の投影)で
露光される。かつ、各ショットは、1ショットの拡大図
(特に斜線を付して示した区画1dの拡大図)である図
8に示すように、多数の被露光チップが存在し、露光さ
れた各チップが、各半導体チップを構成することにな
る。このように、被露光半導体ウェーハは、きわめて多
数の被露光チップを有するのが、通常である。図7及び
図8に示したのは、各区画1a,1b,1c・・・を順
次露光する逐次露光の場合であるが、被露光ウェーハの
被露光面を一括して露光する一括露光の場合も同様に、
被露光ウェーハはきわめて多数の被露光チップを有す
る。
【0004】マスクまたはレチクルを用いて投影露光を
行う工程を有する半導体装置の製造方法においては、被
露光材は上記のように、多数の被露光チップが存在する
のが通常である。従来、たとえば半導体ウェーハを被露
光材としたとき、該被露光半導体ウェーハ上に不良チッ
プが存在した場合、不良チップ上にインク等で印を付け
て、不良であることを表していた。しかしこの手法で
は、解析の際などに、上層を除去すると、不良チップの
存在を示すものがなくなってしまうため、不良チップが
どのチップであるかを記憶しておく必要があり、そのた
めに写真をとっておいたり、あるいは図を描いてチップ
の位置がわかるようにしておくなどの記録作業を要し、
手間がかかっていた。
【0005】また通常、不良チップの位置を探すのは顕
微鏡での観察によって行っているが、従来はかかる不良
チップの位置検索に、多大の時間がかかっていた。
【0006】さらに、不良がマスクまたはレチクルに起
因する不良であるか否かを判断するのは容易でなく、し
かも、不良がマスクまたはレチクルに起因する不良と考
えられる場合も、マスクまたはレチクルの問題個所を探
すのには、広範囲の場所を観察して、マスクまたはレチ
クルのどの個所に問題があるかを探査する必要がある。
マスクまたはレチクルはそれ自体、多数の被露光チップ
に対応する多数のチップ部分を有するので、この探査の
作業には、多大の時間を要する。
【0007】
【発明が解決しようとする課題】上述したように、従来
技術にあっては、被露光材上のチップの位置の確認(た
とえば不良チップがあった場合の当該不良チップの位置
の確認)の作業が煩雑で、解析にも時間がかかるという
問題点があった。また、不良チップがあった場合に、不
良の原因がマスクまたはレチクルに起因する不良である
か否かを判断するのが困難で、かつ、マスクまたはレチ
クルに起因する不良の際も、マスクまたはレチクルの問
題個所の特定に手間がかかり、効率の良い検査は難しか
った。
【0008】本発明は、上記従来技術の問題点を解決し
て、被露光材上の不良チップの位置その他チップの位置
の確認作業を容易に行え、検査や解析の時間が短縮で
き、また不良チップの原因がマスクまたはレチクルに起
因する不良であるか否かを容易かつ短時間に判断でき、
かつ、マスクまたはレチクルに起因する不良の際も、マ
スクまたはレチクルの問題個所の特定が容易で、効率良
く検査できるようにした半導体装置の製造方法を提供す
ることを目的とする。
【0009】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、マスクまたはレチクルを用いて投影露光を行
う工程を有する半導体装置の製造方法において、上記マ
スクまたはレチクルは、そのスクライブライン上に、被
露光材のチップ座標を表すデータを付したものとするこ
とを特徴とするものである。
【0010】本発明において、「マスクまたはレチク
ル」の語は、被露光材に投影すべき各種パターン等を有
して被露光材にこれを投影露光する場合に用いる材料を
総称する。なお、従来技術、及び実施の形態例の説明に
おいては、一括露光用のものを「マスク」と称し、逐次
露光用のもの(一般に縮小露光)を「レチクル」と称し
て区別したが、これにより限定を受けるものではない。
【0011】本発明において、「スクライブライン」と
は、各チップを区画する部分であって、それ自体はチッ
プを構成しない部分である。露光・現像されて半導体チ
ップとして完成した後は、通常この部分は各チップを個
々に得るための裁断部となる。マスクまたはレチクル上
では、各被露光チップについての上記スクライブライン
に対応する部分である。
【0012】本発明によれば、被露光材のチップ座標を
表すデータがマスクまたはレチクルに付されているの
で、被露光材上に露光された各チップにもそのチップ座
標を表すデータが付される。よって、被露光材上のチッ
プの位置の確認が容易である。たとえば不良チップの検
索を、顕微鏡で観察することによって行う場合も、各チ
ップにチップ座標を表すデータが付されているので、検
索して不良チップを確認し、さらに記録するのが容易で
ある。
【0013】かつ、チップ座標を表すデータは、スクラ
イブラインが存在している限り(つまり一般には最終的
に裁断されるまで)明示されるので、着目するチップ
(たとえば不良チップ)についてはその座標データだけ
わかっていればよく、特に煩雑な記録は不要である。よ
って、各種解析(たとえば不良の解析)作業も容易とな
り、解析時間も短縮される。また、不良チップの座標デ
ータの解析により、不良チップの原因がマスクまたはレ
チクルに起因する不良であるか否かを容易に判断するこ
とができ、かつ、マスクまたはレチクルに起因する不良
である際も、不良チップのチップ座標とマスクまたはレ
チクルのチップ座標とを対応させれば良いだけであり、
マスクまたはレチクルの問題個所の特定が容易で、効率
の良い検査ができる。
【0014】上記チップ座標を表すデータは、スクライ
ブラインに付されるので、パターンを構成するチップ部
分に対し、何らの阻害にならない。かつ、スクライブラ
インは一般には最終的に裁断されるまで残っているの
で、製造工程においては最後までこのチップ座標を利用
できる。完成チップを得る際にスクライブラインを最終
的に裁断すれば、上記チップ座標を表すデータが付され
た部分は同時に完成チップから離れることになり、特に
除去等の特別の操作は不要である。
【0015】
【発明の実施の形態】以下本発明の実施の形態例につい
て、図面を参照して、具体的に説明する。ただし、当然
のことではあるが、本発明は、以下の実施の形態例によ
り限定を受けるものではない。
【0016】実施の形態例1 以下に説明する本実施の形態例は、半導体装置の製造の
際、半導体ウェーハを被露光材とし、マスクまたはレチ
クルを用いて露光を行う場合に、マスクまたはレチクル
のスクライブライン上に、被露光材のチップ座標を表す
データ(数字やアルファベットを用いて、かかる座標デ
ータとすることができる)を付す形態で、本発明を具体
化したものである。
【0017】本例は特に、図1に示すように、逐次投影
露光用のレチクル2のスクライブライン3上に、チップ
座標を表すデータ1.1,1.2,1.3・・・,2.
1,2.2,2.3・・・,3.1,3.2,3.3・
・・を付した。すなわちここでは、チップが何行何列に
該当するかにより、その行列の数字をもって、チップ座
標を表すデータとしたものである。
【0018】上記レチクルを使用して露光を行い、半導
体デバイス等の半導体製品を作成する。このレチクルを
使用すると、被露光材である半導体ウェーハ上では、各
チップに、それぞれに対応したチップ座標が付される。
よって、被露光材である半導体ウェーハ上のチップの位
置の確認が容易である。
【0019】たとえば、ウェーハ上で不良が発生した場
合、その座標データを読むことで、ウェーハ上のどの位
置のチップが不良チップであるかを、容易に判断でき
る。すなわち、不良チップの検索を、たとえば顕微鏡で
観察することによって行う場合も、各チップにチップ座
標を表すデータが付されているので、検索して不良チッ
プを確認し、さらに記録するのが容易である。
【0020】また、不良チップに限らず、何らかの着目
すべきウェーハ上のチップについて、その座標データを
記録することで、その後の工程における当該チップの状
況を容易に知ることができる。かつ、当該着目すべきチ
ップが、レチクル2のどの部分の投影によるものである
かを、簡単に知ることができる。
【0021】従来は、不良チップ等、着目する必要のあ
るチップは、インク等で印を付けて識別していたので、
解析などのために上層を除去する必要があると、当該チ
ップの存在を示すものがなくなってしまい、よって、記
憶のために写真や図を要し、手間がかかっていたのであ
るが、本例ではそのような煩雑な作業は要らず、着目す
るチップの座標データを記録するだけでよい。したがっ
て、解析の時間も短縮することができ、検査等につい
て、有利である。
【0022】本例は、図7及び図8を用いて説明したよ
うに、被露光ウェーハ1上に区分された多数の区画1
a,1b,1c・・・があって、それぞれ1回のショッ
ト(1回の投影)で露光され、かつ、各ショットは、多
数の被露光チップが存在するもので、実際には図2の1
ショットの拡大図に示すように、1ショットを構成する
レチクル2には、きわめて多数のチップが存在し、それ
ぞれに、図2に示すようにチップ座標を表すデータ1.
1,1.2,1.3・・・,2.1,2.2,2.3・
・・,3.1,3.2,3.3・・・が付されている。
【0023】半導体ウェーハ上のチップ座標は、レチク
ル2にパターン形成して付した上記チップ座標を表すデ
ータを露光することにより、マーキングする。本例のよ
うにレチクル2を用いて縮小露光する場合には、チップ
座標はショット数だけ周期的に現れる。すなわち図2の
ようなショットが、図7に示した半導体ウェーハ1上の
ショット数だけ、周期的に分布することになる。
【0024】ここで、たとえば解析したいチップをウェ
ーハ上で検索したい場合、1ショットごとのブロック
は、目で見て把握できるので、そのショット位置内での
チップ番号(チップ座標を表すデータ)が分かっていれ
ば、そのチップ番号(チップ座標を表すデータ)をもと
に、ウェーハ上で解析したいチップの位置を容易に探す
ことができる。
【0025】すなわち、どのブロックかは、目による目
視で把握し、そのブロック内で、チップ番号(チップ座
標を表すデータ)をもとに、探すことにより、容易です
みやかな検索を達成できる。
【0026】本例はレチクルの場合であり、周期的に繰
り返すチップアドレスを付すようにして、各ブロックは
目視で把握するようにしたが、ブロックの把握が困難な
場合は、各ブロックをも明示し得るようにアドレスを付
して、チップ座標を表すデータとすればよい。
【0027】また、レチクル2(あるいはマスク)に、
チップ座標を表すデータを付すのは、次のようにするこ
とができる。通常、レチクルあるいはマスクの作り方
は、次の2段階で作成する。 スクライブの情報をもったチップデータを繰り返し配
列する。 スクライブライン中に、必要に応じ、ダミーパター
ン、アライメントマーク等を配列する。 よって本例では、1つのレチクル2(あるいはマスクの
場合も同様)に対し、上記の段階で各チップに識別番
号(チップ座標を表すデータ)を付けた1つのスクライ
ブパターンを形成して、チップ座標を表すデータを付す
ようにした。
【0028】以上説明したように、本実施の形態例によ
れば、被露光材上のチップの位置の確認が容易であり、
たとえば不良チップの検索を、顕微鏡で観察することに
よって行う場合も、検索して不良チップを確認し、さら
に記録するのが容易である。チップ座標を表すデータ
は、スクライブラインが存在している限り(最終的に裁
断されるまで)明示されるので、着目するチップ(たと
えば不良チップ)についてはそのデータだけわかってい
ればよく、特に煩雑な記録は不要であって、各種解析
(たとえば不良の解析)作業も容易となり、解析時間も
短縮される。
【0029】実施の形態例2 この実施の形態例は、マスクを用いて一括露光で半導体
ウェーハを露光する場合に、本発明を具体化した例であ
る。特にここでは、被露光半導体ウェーハ上に分布して
いる不良チップの座標データから、当該不良が、用いる
マスクまたはレチクル(本例ではマスク)に起因するも
のか否かを容易に判断できるようにした。
【0030】図3に示すのは、一括露光装置で半導体ウ
ェーハを露光して作成した製品である。図4に示すの
は、この場合に使用する一括露光用のマスクである。
【0031】図4に示すように、本例のマスク4は、そ
のスクライブライン3上に、チップ座標を表すデータ
1.5,1.6,1.7・・・,2.3,2.4,2.
5・・・,3.2,3.3,3.4・・・が付されてい
る。これを用いて露光された半導体ウェーハから形成さ
れた製品には、図3に示すように、各チップに、チップ
座標を表すデータが付される。
【0032】いま、一括露光装置で露光して作成した図
3に示す製品が、いずれの製品(露光して得られたすべ
てのウェーハ)についても、ウェーハ上の特定のチップ
が、不良であったとする。たとえば図3に示すチップ番
号(チップ座標を表すデータ)が8.8のチップが、全
製品(全ウェーハ)で不良であるとする(不良チップ5
に、黒点を付して示す)。この場合、不良チップの座標
データが共通であることから、マスクに起因する不良で
あることが、容易に判断できる。
【0033】この場合に、不良をもたらしたマスク4の
問題となる箇所を探すには、マスク4の該当するチップ
座標のもの、上記例では、チップ座標を表すデータが
8.8のチップパターンのみを調査すればよい。したが
って、マスクを広範囲に検査する必要なく、容易かつす
みやかにマスクの問題個所を検索できる。このように本
例によれば、マスクの不良原因箇所の検出が容易で、か
つ、その時間を短縮できる。
【0034】本例は、上記のように、不良の原因がマス
クにあるか否か、及び、マスクの不良原因箇所を検出す
ることが容易であるという効果を有するが、その他、実
施の形態例1で得られる基本的な効果をも有することは
言うまでもない。
【0035】実施の形態例3 この実施の形態例は、レチクルを用いて逐次露光で半導
体ウェーハを縮小投影露光する場合に、本発明を具体化
した例である。特にここでは、被露光半導体ウェーハ上
に分布している不良チップの座標データから、当該不良
が、用いるマスクまたはレチクル(本例ではレチクル)
に起因するものか否かを容易に判断できるようにした。
【0036】図5に示すのは、図6に示すレチクル2で
半導体ウェーハを縮小投影露光して作成した製品であ
る。
【0037】図6に示すように、本例のレチクル2は、
そのスクライブライン3上に、チップ座標を表すデータ
1.1,1.2,1.3,2.1,2.2,2.3,
3.1,3.2,3.3が付されている。これを用いて
露光された半導体ウェーハから形成された製品には、図
5に示すように、周期的に(本例では9チップから成る
ブロックごとに)各チップに、チップ座標を表すデータ
が付される。
【0038】いま、縮小投影露光装置で露光して作成し
た図5に示す製品が、ウェーハ上の特定の座標データの
チップが、ウェーハ面内ですべて不良であったとする。
たとえば図5に示すチップ番号(チップ座標を表すデー
タ)が3.3のチップが、ウェーハ面内ですべて不良で
あるとする(不良チップ6a〜6lに、黒点を付して示
す)この場合、不良チップの座標データが共通であるこ
とから、レチクル2に起因する不良であることが、容易
に判断できる。
【0039】この場合に、不良をもたらしたレチクル2
の問題となる箇所を探すには、レチクル2の該当するチ
ップ座標のもの、上記例では、チップ座標を表すデータ
が3.3のチップパターンのみを調査すればよい。した
がって、レチクル2を広範囲に検査する必要なく、容易
かつすみやかにレチクル2の問題個所を検索できる。こ
のように本例によれば、レチクルの不良原因箇所の検出
が容易で、かつ、その時間を短縮できる。
【0040】本例は、上記のように、不良の原因がレチ
クルにあるか否か、及び、レチクルの不良原因箇所を検
出することが容易であるという効果を有するが、その
他、実施の形態例1で得られる基本的な効果をも有する
ことは言うまでもない。
【0041】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、被露光材上の不良チップの
位置その他チップの位置の確認作業が容易に行え、検査
や解析の時間が短縮でき、また不良チップの原因がマス
クまたはレチクルに起因する不良であるか否かを容易か
つ短時間に判断でき、かつ、マスクまたはレチクルに起
因する不良の際も、マスクまたはレチクルの問題個所の
特定が容易で、効率良く検査できるという効果を有す
る。
【図面の簡単な説明】
【図1】 本発明の実施の形態例1のレチクルの構成を
示す図である。
【図2】 本発明の実施の形態例1のレチクルの構成を
示す詳細図であり、1ショットを示す図である。
【図3】 本発明の実施の形態例2での半導体製品の構
成を示す図である。
【図4】 本発明の実施の形態例2で用いたマスクの構
成を示す図である。
【図5】 本発明の実施の形態例3での半導体製品の構
成を示す図である。
【図6】 本発明の実施の形態例3で用いたレチクルの
構成を示す図である。
【図7】 ウェーハ上のショットを示す図である。
【図8】 従来技術におけるレチクルを用いて露光した
場合の1ショットを示す拡大図である。
【符号の説明】
1・・・被露光材(被露光半導体ウェーハ)、2・・・
レチクル、3・・・スクライブライン、4・・・マス
ク、5,6a〜6l・・・不良チップ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 マスクまたはレチクルを用いて投影露光
    を行う工程を有する半導体装置の製造方法において、 上記マスクまたはレチクルは、そのスクライブライン上
    に、被露光材のチップ座標を表すデータを付したものと
    することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 被露光材は半導体ウェーハであり、該被
    露光半導体ウェーハ上のチップ位置特定のために上記チ
    ップ座標を用いることを特徴とする請求項1に記載の半
    導体装置の製造方法。
  3. 【請求項3】 被露光材は半導体ウェーハであり、該被
    露光半導体ウェーハ上に分布している不良チップのチッ
    プ座標データから、当該不良が、用いるマスクまたはレ
    チクルに起因するものか否かを判断することを特徴とす
    る請求項1に記載の半導体装置の製造方法。
  4. 【請求項4】 用いるマスクまたはレチクルの欠陥の位
    置検出に、チップ座標データを使用することを特徴とす
    る請求項1に記載の半導体装置の製造方法。
JP14960497A 1997-06-06 1997-06-06 半導体装置の製造方法 Pending JPH10339943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14960497A JPH10339943A (ja) 1997-06-06 1997-06-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14960497A JPH10339943A (ja) 1997-06-06 1997-06-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10339943A true JPH10339943A (ja) 1998-12-22

Family

ID=15478847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14960497A Pending JPH10339943A (ja) 1997-06-06 1997-06-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10339943A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349240B2 (en) 2000-03-27 2002-02-19 Nec Corporation Semiconductor device manufacturing system and method of manufacturing semiconductor devices
US6532182B2 (en) 2000-03-21 2003-03-11 Nec Corporation Semiconductor memory production system and semiconductor memory production method
WO2007043470A1 (ja) * 2005-10-12 2007-04-19 Matsushita Electric Industrial Co., Ltd. 転写生成物、転写生成物の製造方法、転写生成物の配置位置特定方法
JP2010050430A (ja) * 2008-07-23 2010-03-04 Fujitsu Microelectronics Ltd 半導体装置の製造方法、レチクル及び半導体基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6532182B2 (en) 2000-03-21 2003-03-11 Nec Corporation Semiconductor memory production system and semiconductor memory production method
US6349240B2 (en) 2000-03-27 2002-02-19 Nec Corporation Semiconductor device manufacturing system and method of manufacturing semiconductor devices
US7054705B2 (en) 2000-03-27 2006-05-30 Nec Electronics Corporation Method of manufacturing semiconductor devices
WO2007043470A1 (ja) * 2005-10-12 2007-04-19 Matsushita Electric Industrial Co., Ltd. 転写生成物、転写生成物の製造方法、転写生成物の配置位置特定方法
JPWO2007043470A1 (ja) * 2005-10-12 2009-04-16 パナソニック株式会社 転写生成物、転写生成物の製造方法、転写生成物の配置位置特定方法
JP2010050430A (ja) * 2008-07-23 2010-03-04 Fujitsu Microelectronics Ltd 半導体装置の製造方法、レチクル及び半導体基板

Similar Documents

Publication Publication Date Title
JPS6341209B2 (ja)
JP2002071575A (ja) 欠陥検査解析方法および欠陥検査解析システム
CN100576434C (zh) 芯片标识的制作方法及光罩
US5633173A (en) Method for detecting wafer defects
US4442188A (en) System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks
JPH07335510A (ja) 半導体装置およびその識別子付与方法およびその不良解析方法
JPH10339943A (ja) 半導体装置の製造方法
JPH07235617A (ja) 半導体装置
JPH09306910A (ja) 半導体装置
JP2952882B2 (ja) Icウェハ及びicの良否識別方法
JP3219094B2 (ja) チップサイズ検出方法およびチップピッチ検出方法およびチップ配列データ自動作成方法ならびにそれを用いた半導体基板の検査方法および装置
US7289657B2 (en) Method of inspecting photo-mask
JPH09223723A (ja) 半導体装置の不良解析方法及び装置
JP2000236006A (ja) 半導体処理装置の不良解析方法
JPH0845800A (ja) 半導体ウエハおよびその識別方法
JPS58103151A (ja) 半導体基板の検査方法
JPS5817632A (ja) Icチツプの選別方法
JPS594009A (ja) 半導体基板
JP2979682B2 (ja) マップを利用した半導体装置の組立方法
JPS6342141A (ja) 半導体装置の製造方法
JPH1152547A (ja) 検査装置
JP2002250699A (ja) ウエハ欠陥検査装置およびそのウエハ欠陥検査方法
JPH01194331A (ja) マーキングによるダイボンディング方法
JPH0715925B2 (ja) 半導体ウエハ検査方法
JPS6028231A (ja) 半導体装置