JP2000236006A - 半導体処理装置の不良解析方法 - Google Patents
半導体処理装置の不良解析方法Info
- Publication number
- JP2000236006A JP2000236006A JP11036693A JP3669399A JP2000236006A JP 2000236006 A JP2000236006 A JP 2000236006A JP 11036693 A JP11036693 A JP 11036693A JP 3669399 A JP3669399 A JP 3669399A JP 2000236006 A JP2000236006 A JP 2000236006A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- dust
- defect
- treatment apparatus
- semiconductor processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】微小サイズのダストの観察を容易に行え、半導
体処理装置のどこの部位がダストをだすか正確に認識す
ることが簡易に行うことを可能とする。 【解決手段】本発明の半導体処理装置の不良解析方法で
は、所定のプロセスを行った際にこのウェハに付着して
いるダストを検査すると同時に略同一形状が２個所以上
少なくとも１組存在する前記パタ−ンを用いてこのウェ
ハの位置を記憶し、またこの記憶によりウェハの位置を
再現し、このウェハに付着しているダストを観察するこ
とによりこの半導体処理装置の不良を解析するため、欠
陥検査時のウェハの状態を欠陥観察時に正確に再現出来
るため、微小サイズのダストの観察を容易に行え、半導
体処理装置のどこの部位がダストをだすか正確に認識す
ることが簡易に行うことが出来る。
体処理装置のどこの部位がダストをだすか正確に認識す
ることが簡易に行うことを可能とする。 【解決手段】本発明の半導体処理装置の不良解析方法で
は、所定のプロセスを行った際にこのウェハに付着して
いるダストを検査すると同時に略同一形状が２個所以上
少なくとも１組存在する前記パタ−ンを用いてこのウェ
ハの位置を記憶し、またこの記憶によりウェハの位置を
再現し、このウェハに付着しているダストを観察するこ
とによりこの半導体処理装置の不良を解析するため、欠
陥検査時のウェハの状態を欠陥観察時に正確に再現出来
るため、微小サイズのダストの観察を容易に行え、半導
体処理装置のどこの部位がダストをだすか正確に認識す
ることが簡易に行うことが出来る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体処理装置の
不良解析方法に係り、特に半導体処理装置で処理したウ
ェハに付着したダストを解析することによりその半導体
処理装置の不良解析を行う半導体処理装置の不良解析方
法に関する。
不良解析方法に係り、特に半導体処理装置で処理したウ
ェハに付着したダストを解析することによりその半導体
処理装置の不良解析を行う半導体処理装置の不良解析方
法に関する。
【０００２】
【従来の技術】一般に半導体装置は、ウェハを半導体処
理装置にて所定のプロセスを経て形成される。実際に
は、半導体装置を製造するに当たっては、マスク形成、
イオン打ち込み、エッチング等、数百もの製造工程が行
われ、各工程中にウェハにダスト（ごみ）が付着してし
まう。このダストは、通常半導体処理装置では、同じ部
位で同じ様に発生する再現性があるものである。したが
って、例えば検査用ウェハ（以下ＱＣウェハと称す）を
半導体処理装置に流し、 ダストが付着したＱＣウェハ
を検査すれば、半導体処理装置のどこ処理工程でどの部
位にダストがより発生するか調べることができる様にな
る。
理装置にて所定のプロセスを経て形成される。実際に
は、半導体装置を製造するに当たっては、マスク形成、
イオン打ち込み、エッチング等、数百もの製造工程が行
われ、各工程中にウェハにダスト（ごみ）が付着してし
まう。このダストは、通常半導体処理装置では、同じ部
位で同じ様に発生する再現性があるものである。したが
って、例えば検査用ウェハ（以下ＱＣウェハと称す）を
半導体処理装置に流し、 ダストが付着したＱＣウェハ
を検査すれば、半導体処理装置のどこ処理工程でどの部
位にダストがより発生するか調べることができる様にな
る。
【０００３】
【発明が解決しょうとする課題】このダストを検知する
ＱＣウェハは、通常パタ−ンを形成していないシリコン
ウェハが用いられるため、図１の如くダスト検査時のシ
リコンウェハの位置の記録は、ＱＣウェハ１のオリエン
テ−ションフラット部２もしくはノッチ部３と外周部数
箇所４、５の第１段階と、実際のダスト６を用いる第２
段階とで行う。
ＱＣウェハは、通常パタ−ンを形成していないシリコン
ウェハが用いられるため、図１の如くダスト検査時のシ
リコンウェハの位置の記録は、ＱＣウェハ１のオリエン
テ−ションフラット部２もしくはノッチ部３と外周部数
箇所４、５の第１段階と、実際のダスト６を用いる第２
段階とで行う。
【０００４】しかしながら、第１段階の精度にも限界が
あり、第２段階に用いるダスト６が数十μｍ以上と比較
的大きなものしか検索出来ない。また、欠陥検査装置が
ダストを検出した際に得られる座標デ−タがダストのど
の位置であるかが不明であり、図２に示す様に特に大き
なダスト７の場合、第２段階をダスト７の部位８の位置
か部位９の位置かで行うかにより（部位８と部位９とが
距離的にかなりある為他のダストの検索時に少しずつ距
離のずれが生じてしまい）、他のダストの検索精度に影
響を与える。本発明者の経験則では、この角度調整方法
による検索可能な最小ダストの直径は１０μｍ程度であ
る。
あり、第２段階に用いるダスト６が数十μｍ以上と比較
的大きなものしか検索出来ない。また、欠陥検査装置が
ダストを検出した際に得られる座標デ−タがダストのど
の位置であるかが不明であり、図２に示す様に特に大き
なダスト７の場合、第２段階をダスト７の部位８の位置
か部位９の位置かで行うかにより（部位８と部位９とが
距離的にかなりある為他のダストの検索時に少しずつ距
離のずれが生じてしまい）、他のダストの検索精度に影
響を与える。本発明者の経験則では、この角度調整方法
による検索可能な最小ダストの直径は１０μｍ程度であ
る。
【０００５】本発明は、上記事情を鑑みてなされたもの
であり、欠陥検査時のウェハの状態を欠陥観察時に正確
に再現することができる半導体処理装置の不良解析方法
を提供することを目的とする。
であり、欠陥検査時のウェハの状態を欠陥観察時に正確
に再現することができる半導体処理装置の不良解析方法
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体処理装置
の不良解析方法は、ウェハ表面上に略同一形状が２個所
以上少なくとも１組み存在するパタ−ンを形成する第１
の工程と、このウェハを半導体処理装置で所定のプロセ
スを行なう第２の工程と、この半導体処理装置において
所定のプロセスを行った際に略同一形状が２個所以上少
なくとも１組存在する前記パタ−ンを用いて前記ウェハ
の位置を記憶し、前記パターンの存在しない領域に付着
しているダストを検査する第３の工程と、記憶したこの
ウェハの位置を再現し、このウェハに付着しているダス
トを観察することによりこの半導体処理装置の不良を解
析する第４の工程とを少なくとも備えたことを特徴とす
るものである。
の不良解析方法は、ウェハ表面上に略同一形状が２個所
以上少なくとも１組み存在するパタ−ンを形成する第１
の工程と、このウェハを半導体処理装置で所定のプロセ
スを行なう第２の工程と、この半導体処理装置において
所定のプロセスを行った際に略同一形状が２個所以上少
なくとも１組存在する前記パタ−ンを用いて前記ウェハ
の位置を記憶し、前記パターンの存在しない領域に付着
しているダストを検査する第３の工程と、記憶したこの
ウェハの位置を再現し、このウェハに付着しているダス
トを観察することによりこの半導体処理装置の不良を解
析する第４の工程とを少なくとも備えたことを特徴とす
るものである。
【０００７】この様な本発明の半導体処理装置の不良解
析方法では、所定のプロセスを行った際にこのウェハに
付着しているダストを検査すると同時に略同一形状が２
個所以上少なくとも１組存在する前記パタ−ンを用いて
このウェハの位置を記憶し、またこの記憶によりウェハ
の位置を再現し、このウェハに付着しているダストを観
察することによりこの半導体処理装置の不良を解析する
ため、欠陥検査時のウェハの状態を欠陥観察時に正確に
再現出来るため、微小サイズ例えば0.2 μm のダストの
観察を容易に行え、半導体処理装置のどこの部位がダス
トを発生するか正確に認識することが簡易に行うことが
出来る。
析方法では、所定のプロセスを行った際にこのウェハに
付着しているダストを検査すると同時に略同一形状が２
個所以上少なくとも１組存在する前記パタ−ンを用いて
このウェハの位置を記憶し、またこの記憶によりウェハ
の位置を再現し、このウェハに付着しているダストを観
察することによりこの半導体処理装置の不良を解析する
ため、欠陥検査時のウェハの状態を欠陥観察時に正確に
再現出来るため、微小サイズ例えば0.2 μm のダストの
観察を容易に行え、半導体処理装置のどこの部位がダス
トを発生するか正確に認識することが簡易に行うことが
出来る。
【０００８】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。まず、図３に示すようにウェハにパタ
−ン形成をする（符号１１）。詳しくは、図４に示す如
く、シリコン基板２０表面を熱酸化し、１００ｎｍのシ
リコン酸化膜２１を形成後、フォトレジスト１２をシリ
コン酸化膜２１上に全面に渡り塗布し、製品またはＴＥ
Ｇ（テストエレメント：グル−プ配線がダストにより短
絡しているか否か調べる配線パタ−ン）マスクを用いて
ウェハ内にダイパタ−ン２３を形成する。次いで、異方
性エッチングによりフォトレジスト２２から露出してい
るシリコン酸化膜２１のエッチングを行い、最後にフォ
トレジスト２２を除去して、ＱＣウェハが完成する。
（図５参照）このＱＣウェハは、略同一形状のダイパタ
−ン２３が少なくとも一組形成されている。なお、この
実施例では、シリコン酸化膜以外の成膜装置のダスト検
査に用いる。
施例を説明する。まず、図３に示すようにウェハにパタ
−ン形成をする（符号１１）。詳しくは、図４に示す如
く、シリコン基板２０表面を熱酸化し、１００ｎｍのシ
リコン酸化膜２１を形成後、フォトレジスト１２をシリ
コン酸化膜２１上に全面に渡り塗布し、製品またはＴＥ
Ｇ（テストエレメント：グル−プ配線がダストにより短
絡しているか否か調べる配線パタ−ン）マスクを用いて
ウェハ内にダイパタ−ン２３を形成する。次いで、異方
性エッチングによりフォトレジスト２２から露出してい
るシリコン酸化膜２１のエッチングを行い、最後にフォ
トレジスト２２を除去して、ＱＣウェハが完成する。
（図５参照）このＱＣウェハは、略同一形状のダイパタ
−ン２３が少なくとも一組形成されている。なお、この
実施例では、シリコン酸化膜以外の成膜装置のダスト検
査に用いる。
【０００９】次いで、図３の符号１２に示す様に、半導
体処理装置でＱＣウェハに所定のプロセス（シリコン酸
化膜以外の成膜処理）を行う。次いで、図３の符号１３
に示す様に、欠陥観察装置でダスト検査を行う。検査レ
シピにはウエハの位置を記録するためのダイパターン２
３の位置とダイパターン２３の形状が登録されているの
で、ダイパターン２３の位置にウェハを移動させ、登録
したダイパターン２３形状と同一のパターンを認識する
ことでウェハの位置を固定する。このダイパタ−ン２３
からのダスト（図示せず）の距離・方向（ＸＹ座標等）
によりダストの位置をコンピュータ（図示せず）に記憶
させる。
体処理装置でＱＣウェハに所定のプロセス（シリコン酸
化膜以外の成膜処理）を行う。次いで、図３の符号１３
に示す様に、欠陥観察装置でダスト検査を行う。検査レ
シピにはウエハの位置を記録するためのダイパターン２
３の位置とダイパターン２３の形状が登録されているの
で、ダイパターン２３の位置にウェハを移動させ、登録
したダイパターン２３形状と同一のパターンを認識する
ことでウェハの位置を固定する。このダイパタ−ン２３
からのダスト（図示せず）の距離・方向（ＸＹ座標等）
によりダストの位置をコンピュータ（図示せず）に記憶
させる。
【００１０】次いで、図３の符号１４に示す様に、コン
ピュータ（図示せず）からのダスト位置情報（欠陥検査
の時にダイパタ−ン２３を用いて記録した位置情報）に
よりウェハにおけるダストの位置を欠陥観察装置上で再
現する。このため、欠陥検索精度が向上し、直径が１μ
ｍ以下のダストの観察も可能となる。なお、図６に示す
様に、ダイパタ−ン２３をダスト検査領域から削除する
ため、パタ−ンのない領域１４のダスト検査を行うこと
ができる。
ピュータ（図示せず）からのダスト位置情報（欠陥検査
の時にダイパタ−ン２３を用いて記録した位置情報）に
よりウェハにおけるダストの位置を欠陥観察装置上で再
現する。このため、欠陥検索精度が向上し、直径が１μ
ｍ以下のダストの観察も可能となる。なお、図６に示す
様に、ダイパタ−ン２３をダスト検査領域から削除する
ため、パタ−ンのない領域１４のダスト検査を行うこと
ができる。
【００１１】次に、図４、７、８を用いて別のＱＣウェ
ハの作成方法を説明する。シリコン基板２０表面を熱酸
化し、１００ｎｍのシリコン酸化膜２１を形成後、フォ
トレジスト２２をシリコン酸化膜２１上に全面に渡り塗
布し、製品またはＴＥＧマスクを用いてウェハ内にダイ
パタ−ン２３を形成する。（図４を参照）次いで、異方
性エッチングによりフォトレジスト２２から露出してい
るシリコン酸化膜２１のエッチングを行い、再度異方性
エッチングにより、露出しているシリコン基板２０を１
００ｎｍの深さまでエッチングを行う。（図７を参照）
最後にシリコン酸化膜２１とフォトレジスト２２を除去
してダストＱＣウェハが完成する。（図８を参照）この
ダストＱＣウェハは、Ｓｉ基板剥き出し状態でダイパタ
ーンを形成しており、Ｓｉ基板以外の膜が存在しないの
で、シリコン酸化膜の成膜装置や熱拡散装置、ウエット
洗浄装置などのダストＱＣに用いるのに適している。
ハの作成方法を説明する。シリコン基板２０表面を熱酸
化し、１００ｎｍのシリコン酸化膜２１を形成後、フォ
トレジスト２２をシリコン酸化膜２１上に全面に渡り塗
布し、製品またはＴＥＧマスクを用いてウェハ内にダイ
パタ−ン２３を形成する。（図４を参照）次いで、異方
性エッチングによりフォトレジスト２２から露出してい
るシリコン酸化膜２１のエッチングを行い、再度異方性
エッチングにより、露出しているシリコン基板２０を１
００ｎｍの深さまでエッチングを行う。（図７を参照）
最後にシリコン酸化膜２１とフォトレジスト２２を除去
してダストＱＣウェハが完成する。（図８を参照）この
ダストＱＣウェハは、Ｓｉ基板剥き出し状態でダイパタ
ーンを形成しており、Ｓｉ基板以外の膜が存在しないの
で、シリコン酸化膜の成膜装置や熱拡散装置、ウエット
洗浄装置などのダストＱＣに用いるのに適している。
【００１２】また、上記の様に作成したダストＱＣウェ
ハを用いてＴＥＧを作成することが出来る。即ち、 Ｔ
ＥＧを構成する各工程についてダスト検査を行い、 Ｔ
ＥＧ完成後の検査で検出された不良箇所との座標同士を
突き合わせて不良原因工程を特定する解析を行うことが
出来る。
ハを用いてＴＥＧを作成することが出来る。即ち、 Ｔ
ＥＧを構成する各工程についてダスト検査を行い、 Ｔ
ＥＧ完成後の検査で検出された不良箇所との座標同士を
突き合わせて不良原因工程を特定する解析を行うことが
出来る。
【００１３】また、この実施例を用いることにより各工
程毎のダスト検査はパタ−ンのない領域を検査するた
め、非常に高感度なダスト検査が可能となる。特に微小
ダストの場合、発生した直後の検査では検査されずに、
その上に成膜されダストのサイズが大きくなって検出さ
れることが多い。この実施例を用いることにより、ダス
ト発生工程の特定ミスを抑え、発生工程を特定する精度
を向上させることが出来る。
程毎のダスト検査はパタ−ンのない領域を検査するた
め、非常に高感度なダスト検査が可能となる。特に微小
ダストの場合、発生した直後の検査では検査されずに、
その上に成膜されダストのサイズが大きくなって検出さ
れることが多い。この実施例を用いることにより、ダス
ト発生工程の特定ミスを抑え、発生工程を特定する精度
を向上させることが出来る。
【００１４】
【発明の効果】以上述べたように本発明によれば、欠陥
検査時のウェハの状態を欠陥観察時に正確に再現出来る
ため、従来では観察困難であった微小サイズのダストの
観察を容易に行うことが出来る。
検査時のウェハの状態を欠陥観察時に正確に再現出来る
ため、従来では観察困難であった微小サイズのダストの
観察を容易に行うことが出来る。
【図１】従来の技術を示す平面簡略図。
【図２】図１の一部拡大簡略図。
【図３】本発明の実施例の工程を示す工程簡略図。
【図４】本発明の一実施例を示す簡略断面図。
【図５】本発明の一実施例を示す簡略断面図。
【図６】本発明の他の実施例を示す簡略断面図。
【図７】本発明の他の実施例を示す簡略断面図。
【図８】本発明の他の実施例を示す簡略断面図。
【図９】本発明の他の実施例を示す簡略断面図。
１…ＱＣウェハ ７…ダスト
Claims (1)
- 【請求項１】ウェハ表面上に略同一形状が２個所以上少
なくとも１組み存在するパタ−ンを形成する第１の工程
と、 前記ウェハを半導体処理装置で所定のプロセスを行なう
第２の工程と、 前記半導体処理装置において所定のプロセスを行った際
に前記ウェハの略同一形状が２個所以上少なくとも１組
存在する前記パタ−ンを用いて前記ウェハの位置を記憶
し、前記パターンの存在しない領域に付着しているダス
トを検査する第３の工程と、 記憶した前記ウェハの位置を再現し、前記ウェハに付着
しているダストを観察することにより前記半導体処理装
置の不良を解析する第４の工程とを少なくとも備えたこ
とを特徴とする半導体処理装置の不良解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11036693A JP2000236006A (ja) | 1999-02-16 | 1999-02-16 | 半導体処理装置の不良解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11036693A JP2000236006A (ja) | 1999-02-16 | 1999-02-16 | 半導体処理装置の不良解析方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000236006A true JP2000236006A (ja) | 2000-08-29 |
Family
ID=12476889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11036693A Pending JP2000236006A (ja) | 1999-02-16 | 1999-02-16 | 半導体処理装置の不良解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000236006A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7873432B2 (en) | 2005-03-09 | 2011-01-18 | Sharp Kabushiki Kaisha | Manufacturing inspection/analysis system analyzing device, analyzing device control program, storage medium storing analyzing device control program, and method for manufacturing inspection and analysis |
-
1999
- 1999-02-16 JP JP11036693A patent/JP2000236006A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7873432B2 (en) | 2005-03-09 | 2011-01-18 | Sharp Kabushiki Kaisha | Manufacturing inspection/analysis system analyzing device, analyzing device control program, storage medium storing analyzing device control program, and method for manufacturing inspection and analysis |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7440086B2 (en) | Methods and systems for creating a recipe for a defect review process | |
| US6028664A (en) | Method and system for establishing a common reference point on a semiconductor wafer inspected by two or more scanning mechanisms | |
| JP2000174077A (ja) | 半導体ウエハーの検査方法 | |
| TWI707305B (zh) | 晶圓檢驗方法及系統 | |
| JP2000236006A (ja) | 半導体処理装置の不良解析方法 | |
| JP4346537B2 (ja) | 表面検査装置および表面検査方法 | |
| JP3644863B2 (ja) | 膜厚分布測定方法 | |
| KR100779922B1 (ko) | 반도체 소자 검사 시스템 | |
| JP2003203959A (ja) | 半導体ウェーハ表層結晶欠陥観察用試料とその作製方法 | |
| JP2604556B2 (ja) | 半導体ウエハおよびその識別方法 | |
| JP2002195955A (ja) | 半導体欠陥検査方法及び半導体欠陥検査装置 | |
| JPH10339943A (ja) | 半導体装置の製造方法 | |
| JPH0157724B2 (ja) | ||
| US6944573B2 (en) | Method and apparatus for the analysis of scratches on semiconductor wafers | |
| JPH06120311A (ja) | ダミーウェハおよびそれを用いた異物解析装置 | |
| JP2979682B2 (ja) | マップを利用した半導体装置の組立方法 | |
| JPS58103151A (ja) | 半導体基板の検査方法 | |
| JPH0590370A (ja) | Ｉｃチツプ | |
| JPH10178072A (ja) | 半導体検査方法 | |
| JPH06160063A (ja) | 表面検査方法 | |
| JPH06317536A (ja) | 異物検査方法 | |
| JP2003068815A (ja) | 欠陥形状観察方法および欠陥検査装置 | |
| JP2018525811A (ja) | 設計を利用する先行層欠陥箇所の点検 | |
| JPH03270250A (ja) | 半導体素子の検査方法 | |
| JPH08236593A (ja) | 半導体基板上における配線状態の評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |