JPH0334441A - 半導体基板の連続処理システム - Google Patents

半導体基板の連続処理システム

Info

Publication number
JPH0334441A
JPH0334441A JP1168333A JP16833389A JPH0334441A JP H0334441 A JPH0334441 A JP H0334441A JP 1168333 A JP1168333 A JP 1168333A JP 16833389 A JP16833389 A JP 16833389A JP H0334441 A JPH0334441 A JP H0334441A
Authority
JP
Japan
Prior art keywords
section
processing
semiconductor substrates
stocker
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1168333A
Other languages
English (en)
Other versions
JP2850018B2 (ja
Inventor
Tadashi Kirisako
桐迫 正
Hiromichi Tani
谷 博道
Noriko Soma
相馬 紀子
Nobuhisa Shigemi
重見 修久
Takayuki Toyoda
隆之 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15866110&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0334441(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16833389A priority Critical patent/JP2850018B2/ja
Priority to US07/403,355 priority patent/US5024570A/en
Priority to EP89309250A priority patent/EP0359525B1/en
Priority to DE68921273T priority patent/DE68921273T2/de
Publication of JPH0334441A publication Critical patent/JPH0334441A/ja
Application granted granted Critical
Publication of JP2850018B2 publication Critical patent/JP2850018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体基板を順次連続的に処理するためのシステムに関
し、 処理システムの一部に故障が生じたりメンテナンスを行
う場合においても該処理システムの稼働が可能であり、
多品種の生産品目に対する自由度と生産性の高い処理シ
ステムを実現することを目的とし、 半導体基板にそれぞれ所定の加工を行う各プロセス加工
部を、該半導体基板の搬送機構で結合し、該半導体基板
の連続処理を行うシステムにおいて、前記各プロセス加
工部は、搬送機構と該プロセス加工部との間で半導体基
板の移載を行う移f2Ja構と、該半導体基板の識別を
行うウェハ識別部と、該半導体基板の一時的収納を行う
バッファ部と、から成るインタフェース部を介して搬送
機構と結合し、プロセス加工中の半導体基板を一時的に
収納するストッカと、搬送機構の搬送を制御する搬送制
御部と、前記各部と通信し制御するシステム制御部と、
を備えるように構成する。
〔産業上の利用分野〕
本発明は、半導体装置を生産するためのシステム、特に
半導体基板を順次連続的に処理するためのシステムに関
する。
従来より、半導体基板にそれぞれ所定の加工を行う各プ
ロセス加工部を、該半導体基板の搬送機構で結合し、半
導体装置の連続−貫した生産を行っている。
しかし、従来のシステムでは、各加工部や搬送機構の一
部に故障が生じた場合においても、半導体装置を生産す
るための処理システム全体を停止する必要があり、該故
障の復旧に長い時間を要する場合などにおいては、著し
い生産性の低下と生産計画の混乱を招いている。
そのため、前記処理システムの一部に故障が生したりメ
ンテナンスを行う場合においても、処理システムが稼働
可能である事が望まれている。
〔従来の技術〕
(1)半導体装置と生産のための処理システム1) R
A M (dynamic randoIIIacce
ss memory)のような少品種大量生産品の生産
においては、半導体基板を処理するための同一処理シス
テム内に、複数の生産品目が同時に存在し処理されるこ
とはない。
そのため、半導体基板を同一の処理手順にしたがって順
序よく処理することによって、生産可能である。
他方、A S I C(application 5p
ecific inLegrated circuit
)のような多品種少量生産品の生産においては、半導体
基板を処理するための処理システム内で、複数の生産品
目を同時に処理する必要があり、しかも、所定納期を満
足するように生産する必要がある。
今日、ASICに限らず、半導体装置への多品種少量の
需要を積極的に満足する必要から、多品種の生産品目に
対する自由度が高い半導体基板の連続処理システムが求
められている。
(2)従来の連続的処理システムの例 従来技術の例として、特公昭59−31211号公報記
載の処理装置を挙げることができる。
第14図は、同公報に記載されている装置の概略平面図
である。
IA−IPは各々独立したウェハの処理セクタ、2は往
復動作を行い、各セクタ間でウェハを授受するための中
央輸送装置である。すなわち、各処理セクタを中央輸送
装置2で結合することによって、ウェハの連続的な処理
を可能としている。
−例として、F ET (field effct t
ransistor)製造の為の処理手順を説明する。
■ローダ3から、初期酸化セクタIAにウェハを供給す
る。
■初期酸化セクタIAにおいて、ウェハ表面の浄化、初
期酸化膜の形成、フォトレジストの塗布、を行う。
■中央輸送装置2で前記■のウェハをピックアップし、
レジスト露光セクタLDへ搬送する。
■レジスト露光セクタlDにおいて、所定パターンの露
光を行う。
■中央輸送装置2で前記■のウェハをピックアップし、
ドレイン・セクタIBへ搬送する。
■ドレイン・セクタIBにおいて、レジストの現像、酸
化膜のエツチング、ドレイン層の拡散、を行う。
そして、フォトレジストを塗布する。
■中央輸送装置2で前記■のウェハをピックアップし、
レジスト露光セクタ10へ搬送する。
■レジスト露光セクタ1Dにおいて、ゲート領域パター
ンの露光を行う。
■中央輸送装置2で前記■のウェハをピックアップし、
ゲート酸化セクタtCへ搬送する。
[相]ゲート酸化セクタICにおいて、レジストの現像
、エツチング、酸化膜の形成、を行う。
そして、フォトレジストを塗布する。
■中央輸送装置2で前記[相]のウェハをピックアップ
し、レジスト露光セクタIDへ搬送する。
@レジスト露光セクタIDにおいて、所定パターンの露
光を行う。
■中央輸送装置2で前記@のウェハをピックアップし、
金属化セクタIEへ搬送する。
[相]金属化セクタIBにおいて、レジストの現像、エ
ツチング、ウェハ表面の金属化、を行う。
そして、フォトレジストを塗布する。
■中央輸送装置2で前記[相]のウェハをピックアップ
し、レジスト露光セクタ10へ搬送する。
[相]レジスト露光セクタIDにおいて、所定パターン
の露光を行う。
0中央輸送装置2で前記[相]のウェハをピックアンプ
し、焼結セクタIFへ搬送する。
■焼結セクタIFにおいて、レジストの現像、金属膜の
エツチング、ウェハの焼結、を行う。
そして、アンローダ104にウェハを収容する。
以上をもって、ウェハプロセスが完了する。
以上に説明したように、ウェハを各処理セクタへ所定順
序にしたがって順次搬送し処理することによって、一連
のウェハプロセスが完了する。
〔発明が解決しようとする課題] しかし、このような処理システムでは、各々の処理セク
タIA−1Fおよび中央輸送装置2のいずれか一部に故
障を生じると、一連のウェハプロセス処理を行うことが
できなくなり、処理システム全体を停止する必要がある
その結果、著しい生産性の低下と生産計画の混乱を招く
ことになる。
また、ウェハの処理は基本的に先人−先出方式であるた
めに、後行ウェハの処理速度(処理時間)は先行ウェハ
の処理速度(処理時間)に規定され、全処理セクタの中
で最も処理速度の遅い処理セクタの処理時間によって、
処理システムの処理タクトが決まることになる。
そのため、多品種の生産を行う場合には、各品目のプロ
セシング・タイムの相違によって、著しくスループット
の低い処理システムとなっている。
本発明の技術的課題は、従来の処理システムにおける以
上のような問題を解消し、処理システムの一部に故障が
生じたりメンテナンスを行う場合においても該処理シス
テムの稼働が可能であり、多品種の生産品目に対しても
処理タクトの変動が少なく、多品種の生産品目に対する
自由度と生産性の高い処理システムを実現することにあ
る。
〔課題を解決するための手段〕
第1図は、本発明の基本原理を説明するブロック図であ
る。
また、第2図は、インタフェース部の基本構成を説明す
るブロック図、第3図は、ストッカの基本構成を説明す
るブロック図、である。
本発明の処理システムは、半導体基板の一時的収納が可
能であること、半導体基板の加工処理優先順序が設定可
能であること、半導体基板のキャリアによる運搬が可能
であること、等々に特徴がある。
(1)基本構成 すなわち、半導体基板にそれぞれ所定の加工を行う各プ
ロセス加工部5を、該半導体基板の搬送機構4で結合し
、該半導体基板の連続処理を行うシステムにおいて、 前記各プロセス加工部5は、搬送機構4と該プロセス加
工部5との間で半導体基板の移載を行う移載機構11と
、該半導体基板の識別を行うウェハ識別部13と、該半
導体基板の一時的収納を行うバッファ部12と、から戒
るインタフェース部6を介して搬送機構4と結合し、 搬送機構4に結合しており、プロセス加工中の半導体基
板を一時的に収納するために、該半導体基板を収納する
ためのウェハ収納部15と、該ウェハ収納部15と搬送
機構4との間で半導体基板の移載を行う移載機構14と
、該半導体基板の識別を行うウェハ識別部16と、該半
導体基板の搬入・搬出が可能なキャリア搬入/搬出部1
7と、から成るストッカ7と、 前記搬送機構4の搬送を制御する搬送制御部9と、 前記プロセス加工部5と、インタフェース部6と、スト
ッカ7と、搬送制御部9との間において、それぞれと通
信し制御するシステム制御部10と、を備えるように構
成する。
また、各プロセス加工部5で処理した半導体基板を検査
する検査装置8を、前記構成に加えることも有効である
。さらに、必要に応じて前記プロセス加工部5は、各々
同種の処理を行う複数個5−11.5−12.・・・で
構成すればよい。
(2)半導体基板のキャリアによる運搬に対応する構成 前記(1)の構成において、インタフェース部6のバッ
ファ部12を、半導体基板を収納すると同時に該インタ
フェース部6と着脱可能で該半導体基板の運搬を行うた
めのキャリアで構威し、他方、ストッカ7のキャリア搬
入/搬出部17は、前記キャリアの装着が可能である構
成とする。
〔作用〕
本発明の半導体基板の連続処理システムは、次のように
作用する。
(1)半導体基板1枚重位の管理 ■インタフェース部6には、半導体基板の個別識別が可
能なウェハ識別部13が有り、搬送機構4からプロセス
加工部5へ移載する半導体基板を1枚重位で管理する。
■ストッカ7には、半導体基板の個別識別が可能なウェ
ハ識別部16が有り、搬送機構4からウェハ収納部15
へ移載する半導体基板を1枚重位で管理する。
■搬送制御部9は、システム制御部10の指示により搬
送機構4を制御し、半導体基板を1枚重位で所定の工程
に搬送する。
■システム制御部10は、プロセス加工部5、インタフ
ェース部6、ストッカ7、搬送制御部9、とそれぞれと
通信し制御することによって、半導体基板の処理内容の
決定と搬送、処理進行管理を個別に行う。
すなわち、本発明の半導体基板の連続処理システムは、
システム制御部10に予めプログラムした加工処理内容
・加工処理手順・加工処理計画に基づいて、半導体基板
を1枚重位で個別に加工処理することが可能である。
(2〉半導体基板間の処理優先順序の柔軟性インタフェ
ース部6のバッファ部12は、搬送機構4で搬送されて
くる半導体基板を一時的に収納し、移載機構11は、シ
ステム制御部IOの指示する処理順序でプロセス加工部
5への半導体基板の移載を行う。
すなわち、本発明の半導体基板の連続処理システムは、
半導体基板がインタフェース部6に搬送されてくる順序
ではなく、システム制御部1oの加工処理計画に基づい
て、半導体基板の処理優先順序を決定することが可能で
ある。
(3)各プロセス加工部間の工程バランスに対する柔軟
性 プロセス加工部5における各半導体基板のプロセシング
・タイムの相違があると、各プロセス加工部5間の工程
バランスを不平衡化し、次工程の半導体基板の受け入れ
余裕が無くなる状態を生じる。
このようなときシステム制御部10は、前記次工程に搬
送する予定の半導体基板をストッカ7に一時的に収納し
、前記次工程が受け入れ可能となれば前記次工程に搬送
するための指示を、搬送機構4とストッカ7に与える。
すなわち、本発明の半導体基板の連続処理システムは、
非同期で作動する各プロセス加工部5の加工処理の渋滞
に対しても、連続処理を円滑に行うための弾力的な余裕
を有する。
(4)R送機構の故障およびメンテナンスに対する柔軟
性 インタフェース部6のバッファ部12とストッカ7のキ
ャリア搬入/搬出部17は、半導体基板を運搬するキャ
リアの装着が可能である。
したがって、搬送機構4に依らずに半導体基板の運搬を
行うことが可能である。
〔実施例〕
(1)連続処理システムの運用例 前記、第1図、第2図、第3図、に説明する基本的な半
導体基板の連続処理システムにおいて、一連の加工処理
が実際上どのように行われるかを次に説明する。
前記半導体基板の連続処理システムは、搬送機構によっ
て半導体基板を搬送する第1モードのシステム運用手順
と、搬送機構に依らずに半導体基板を運搬する第2モー
ドのシステム運用手順とを設定することができる。
l)第1モードのシステム運用手順 第4図は、第1モードのシステム運用手順を説明するフ
ローチャートで、該フローチャートは同図(a)図→(
b)図→(c)図→(d)図の順に作業を行う。
次に順を追って説明する。
(1)成るロフトを所定プロセス加工部5の工程に受け
入れる場合、対応するインタフェース部6のウェハ識別
部13で半導体基板を1枚づつ個別識別し、その後バッ
ファ部12に収納する。
(2)インタフェース部6はシステム制御部10へ半導
体基板の識別結果を送信し、該システム制御部10はバ
ッファ部12内の半導体基板の処理優先順を決定し、処
理開始を指示する。
(3)プロセス加工部5は、システム制御部10が指示
する通りの加工処理を半導体基板に行う。
(4)前記(3)の加工処理が正しく行われたかを検査
する場合は、半導体基板を検査装置8へ搬送するように
システム制御部10が搬送制御部9に指示する。
(5)検査装置8でシステム制御部10の指示する半導
体基板の検査を行い、さらに加工処理の物理的状態およ
び電気的状態の測定が必要なときは当該の測定を行う。
(6)前記(4)において検査が不要の場合、および前
記(5)において検査・測定が終了した場合、半導体基
板を次工程へ搬送するための指示を、システム制御部1
0から搬送制御部9へ与える。
ただし、前記搬送指示を与える場合、システム制御部1
0は、次工程プロセス加工部5の稼働状況を調べ、稼働
停止状態である場合および仕掛品の容量が過大であると
判断すると、前記半導体基板をストッカ7へ搬送するた
めの指示を、搬送制御部9へ与える。
(7)前記(6)において、ストッカ7へ搬送した半導
体基板は、ウェハ識別部16で個別識別した後にウェハ
収納部15に収納する。
(8)システム制御部10は、次工程のプロセス加工部
5が稼働し、かつ仕掛品の容量が適正であると判断する
と、ストッカ7へ指示を出し、前記(7)において収納
した半導体基板をウェハ収納部15から搬出し、ウェハ
識別部16で個別識別した後に搬送機構4へ搬出させる
そして、前記半導体基板を次工程へ搬送するための指示
を搬送制御部9へ与える。
(9)前記(6)および(8)において次工程に搬送す
る半導体基板は、該次工程が同種複数のプロセス加工部
で構成されている場合は、システム制御部10が該同種
複数のプロセス加工部の仕掛品量を比較し、適当である
と判断したプロセス加工部へ搬送する。
θの次工程のプロセス加工部5が、次ロフトの半導体基
板を受け入れる。
以後、フローチャートの加工処理開始点に戻り、同様の
加工処理作業を繰り返し、半導体基板の所定処理が完了
する。
2)第2モードのシステム運用手順 第5図は、第2モードのシステム運用手順を説明するフ
ローチャートで、該フローチャートは同図(a)図→(
b)図の順に作業を行う。
次に順を追って説明する。
(1)成るロフトの半導体基板を収容したキャリアを、
所定プロセス加工部5に対応するインタフェース部6の
バッファ部12に装着する。
(2)インタフェース部6は、キャリア中の半導体基板
をウェハ識別部13で1枚づつ個別識別したのちにバッ
ファ部12に収納する。
そして、半導体基板の識別結果をシステム制御部10へ
送信し、該システム制御部10はバッファ部12内の半
導体基板の処理優先順を決定し、処理開始を指示する。
(3)前記(1)のプロセス加工部5は、システム制御
部10が指示する通りの加工処理を半導体基板に行い、
加工処理が終了するとバッファ部12へ収納する。
(4)前記(3)において、すべての半導体基板に対し
て加工処理が終了した後、例えば作業員がキャリアをス
トッカ7へ運搬し、キャリア搬入/搬出部17に装着す
る。
(5)ストッカ7は、キャリア内の半導体基板をウェハ
識別部16で個別識別した後、ウェハ収納部15に収納
する。また、該個別識別結果をシステム制御部10へ送
信する。
(6)システム制御部10は、次工程の同一プロセス加
工部で加工処理する半導体基板のみをキャリアに搬出す
るために、ストッカ7へ指示を与える。
(7)ストッカ7は、ウェハ収納部15から半導体基板
を搬出し、ウェハ識別部16で該半導体基板の個別識別
を行い、次工程の同一プロセス加工部で加工処理する半
導体基板のみを、キャリア搬入/搬出部17のキャリア
へ搬出する。
(8)システム制御部10が指示するプロセス加工部5
へ、前記(7)のキャリアを例えば作業員が運搬する。
以後、フローチャートの加工処理開始点に戻り、同様の
加工処理作業を繰り返し、半導体基板の所定処理が完了
する。
尚、前記キャリアの運搬は、作業員以外に例えば搬送ロ
ボットによって行うことも可能である。
また、システム制御部10が作業員に対して次工程への
キャリアの運搬を指示する場合の指示方法は、ストッカ
7やインタフェース部6に例えばデイスプレィ装置など
の表示手段を設けることによって可能である。
(2)連続処理システムの構成例 第6図は、実施例を説明するブロック図で、特にゲート
アレイ(gate array)を用いたASIC生産
のための連続処理システムである。
本実施例は、電子ビーム露光装置を2台、ステッパ露光
装置を2台、レジスト塗布装置とレジスト現像装置とを
それぞれ1台、AL(alu+winum)エツチング
装置を2台、PSG(phospho 5illica
te glasS)エツチング装置を2台、ALデポジ
ション(deposition)装置を2台、PSGデ
ポジション装置を2台、検査装置を3台、ストッカを2
台、測定装置を1台、ナンバリング装置を1台、を備え
ており、ストッカを除く各装置はインタフェース装置1
8−6〜34−(i、 37−6.38−6を介して搬
送機構に結合している。
また、システム制御装置10aは、前記各装置とオンラ
イン(on 1ine)で通信し制御可能であり、加工
処理する半導体基板の個々についての加工内容データを
有し、また、その加工処理の進行状態を把握している。
尚、前記構成において特に重要なことは、必ずしも全て
のプロセス加工部を複数の装置で構成する必要はなく、
装置故障を短時間で復旧できるような装置は1台だけで
もよく、装置故障の際の復旧に長い時間を要するような
装置、例えば真空雰囲気中で加工処理を行うような装置
について複数の装置で構成することが極めて有効である
すなわち、装置の一方に故障が生じたとしても他方の装
置での加工処理が可能であり、該工程における長い時間
に渡る加工処理の停止を防止できるからである。
(3)ウェハプロセスの例 ゲートアレイを用いたASICは、基本論理素子を行列
状に配置したバルクウェハ(bulk wafer)に
、所定の配線を行うことによって製造する。
本実施例は前記配線を札で行い、AL配線各層間をPS
Gで絶縁するものである。
第7図は、ASIC製造のウェハプロセスを説明するフ
ローチャートで、(a)は基本的な作業を工程順に示し
、(b)は前記(a)の各工程間にそれぞれ在るサブル
ーチンである。
同図(b)のサブルーチンは、次工程の装置が繁忙であ
るときに、半導体基板を一時ストッカに収納することを
説明している。
次に同図(a)にしたがってウェハプロセスを説明する
(1)工程l ALデポジション済のバルクウェハ(半導体基板)を、
第1ストツカ35に収納する。
(2)工程2 バルクウェハをナンバリング装置38へ搬送し、ウェハ
番号を例えばバーコードによって付与し、製造ロフトを
編成する。
(3)工程3 レジスト塗布装置22でレジスト剤を塗布する。
(4)工程4 第1電子ビーム露光装置11Bあるいは第2電子ビーム
露光装置19で、−層目のAL配線を露光する。
(5)工程5 レジスト現像装置23でレジスト剤を現像する。
(6)工程6 第1ALエツチング装置24あるいは第2ALエツチン
グ装置25で、−層目AL配線のエツチングを行う。
(7)工程7 第1 PSGデポジション装置30あるいは第2 PS
Gデポジション装置31で、層間絶縁膜を形成する。
(8)工程8 レジスト塗布装置22でレジスト剤を塗布する。
(9)工程9 第1ステツパ露光装置20あるいは第2ステツパ露光装
置21で、第2層目AL配線を行うコンタクト窓を露光
する。
00)工程10 レジスト現像装置23でレジスト剤を現像する。
(11)工程11 第1 PSGエツチング装置26あるいは第2 PSG
エツチング装置27で、PSG層のエツチングを行う。
02+工程12 第1ALデポジシヨン装置28あるいは第2ALデポジ
シヨン装置29で、次層配線のためのへ1層を形成する
以後、前記工程3に戻り、2層目、3層目の配線を行い
、所定論理ASICのウェハを製造する。
尚、各工程においては、仕掛品量が適切である装置を選
択し、各装置における処理優先順は、システム制御装置
10aにプログラムした処理生産計画に基づいて決定す
る。
また、ウェハを搬送機構48に依らずに運搬する場合(
例えば作業員や搬送ロボット等によって運搬する場合)
においても前記の工程順には変化がなく、ウェハを収容
したキャリアを運搬する際に、必ず第1ストツカ35あ
るいは第2ストツカ36を経由して行う点のみ相違する
だけである。
(4)インタフェース部の実施例 第8図は、インタフェース部の実施例を説明するブロッ
ク図である。
本実施例は、プロセス加工部5aの入力側と出力側とに
、それぞれインタフェース装置6a、6bを設けたもの
である。また、インタフェース装置6a、6bは、バッ
フy 12a、12b 、ウェハ識別装置13a、 1
3b、移載機横11a、llbとから成り、制御装置3
9a、39bが該インタフェース装置6a、6bの作動
を制御する。
他方、プロセス加工部5aは制御装置40を有し、該プ
ロセス加工部5aの加工処理を制御する。
そして、工程制御装置41は、前記制御装置39a。
39b、40を統括制御し、インタフェース装置6a、
6bとプロセス加工部5a間との作業同期を行う。
尚、前記制御装置39a、39b、40.41は、第6
図に示すシステム制御装置10aと通信することによっ
て制御される。
第9図は、インタフェース部の実施例を説明する図で、
(a)はインタフェース部の斜視図、(b)はキャリア
の斜視図、である。
本実施例のインタフェース部は、ウェハ42を移載する
ためのハンドラ14bを中心として、ウェハ42を識別
するためのバーコードリーダ13c 、ウェハ42を一
時収納するバッファ部12cとしてキャリア45、から
成る。また、エレベータ43は搬送機構とインタフェー
ス部の設置高さが異なる場合に、ウェハ42を上下方向
に搬送するためのものである。
キャリア45は、バッファ12cと着脱可能であり、作
業員が運搬し易いように取手46を備えている。
(5)ストッカの実施例 第1O図は、ストッカの実施例を説明するブロック図で
ある。
本実施例のストッカ7aは、キャリア搬入装置17aと
キャリア搬出装置17bとを別々に有している。
また、ウェハ収納部15a 、ウェハ識別装置16a、
移載機構14aから成り、制御装置47が該ストッカ7
aの作動を制御する。
尚、前記制御装置47は、第6図に示すシステム制御装
置10aと通信することによって制御される。
第11図は、ストッカの実施例を説明する平面図である
本実施例のストッカは、ウェハ42を移載する移載ハン
ド14dを中心として、ウェハを収納するためのウェハ
収納部15a1ウエハを識別するためのバーコードリー
ダ16b、キャリア45を搬入するためのキャリア搬入
口48、キャリア45を搬出するためのキャリア搬出口
49、キャリア45からウェハ42を引き出すハンドラ
14c>キャリア45ヘウエハを収容するハンドラ14
b 、から成る。
また、バーコードリーダ16bは、搬送機構48との間
で出入りするウェハ42と、キャリア45との間で出入
りするウェハ42とに対し読み取り可能とするため、前
記搬送機構4aとキャリア45のそれぞれの方向からウ
ェハ42が通過可能となる位置に設けている。
(6)小規模搬送機構の実施例 第12図は、プロセス加工部と小規模搬送機構を説明す
るブロック図である。
全てのプロセス加工装置を、直接に搬送機構に結合する
と、工場のスペース利用効、率が低下する場合が多い。
その場合、搬送機構4aに小規模搬送機構4bを枝状に
設け、該小規模搬送機構4bに処理装置5a、5b+5
c、5dを結合すると便利である。
ただし、搬送機構48と小規模搬送機構4bとの結合部
には、ウェハの移載機構50を設ける必要がある。
第13図は、処理装置と搬送機構の結合状態を説明する
斜視図である。
処理装置58〜5dの上部に小規模搬送機構4bを配置
し、該処理装置5a〜5dと該小規模搬送機構4bとの
間のウェハの移載は、インタフェース装置6a、6bの
エレベータ43で行う。
そして、加工部51へとウェハを搬送する。
(発明の効果) 以上のように本発明の半導体基板の連続処理システムは
、次に記載する特徴を有している。
(1)半導体基板1枚重位での管理が可能である。
(2)搬送機構とプロセス加工部との間にはインタフェ
ース部が有り、該インタフェース部は半導体基板の一時
的収納と該収納半導体基板の処理優先順を設定すること
ができる。
(3)半導体基板を次工程のプロモス加工部へ搬送する
場合に、該プロセス加工部が非稼働あるいは該プロセス
加工部の加工処理仕掛品が過大である場合は、半導体基
板を一旦ストツカに収納し、該プロセス加工部の稼働開
始あるいは加工処理仕掛品が適正量となる迄収納する。
(4)半導体基板を次工程のプロセス加工部へ搬送する
際に、該次工程に同種の加工処理を行うプロセス加工部
を複数有する場合は、該同種の加工処理を行うプロセス
加工部のうち仕掛品量の少ないプロセス加工部へ搬送す
る。
(5)!送機構の故障あるいはメンテナンス時において
も、システム制御部によるオンライン制御が可能であり
、半導体基板の運搬を該搬送機構に依らずキャリア単位
で行うことにより処理システムの稼働が可能である。
したがって、本発明の半導体基板の連続処理システムは
、次に記載する効果を有している。
(1)搬送機構の故障あるいはメンテナンス時において
も、処理システムの稼働が可能であり、処理生産計画の
遅滞を最小限に止めることができる。
(2)加工処理生産計画に遅延する半導体基板を優先的
に処理することが可能であり、複数ロットの半導体基板
に対し、同時にしかも高水準で所定納期を満足すること
ができる。
(3)複数種の半導体基板を同時に処理することが可能
であり、該半導体基板のプロセシング・タイムがそれぞ
れ異なる場合においても、同時にしかも高水準で所定納
期を満足することができる。
以上のような結果、複数ロットあるいは複数種の半導体
基板の連続処理に対し、極めて柔軟で生産t’tの高い
処理システムを実現することができる。
【図面の簡単な説明】
第1図は、本発明の基本原理を説明するブロック図、 第2図は、インタフェース部の基本構成を説明するブロ
ック図、 第3図は、ストッカの基本構成を説明するブロック図、 第4図は、第1モードのシステム運用手順を説明するフ
ローチャート、 第5図は、第2モードのシステム運用手順を説明するフ
ローチャート、 第6図は、実施例を説明するブロック図、第7図は、A
SIC製造のウェハプロセスを説明するフローチャート
で、(a)は基本的な作業を説明するフローチャート、
(b)は前記(a)の各工程間にそれぞれ在るサブルー
チンを説明するフローチャート、 第8図は、インタフェース部の実施例を説明するブロッ
ク図、 第9図は、インタフェース部の実施例を説明する図で、
(a)はインタフェース部の斜視図、(b)はキャリア
の斜視図、 第1O図は、ストッカの実施例を説明するブロック図、 第11図は、ストッカの実施例を説明する平面図、第1
2図は、プロセス加工部と小規模搬送機構を説明するブ
ロック図、 第13図は、処理装置と搬送機構の結合状態を説明する
斜視図、 第14図は、従来の処理装置の概略を説明する平面図、
である。 図において、IAは初期酸化セクタ、IBはドレイン・
セクタ、ICはゲート酸化セクタ、10はレジスト露光
セクタ、IEは金属化セクタ、IFは焼結セクタ、2は
中央輸送装置、3はローダ、4は搬送機構、5はプロセ
ス加工部、6はインタフェース部、7はストッカ、8は
検査装置、9は搬送制御部、10はシステム制御部、1
1.14.50は移載機構、12はバッファ部、13.
16はウェハ識別部、17はキャリア1般人/*出部、
18は第1電子ビーム露光装置、19は第2電子ビーム
露光装置、20は第1ステツパ露光装置、21は第2ス
テツパ露光装置、22はレジスト塗布装置、23はレジ
スト現像装置、24は第1糺エツチング装置、25は第
2ALエツチング装置、26は第1 PSGエツチング
装置、27は第2 PSGエツチング装置、28は第1
^Lデポジシヨン装置、29は第2ALデポジシヨン装
置、30は第1 PSGデポジション装置、31は第2
 PSGデポジション装置、32は第1検査装置、33
は第2検査装置、34は第3検査装置、35は第1スト
ツカ、36は第2ストツカ、37は測定装置、38はナ
ンバリング装置、39a 、 39bはインタフェース
装置の制御装置、40はプロセス加工部の制御装置、4
1は工程制御装置、42はウェハ、43はエレベータ、
44はウェハ台、45はキャリア、46は取手、47は
ストッカの制御装置、48はキャリア搬入口、49はキ
ャリア搬出口、51は加工部、104 はアンローダ、 をそれぞれ示している。

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板にそれぞれ所定の加工を行う各プロセス
    加工部(5)を、該半導体基板の搬送機構(4)で結合
    し、該半導体基板の連続処理を行うシステムにおいて、 前記各プロセス加工部(5)は、搬送機構(4)と該プ
    ロセス加工部(5)との間で半導体基板の移載を行う移
    載機構(11)と、該半導体基板の識別を行うウェハ識
    別部(13)と、該半導体基板の一時的収納を行うバッ
    ファ部(12)と、から成るインタフェース部(6)を
    介して搬送機構(4)と結合し、搬送機構(4)に結合
    しており、プロセス加工中の半導体基板を一時的に収納
    するために、該半導体基板を収納するためのウェハ収納
    部(15)と、該ウェハ収納部(15)と搬送機構(4
    )との間で半導体基板の移載を行う移載機構(14)と
    、該半導体基板の識別を行うウェハ識別部(16)と、
    該半導体基板の搬入・搬出が可能なキャリア搬入/搬出
    部(17)と、から成るストッカ(7)と、 前記搬送機構(4)の搬送を制御する搬送制御部(9)
    と、 前記プロセス加工部(5)と、インタフェース部(6)
    と、ストッカ(7)と、搬送制御部(9)との間におい
    て、それぞれと通信し制御するシステム制御部(10)
    と、 を備えることを特徴とする半導体基板の連続処理システ
    ム。 2、前記搬送機構(4)に結合しており、各プロセス加
    工部(5)で処理した半導体基板を検査する検査装置(
    8)を備えていることを特徴とする請求項1記載の半導
    体基板の連続処理システム。 3、インタフェース部(6)のバッファ部(12)は、
    半導体基板を収納すると同時に該インタフェース部(6
    )と着脱可能で該半導体基板の運搬を行うためのキャリ
    アで構成し、 他方、ストッカ(7)のキャリア搬入/搬出部(17)
    は、前記キャリアの装着が可能であることを特徴とする
    請求項1記載の半導体基板の連続処理システム。 4、前記搬送機構(4)によって半導体基板を搬送し、 システム制御部(10)が、プロセス加工部(5)と、
    インタフェース部(6)と、ストッカ(7)と、搬送制
    御部(9)と、の間で通信し制御することによって、該
    システム制御部(10)に予めプログラムした手順にし
    たがい各プロセス加工部(5)に半導体基板を搬送し、
    該半導体基板の連続処理を行い、半導体基板を次工程の
    プロセス加工部(5)へ搬送する場合に、該次工程が半
    導体基板の受け入れ容量を超える時は、該半導体基板を
    ストッカ(7)へ搬送し、該ストッカ(7)では該半導
    体基板をウェハ識別部(16)で個別識別した後にウェ
    ハ収納部(15)に収納し、 前記次工程が半導体基板の受け入れを可能とした時は、
    システム制御部(10)のプログラムにしたがって順に
    ストッカ(7)のウェハ収納部(15)から半導体基板
    を搬出し、ウェハ識別部(16)で個別識別した後に該
    次工程に搬送し、 前記各プロセス加工部(5)における各半導体基板の加
    工処理の優先順は、システム制御部(10)がインタフ
    ェース部(6)と通信することによって決定し、該決定
    は、該インタフェース部(6)のウェハ識別部(13)
    で個別識別しその後バッファ部(12)に収納した半導
    体基板のうち、該システム制御部(10)のプログラム
    にしたがって順に行うこと、を特徴とする請求項1記載
    の半導体基板の連続処理システム。 5、前記各プロセス加工部(5)は、各々同種の処理を
    行う複数個(5−11)(5−12)・・・が備えられ
    ており、次工程のプロセス加工部(5)への半導体基板
    の搬送は、同種の複数プロセス加工部(5−11)(5
    −12)・・・のうち、該複数のプロセス加工部のそれ
    ぞれと結合するインタフェース部(6)のバッファ部(
    12)の空き容量が大きいプロセス加工部を選択して行
    うことを特徴とする請求項1記載の半導体基板の連続処
    理システム。 6、通常時は、請求項4の通りに作動し、 他方、搬送機構(4)の故障時およびメンテナンス時に
    は、半導体基板を該搬送機構(4)によらずに運搬し、 システム制御部(10)がプロセス加工部(5)と、イ
    ンタフェース部(6)と、ストッカ(7)と、の間で通
    信し制御することによって、該システム制御部(10)
    に予めプログラムした手順にしたがい各プロセス加工部
    (5)にキャリア単位での半導体基板の運搬を指示し、
    該半導体基板の連続処理を行い、キャリアを前工程から
    次工程へ運搬する場合は、まずキャリアをストッカ(7
    )のキャリア搬入/搬出部(17)に装着し、 前記ストッカ(7)ではキャリア中の半導体基板をウェ
    ハ識別部(16)で個別識別した後にウェハ収納部(1
    5)に一旦収納し、次にシステム制御部(10)の指示
    によって前記次工程へ運搬する半導体基板のみをウェハ
    収納部(15)から搬出し、ウェハ識別部(16)で個
    別識別した後にキャリア搬入/搬出部(17)に装着し
    たキャリアに収容し、 前記収容の完了したキャリアを搬送機構(4)によらず
    に前記次工程へ運搬し、 前記各プロセス加工部(5)における各半導体基板の加
    工処理の優先順は、システム制御部(10)がインタフ
    ェース部(6)と通信することによって決定し、該決定
    は、該インタフェース部(6)のウェハ識別部(13)
    で個別識別しその後バッファ部(12)に収納した半導
    体基板のうち、該システム制御部(10)のプログラム
    にしたがって順に行うこと、を特徴とする請求項3記載
    の半導体基板の連続処理システム。
JP16833389A 1988-09-14 1989-06-30 半導体基板の連続処理システム Expired - Fee Related JP2850018B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP16833389A JP2850018B2 (ja) 1989-06-30 1989-06-30 半導体基板の連続処理システム
US07/403,355 US5024570A (en) 1988-09-14 1989-09-06 Continuous semiconductor substrate processing system
EP89309250A EP0359525B1 (en) 1988-09-14 1989-09-12 Continuous semiconductor substrate processing system
DE68921273T DE68921273T2 (de) 1988-09-14 1989-09-12 System zum kontinuierlichen Behandeln von Halbleitersubstraten.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16833389A JP2850018B2 (ja) 1989-06-30 1989-06-30 半導体基板の連続処理システム

Publications (2)

Publication Number Publication Date
JPH0334441A true JPH0334441A (ja) 1991-02-14
JP2850018B2 JP2850018B2 (ja) 1999-01-27

Family

ID=15866110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16833389A Expired - Fee Related JP2850018B2 (ja) 1988-09-14 1989-06-30 半導体基板の連続処理システム

Country Status (1)

Country Link
JP (1) JP2850018B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273235A (en) * 1991-05-16 1993-12-28 Shimano Inc. Fishing reel having a brake mechanism for braking a rotary element
US5668056A (en) * 1990-12-17 1997-09-16 United Microelectronics Corporation Single semiconductor wafer transfer method and manufacturing system
KR100576814B1 (ko) * 1999-11-12 2006-05-10 삼성전자주식회사 웨이퍼 캐리어 운반 시스템

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49107678A (ja) * 1973-02-05 1974-10-12
JPS5850750A (ja) * 1981-09-19 1983-03-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPS58145144A (ja) * 1982-02-22 1983-08-29 Nec Corp ウエハ−ス搬送装置
JPS605516A (ja) * 1984-05-11 1985-01-12 Hitachi Ltd 半導体ウエ−ハ処理装置
JPS6084819A (ja) * 1983-10-14 1985-05-14 Mitsubishi Electric Corp 半導体製造装置
JPS61123150A (ja) * 1985-10-23 1986-06-11 Hitachi Ltd 製造装置
JPS61271832A (ja) * 1985-05-28 1986-12-02 Canon Inc 位置検出装置
JPS63220513A (ja) * 1987-03-09 1988-09-13 Oki Electric Ind Co Ltd モニタウエハのデ−タ管理方法
JPH01125949A (ja) * 1987-11-11 1989-05-18 Tokyo Electron Ltd 検査方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49107678A (ja) * 1973-02-05 1974-10-12
JPS5850750A (ja) * 1981-09-19 1983-03-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPS58145144A (ja) * 1982-02-22 1983-08-29 Nec Corp ウエハ−ス搬送装置
JPS6084819A (ja) * 1983-10-14 1985-05-14 Mitsubishi Electric Corp 半導体製造装置
JPS605516A (ja) * 1984-05-11 1985-01-12 Hitachi Ltd 半導体ウエ−ハ処理装置
JPS61271832A (ja) * 1985-05-28 1986-12-02 Canon Inc 位置検出装置
JPS61123150A (ja) * 1985-10-23 1986-06-11 Hitachi Ltd 製造装置
JPS63220513A (ja) * 1987-03-09 1988-09-13 Oki Electric Ind Co Ltd モニタウエハのデ−タ管理方法
JPH01125949A (ja) * 1987-11-11 1989-05-18 Tokyo Electron Ltd 検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668056A (en) * 1990-12-17 1997-09-16 United Microelectronics Corporation Single semiconductor wafer transfer method and manufacturing system
US5273235A (en) * 1991-05-16 1993-12-28 Shimano Inc. Fishing reel having a brake mechanism for braking a rotary element
KR100576814B1 (ko) * 1999-11-12 2006-05-10 삼성전자주식회사 웨이퍼 캐리어 운반 시스템

Also Published As

Publication number Publication date
JP2850018B2 (ja) 1999-01-27

Similar Documents

Publication Publication Date Title
EP0359525B1 (en) Continuous semiconductor substrate processing system
US4544318A (en) Manufacturing system
US7778721B2 (en) Small lot size lithography bays
US8702370B2 (en) Substrate transfer method for performing processes including photolithography sequence
JPH07122622A (ja) 製造システムおよび製造方法
JPH0722490A (ja) ロット自動編成装置及び方法
KR20020019021A (ko) 웨이퍼 처리장치
JPS61123150A (ja) 製造装置
US8306646B2 (en) Coating and developing apparatus, coating and developing method, and storage medium
US9250623B2 (en) Methods and systems for fabricating integrated circuits utilizing universal and local processing management
US8046095B2 (en) Substrate processing system and substrate transfer method
JPH0278243A (ja) ウェーハの連続処理装置及び連続処理方法
US6354781B1 (en) Semiconductor manufacturing system
JP5183861B2 (ja) 小ロットサイズ基板キャリアを使用する方法および半導体デバイス製造施設
JPH07237095A (ja) 多品種連続生産方法及び装置
JPH0334441A (ja) 半導体基板の連続処理システム
TW201519352A (zh) 基板處理裝置、基板處理方法及記憶媒體
WO1999013503A1 (fr) Procede permettant d'eviter le blocage d'un objet a traiter et unite de traitement correspondante
JP2002076088A (ja) 半導体及び平板ディスプレイ製造装置
JP2001102427A (ja) プロセス処理方法およびその装置並びに半導体製造ラインおよび半導体製造ラインにおける被処理基板の搬送方法
JPH11288990A (ja) プロセス処理方法およびその装置並びに半導体製造ラインおよびそれにおける被処理基板の搬送方法
JP4083748B2 (ja) ワーク枚葉処理システム
KR101041457B1 (ko) 반도체 제조 설비 및 이를 이용한 반도체 제조 방법
JPH0744614A (ja) 生産管理装置および生産管理方法
JPH0618164B2 (ja) ウエハ処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees