JP2923655B2 - 投影露光方法 - Google Patents
投影露光方法Info
- Publication number
- JP2923655B2 JP2923655B2 JP28862389A JP28862389A JP2923655B2 JP 2923655 B2 JP2923655 B2 JP 2923655B2 JP 28862389 A JP28862389 A JP 28862389A JP 28862389 A JP28862389 A JP 28862389A JP 2923655 B2 JP2923655 B2 JP 2923655B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- code
- pattern
- reticle
- projection exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体ウエハにステッパを用いてチップ・パターンを
投影露光する方法の改良に関し、 レチクルとステッパとを用いて繰り返し投影露光を行
なう場合にも、適宜且つ容易にIDコードを付加できるよ
うにすることを目的とし、 チップ・パターンとレチクル・カバー領域とを有する
レチクルによるウエハにチップ・パターンを焼き付ける
投影露光方法であって、該レチクル・カバー領域に該チ
ップ・パターンに関して該ウエハ内の存在場所を表示で
きる複数の記号を形成してなるレチクルを用い、該複数
の記号をステッパの移動に対応してマスクで選択的に覆
うことに依って投影露光されようとするチップ・パター
ンに対応する該記号を定めて焼き付けを行う工程を含ん
でなるよう構成する。
投影露光する方法の改良に関し、 レチクルとステッパとを用いて繰り返し投影露光を行
なう場合にも、適宜且つ容易にIDコードを付加できるよ
うにすることを目的とし、 チップ・パターンとレチクル・カバー領域とを有する
レチクルによるウエハにチップ・パターンを焼き付ける
投影露光方法であって、該レチクル・カバー領域に該チ
ップ・パターンに関して該ウエハ内の存在場所を表示で
きる複数の記号を形成してなるレチクルを用い、該複数
の記号をステッパの移動に対応してマスクで選択的に覆
うことに依って投影露光されようとするチップ・パター
ンに対応する該記号を定めて焼き付けを行う工程を含ん
でなるよう構成する。
本発明は、半導体ウエハにステッパを用いてチップ・
パターンを投影露光する方法の改良に関する。
パターンを投影露光する方法の改良に関する。
通常、半導体ウエハには多数のチップが作り込まれる
が、そのチップが半導体ウエハ中の何処に存在していた
かを確認できるようにしておくことは、後に不良が発生
した際の原因を特定する上で欠かすことができない状態
になってきている。
が、そのチップが半導体ウエハ中の何処に存在していた
かを確認できるようにしておくことは、後に不良が発生
した際の原因を特定する上で欠かすことができない状態
になってきている。
一般に、半導体ウエハにチップ・パターンを焼き付け
る手段としては、大別すると、該半導体ウエハに焼き付
け可能な数の全チップ・パターンをもったマスクを用
い、一括して投影露光する方法（前者）と、一個分或い
は数個分のチップ・パターンをもつレチクル並びにステ
ッパを用い、一個分或いは数個分宛、チップ・パターン
を縮小して次々に投影露光する方法（後者）とが知られ
ている。
る手段としては、大別すると、該半導体ウエハに焼き付
け可能な数の全チップ・パターンをもったマスクを用
い、一括して投影露光する方法（前者）と、一個分或い
は数個分のチップ・パターンをもつレチクル並びにステ
ッパを用い、一個分或いは数個分宛、チップ・パターン
を縮小して次々に投影露光する方法（後者）とが知られ
ている。
前者の場合、チップ・パターンは種類が異なるものも
同時に焼き付けることができ、また、チップが半導体ウ
エハ中の何処に存在するものであるかを表示するID（id
entification）コードをそれぞれのチップパターンに付
すことが容易である。
同時に焼き付けることができ、また、チップが半導体ウ
エハ中の何処に存在するものであるかを表示するID（id
entification）コードをそれぞれのチップパターンに付
すことが容易である。
後者の場合、チップ・パターンは同一のものを繰り返
し焼き付けることになり、従って、それぞれのチップ・
パターンにIDコードを付加することは不可能である。
し焼き付けることになり、従って、それぞれのチップ・
パターンにIDコードを付加することは不可能である。
前記したように、マスクを用いて一括投影露光する方
法は、露光装置の解像度に難点があり、微細パターンを
扱うには不向きである。
法は、露光装置の解像度に難点があり、微細パターンを
扱うには不向きである。
そこで、レチクルとステッパを用いて繰り返し投影露
光を行なう方法を採用することが多くなっているが、ID
コードを付加できない旨の問題がある。
光を行なう方法を採用することが多くなっているが、ID
コードを付加できない旨の問題がある。
本発明は、レチクルとステッパとを用いて繰り返し投
影露光を行なう場合にも、簡単且つ容易にIDコードを付
加できるようにする。
影露光を行なう場合にも、簡単且つ容易にIDコードを付
加できるようにする。
本発明に依る投影露光方法に於いては、チップ・パタ
ーンとレチクル・カバー領域（例えばレチクル・カバー
領域４）とを有するレチクル（例えばレチクル１）によ
りウエハにチップ・パターンを焼き付ける投影露光方法
であって、該レチクル・カバー領域に該チップ・パター
ンに関して該ウエハ内の存在場所を表示できる複数の記
号（例えばIDコード５）を形成してなるレチクルを用
い、該複数の記号をステッパの移動に対応してマスク
（例えばIDコード・マスク６）で選択的に覆うことに依
って投影露光されようとするチップ・パターンに対応す
る該記号を定めて焼き付けを行う。
ーンとレチクル・カバー領域（例えばレチクル・カバー
領域４）とを有するレチクル（例えばレチクル１）によ
りウエハにチップ・パターンを焼き付ける投影露光方法
であって、該レチクル・カバー領域に該チップ・パター
ンに関して該ウエハ内の存在場所を表示できる複数の記
号（例えばIDコード５）を形成してなるレチクルを用
い、該複数の記号をステッパの移動に対応してマスク
（例えばIDコード・マスク６）で選択的に覆うことに依
って投影露光されようとするチップ・パターンに対応す
る該記号を定めて焼き付けを行う。
前記手段を採ることに依り、レチクル及びステッパを
用いた投影露光方法では不可能であった各チップ・パタ
ーンのIDコード付与を容易且つ簡単に実現することが可
能となるので、不良チップが発生した場合の解析に役立
てることができ、また、その実施には、通常のステッパ
を用いることができ、新たな露光装置は不要であって、
しかも、従来のスルー・プットを損なうこともない。
用いた投影露光方法では不可能であった各チップ・パタ
ーンのIDコード付与を容易且つ簡単に実現することが可
能となるので、不良チップが発生した場合の解析に役立
てることができ、また、その実施には、通常のステッパ
を用いることができ、新たな露光装置は不要であって、
しかも、従来のスルー・プットを損なうこともない。
第１図は本発明一実施例を説明する為のレチクル近傍
の要部斜面図、第２図はIDコード及びIDコード・マスク
近傍を拡大した要部平面図をそれぞれ示している。
の要部斜面図、第２図はIDコード及びIDコード・マスク
近傍を拡大した要部平面図をそれぞれ示している。
図に於いて、１はレチクル、２はデバイス領域パター
ン、３はスクライブ・パターン、４はレチクル・カバー
領域、５はIDコード、６はIDコード・マスク、5Aはチッ
プが存在する行を表すIDコード、5Bはチップが存在する
列を表すIDコードをそれぞれ示している。
ン、３はスクライブ・パターン、４はレチクル・カバー
領域、５はIDコード、６はIDコード・マスク、5Aはチッ
プが存在する行を表すIDコード、5Bはチップが存在する
列を表すIDコードをそれぞれ示している。
一般に、レチクル・カバー領域４は光を遮断する為に
設けられているものであり、従って、IDコード５は、光
を透過するバーであって良く、そのバーの数を選択する
ことで、全てのチップについて行及び列、即ち、存在位
置を表示できるように予め形成しておくものとする。
設けられているものであり、従って、IDコード５は、光
を透過するバーであって良く、そのバーの数を選択する
ことで、全てのチップについて行及び列、即ち、存在位
置を表示できるように予め形成しておくものとする。
IDコード・マスク６は、レチクル１の移動と共にＸ方
向及びＹ方向に任意に移動することができ、且つ、Ｘ方
向、即ち、IDコード５をなすバーの配列方向に対して
は、前記レチクル１の移動とは別に微細に移動して所要
のバーを覆い、光を透過するバーの数を適宜に選択して
チップが存在する行及び列を表示するようになってい
る。尚、IDコード５はバーに限られる必要はなく、例え
ば、第１図に破線に依って囲んであるように、適当な記
号であっても良い。
向及びＹ方向に任意に移動することができ、且つ、Ｘ方
向、即ち、IDコード５をなすバーの配列方向に対して
は、前記レチクル１の移動とは別に微細に移動して所要
のバーを覆い、光を透過するバーの数を適宜に選択して
チップが存在する行及び列を表示するようになってい
る。尚、IDコード５はバーに限られる必要はなく、例え
ば、第１図に破線に依って囲んであるように、適当な記
号であっても良い。
第３図は半導体ウエハにチップ・パターンを焼き付け
る場合について説明する為の半導体ウエハの要部平面図
を表し、第１図及び第２図に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。
る場合について説明する為の半導体ウエハの要部平面図
を表し、第１図及び第２図に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。
図に於いて、７は半導体ウエハ、A,B,C,Dはチップ・
パターン、Ａ′はチップ・パターンＡのダミー・パター
ン、A5,B5,C5,D5はIDコードをそれぞれ示している。
パターン、Ａ′はチップ・パターンＡのダミー・パター
ン、A5,B5,C5,D5はIDコードをそれぞれ示している。
さて、今、チップ・パターンＡに関するIDコードA
5（１行２列を表す）を転写しようとする場合、ダミー
・パターンＡ′の露光を行ない、この際、チップ・パタ
ーンＡの領域内にIDコードA5を同時に焼き付ける。
5（１行２列を表す）を転写しようとする場合、ダミー
・パターンＡ′の露光を行ない、この際、チップ・パタ
ーンＡの領域内にIDコードA5を同時に焼き付ける。
次いで、チップ・パターンＡの露光を行なう際には、
IDコード・マスク６の移動を行なってバーを選択し、チ
ップ・パターンＢの領域内にIDコードB5（１行１列を表
す）を同時に焼き付ける。
IDコード・マスク６の移動を行なってバーを選択し、チ
ップ・パターンＢの領域内にIDコードB5（１行１列を表
す）を同時に焼き付ける。
このように、IDコードを焼き付ける場合に於いては、
Ｘ方向に隣接する一つ前のチップ・パターンを露光する
際に次なるチップ・パターンのIDコードを予め焼き付け
てしまうようにする。従って、最後のチップ・パターン
を露光する場合には、IDコードの焼き付けは不要とな
る。
Ｘ方向に隣接する一つ前のチップ・パターンを露光する
際に次なるチップ・パターンのIDコードを予め焼き付け
てしまうようにする。従って、最後のチップ・パターン
を露光する場合には、IDコードの焼き付けは不要とな
る。
前記説明から判るように、従来のチップ・パターン露
光作業に於けるスルー・プットを殆ど損なうことなく、
全てのチップ・パターンに対し、それぞれのIDコードを
付与することができる。
光作業に於けるスルー・プットを殆ど損なうことなく、
全てのチップ・パターンに対し、それぞれのIDコードを
付与することができる。
また、第１図に見られるように、レチクル１の両側に
IDコードを設けておけば、ダミー・パターンＡ′のショ
ットは行なわず、次いで、チップ・パターンＡとIDコー
ドB5の露光を行ない、次いで、チップ・パターンＢの露
光を行なう際に同時にIDコードA5の焼き付けを行なう。
つまり互いにIDコードを焼き付け合うことが可能とな
る。このようにすると、ダミー・パターンを形成するこ
とが不要となる。尚、この場合、IDコードが設けられる
位置は、図示の場合と反対側、即ち、各チップ・パター
ンの左側になる。
IDコードを設けておけば、ダミー・パターンＡ′のショ
ットは行なわず、次いで、チップ・パターンＡとIDコー
ドB5の露光を行ない、次いで、チップ・パターンＢの露
光を行なう際に同時にIDコードA5の焼き付けを行なう。
つまり互いにIDコードを焼き付け合うことが可能とな
る。このようにすると、ダミー・パターンを形成するこ
とが不要となる。尚、この場合、IDコードが設けられる
位置は、図示の場合と反対側、即ち、各チップ・パター
ンの左側になる。
本発明に依る投影露光方法に於いては、チップ・パタ
ーンとレチクル・カバー領域とを有するレチクルにより
ウエハにチップ・パターンを焼き付ける投影露光方法で
あって、該レチクル・カバー領域に該チップ・パターン
に関して該ウエハ内の存在場所を表示できる複数の記号
を形成してなるレチクルを用い、該複数の記号をステッ
パの移動に対応してマスクで選択的に覆うことに依って
投影露光されようとするチップ・パターンに対応する該
記号を定めて焼き付けを行う工程を含んでいる。
ーンとレチクル・カバー領域とを有するレチクルにより
ウエハにチップ・パターンを焼き付ける投影露光方法で
あって、該レチクル・カバー領域に該チップ・パターン
に関して該ウエハ内の存在場所を表示できる複数の記号
を形成してなるレチクルを用い、該複数の記号をステッ
パの移動に対応してマスクで選択的に覆うことに依って
投影露光されようとするチップ・パターンに対応する該
記号を定めて焼き付けを行う工程を含んでいる。
前記構成を採ることに依り、レチクル及びステッパを
用いた投影露光方法では不可能であった各チップ・パタ
ーンのIDコード付与を容易且つ簡単に実現することが可
能となるので、不良チップが発生した場合の解析に役立
てることができ、また、その実施には、通常のステッパ
を用いることができ、新たな露光装置は不要であって、
しかも、従来のスルー・プットを損なうこともない。
用いた投影露光方法では不可能であった各チップ・パタ
ーンのIDコード付与を容易且つ簡単に実現することが可
能となるので、不良チップが発生した場合の解析に役立
てることができ、また、その実施には、通常のステッパ
を用いることができ、新たな露光装置は不要であって、
しかも、従来のスルー・プットを損なうこともない。
第１図は本発明一実施例を説明する為のレチクル近傍の
要部斜面図、第２図はIDコード及びIDコード・マスク近
傍を拡大した要部平面図、第３図は半導体ウエハにチッ
プ・パターンを焼き付ける場合について説明する為の半
導体ウエハの要部平面図をそれぞれ表している。 図に於いて、１はレチクル、２はデバイス領域パター
ン、３はスクライブ・パターン、４はレチクル・カバー
領域、５はIDコード、６はIDコード・マスク、5Aはチッ
プが存在する行を表すIDコード、5Bはチップが存在する
列を表すIDコード、７は半導体ウエハ、A,B,C,Dはチッ
プ・パターン、Ａ′はチップ・パターンＡのダミー・パ
ターン、A5,B5,C5,D5はIDコードをそれぞれ示してい
る。
要部斜面図、第２図はIDコード及びIDコード・マスク近
傍を拡大した要部平面図、第３図は半導体ウエハにチッ
プ・パターンを焼き付ける場合について説明する為の半
導体ウエハの要部平面図をそれぞれ表している。 図に於いて、１はレチクル、２はデバイス領域パター
ン、３はスクライブ・パターン、４はレチクル・カバー
領域、５はIDコード、６はIDコード・マスク、5Aはチッ
プが存在する行を表すIDコード、5Bはチップが存在する
列を表すIDコード、７は半導体ウエハ、A,B,C,Dはチッ
プ・パターン、Ａ′はチップ・パターンＡのダミー・パ
ターン、A5,B5,C5,D5はIDコードをそれぞれ示してい
る。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/027
Claims (1)
- 【請求項１】チップ・パターンとレチクル・カバー領域
とを有するレチクルによりウエハにチップ・パターンを
焼き付ける投影露光方法であって、 該レチクル・カバー領域に該チップ・パターンに関して
該ウエハ内の存在場所を表示できる複数の記号を形成し
てなるレチクルを用い、 該複数の記号をステッパの移動に対応してマスクで選択
的に覆うことに依って投影露光されようとするチップ・
パターンに対応する該記号を定めて焼き付けを行う工程 を含んでなることを特徴とする投影露光方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28862389A JP2923655B2 (ja) | 1989-11-08 | 1989-11-08 | 投影露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28862389A JP2923655B2 (ja) | 1989-11-08 | 1989-11-08 | 投影露光方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03150834A JPH03150834A (ja) | 1991-06-27 |
| JP2923655B2 true JP2923655B2 (ja) | 1999-07-26 |
Family
ID=17732585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28862389A Expired - Lifetime JP2923655B2 (ja) | 1989-11-08 | 1989-11-08 | 投影露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2923655B2 (ja) |
-
1989
- 1989-11-08 JP JP28862389A patent/JP2923655B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03150834A (ja) | 1991-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849313A (en) | Method for making a reticle mask | |
| US4488806A (en) | Shot arranging method in a divisional printing apparatus | |
| US4442188A (en) | System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks | |
| JP2001135569A (ja) | 逐次露光方法および逐次露光用マスク | |
| KR960011565A (ko) | 노광장치 및 노광방법 | |
| KR980005342A (ko) | 전자빔 노광장치용 마스크 데이터 작성방법 및 마스크 | |
| JP2923655B2 (ja) | 投影露光方法 | |
| US5789120A (en) | Method for designing a reticle mask | |
| US7749690B2 (en) | Die identification systems and methods | |
| US20030039928A1 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
| JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
| JPH01234850A (ja) | 半導体集積回路用フォトマスク | |
| JP4226316B2 (ja) | 半導体装置の製造方法 | |
| JPH06224099A (ja) | 半導体装置の製造方法 | |
| JPS60221757A (ja) | 露光用マスク | |
| JP2005283609A (ja) | 縮小投影露光装置用レチクル | |
| JPH06342745A (ja) | アライメント精度測定用マーク | |
| JP2878551B2 (ja) | 露光方法 | |
| JPS61117544A (ja) | ホトマスク | |
| JPS5870528A (ja) | 半導体装置及びその製造方法 | |
| JPS63102315A (ja) | 半導体装置の製造方法 | |
| JP2003140317A (ja) | フォトマスク及びウェハ基板の露光方法 | |
| JPH04239115A (ja) | 集積回路装置 | |
| JPH04304453A (ja) | レチクル及び露光方法 | |
| JPH0645581A (ja) | 半導体装置の製造方法 |