JPH0529182A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0529182A JPH0529182A JP18278491A JP18278491A JPH0529182A JP H0529182 A JPH0529182 A JP H0529182A JP 18278491 A JP18278491 A JP 18278491A JP 18278491 A JP18278491 A JP 18278491A JP H0529182 A JPH0529182 A JP H0529182A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wafer
- aluminum film
- film
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【構成】半導体チップ１０にアルミニウム膜でウェーハ
番号２０を形成する。 【効果】組立後においてもウェーハ番号を知ることがで
き、工程の無駄を省いたり、不良解析が容易になる。
番号２０を形成する。 【効果】組立後においてもウェーハ番号を知ることがで
き、工程の無駄を省いたり、不良解析が容易になる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、ウ
ェーハにて拡散工程を行ない、半導体チップに個片化し
た後に組立工程を行なう半導体装置に関する。
ェーハにて拡散工程を行ない、半導体チップに個片化し
た後に組立工程を行なう半導体装置に関する。
【０００２】
【従来の技術】半導体装置は、ウェーハ状態において複
数枚にてロット構成をして、拡散工程を行ないウェーハ
上に集積回路を作り込んで、その後半導体チップに個片
化をして組立を行なって製造されているが、ウェーハ状
態では、各ウェーハの余白部分等にウェーハ番号などの
管理番号をレーザビーム等で記入していて、拡散工程に
おいてはウェーハ番号を知る事が可能であるが、組立工
程以後においてはウェーハ番号を半導体チップから直接
知る事が出来ない。
数枚にてロット構成をして、拡散工程を行ないウェーハ
上に集積回路を作り込んで、その後半導体チップに個片
化をして組立を行なって製造されているが、ウェーハ状
態では、各ウェーハの余白部分等にウェーハ番号などの
管理番号をレーザビーム等で記入していて、拡散工程に
おいてはウェーハ番号を知る事が可能であるが、組立工
程以後においてはウェーハ番号を半導体チップから直接
知る事が出来ない。
【０００３】
【発明が解決しようとする課題】拡散工程においてはロ
ット単位で処理される工程と、ウェーハ単位で処理され
る工程のようにロット内を分割して処理される工程があ
り、事故とか作業ミスが有った場合、その影響が及ぶ範
囲は必ずしもロット単位とならない。
ット単位で処理される工程と、ウェーハ単位で処理され
る工程のようにロット内を分割して処理される工程があ
り、事故とか作業ミスが有った場合、その影響が及ぶ範
囲は必ずしもロット単位とならない。
【０００４】そのため、組立工程以後でウェーハ単位等
のロットより小さい単位で問題がある事が判明した場合
半導体チップを見ても問題のあるウェーハのものか否か
判定出来ない。また、出荷後にクレームとして返品があ
った場合において、複数個が同一ロットより返却されて
いて、しかも拡散工程でのトラブルが推定される場合、
半導体チップよりウェーハ番号がわからないので、ロッ
ト単位でしか原因検討が出来ない。
のロットより小さい単位で問題がある事が判明した場合
半導体チップを見ても問題のあるウェーハのものか否か
判定出来ない。また、出荷後にクレームとして返品があ
った場合において、複数個が同一ロットより返却されて
いて、しかも拡散工程でのトラブルが推定される場合、
半導体チップよりウェーハ番号がわからないので、ロッ
ト単位でしか原因検討が出来ない。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
ウェーハ番号を表示する文字、記号または模様が半導体
チップに形成されているというものである。
ウェーハ番号を表示する文字、記号または模様が半導体
チップに形成されているというものである。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【０００７】図１は本発明の第１の実施例を示す平面図
である。半導体チップ１０の表面にウェーハ番号２０と
して数字１２３がアルミニウム膜で形成されている。ウ
ェーハ番号２０は配線工程にてスポット露光もしくは二
番露光をして形成する。アルミニウム膜上にネガ型レジ
スト膜を塗布し、図２（ａ）に示すように斜線部を露光
してレジスト膜パターンを形成し、それをマスクとして
アルミニウム膜をエッチングする。あるいは、ポジ型レ
ジスト膜を用いた場合、図２（ｂ）に示すように、斜線
部の長方形にパターンが残る様にして、長方形内の白ぬ
きの部分を露光・現像を行うとそこのレジスト膜が除去
されるので、斜線部に対応するアルミニウム膜パターン
を形成することができる。
である。半導体チップ１０の表面にウェーハ番号２０と
して数字１２３がアルミニウム膜で形成されている。ウ
ェーハ番号２０は配線工程にてスポット露光もしくは二
番露光をして形成する。アルミニウム膜上にネガ型レジ
スト膜を塗布し、図２（ａ）に示すように斜線部を露光
してレジスト膜パターンを形成し、それをマスクとして
アルミニウム膜をエッチングする。あるいは、ポジ型レ
ジスト膜を用いた場合、図２（ｂ）に示すように、斜線
部の長方形にパターンが残る様にして、長方形内の白ぬ
きの部分を露光・現像を行うとそこのレジスト膜が除去
されるので、斜線部に対応するアルミニウム膜パターン
を形成することができる。
【０００８】特に、アルミニウム膜としては、最上層の
アルミニウム膜を用いれば、組立工程後においてもウェ
ーハ番号を読みとるのが最も容易である。
アルミニウム膜を用いれば、組立工程後においてもウェ
ーハ番号を読みとるのが最も容易である。
【０００９】図３は本発明の第２の実施例の説明に使用
する平面図である。本実施例は、１０進数が４ビットの
２進数で表現可能な事を利用する。図３（ａ）はウェー
ハ番号０８７４を表示する模様を形成するための露光枠
を示している。斜線の部分を２進数“１”、斜線をほど
こしてない部分を２進数“０”としている。ネガ型レジ
ストを用いる場合は、図３（ａ）の斜線部分のみを露光
すると、図３（ｂ）に示すレジスト膜が得られる。ポジ
型レジストを用いる場合はあらかじめ露光枠以外の所は
露光しておいて、斜線を施していない部分をスポット露
光すればよい。つまり、この例ではレジストの型にかか
わらず同じ結果となり、しかもエッチング用のレジスト
膜をスポット露光で形成しやすい利点がある。
する平面図である。本実施例は、１０進数が４ビットの
２進数で表現可能な事を利用する。図３（ａ）はウェー
ハ番号０８７４を表示する模様を形成するための露光枠
を示している。斜線の部分を２進数“１”、斜線をほど
こしてない部分を２進数“０”としている。ネガ型レジ
ストを用いる場合は、図３（ａ）の斜線部分のみを露光
すると、図３（ｂ）に示すレジスト膜が得られる。ポジ
型レジストを用いる場合はあらかじめ露光枠以外の所は
露光しておいて、斜線を施していない部分をスポット露
光すればよい。つまり、この例ではレジストの型にかか
わらず同じ結果となり、しかもエッチング用のレジスト
膜をスポット露光で形成しやすい利点がある。
【００１０】第２の実施例において、図４（ａ）に示す
ように、各ディジット位置に凸部を有するディジット位
置決めパターン３０ａやいくつかのビット位置に凸部を
有するビット位置ぎめパターン４０ａを付加した露光枠
を用い、図４（ｂ）に示すレジスト膜を形成し、アルミ
ニウム膜をエッチングすると、ウェーハ番号を読み取る
のが容易になる。
ように、各ディジット位置に凸部を有するディジット位
置決めパターン３０ａやいくつかのビット位置に凸部を
有するビット位置ぎめパターン４０ａを付加した露光枠
を用い、図４（ｂ）に示すレジスト膜を形成し、アルミ
ニウム膜をエッチングすると、ウェーハ番号を読み取る
のが容易になる。
【００１１】また、図５に示すようなエラーチェックの
可能な２進ＳＥＣ符号を用いて、各ディジットあたり７
ビットとすれば、スポット露光が若干不調となって１ビ
ットがまちがってもかまわないので都合がよい。
可能な２進ＳＥＣ符号を用いて、各ディジットあたり７
ビットとすれば、スポット露光が若干不調となって１ビ
ットがまちがってもかまわないので都合がよい。
【００１２】第１の実施例では算用数字を形成するの
で、必ずしも正確な数字が形成されない恐れがあるが、
第２の実施例では基本的に単純なパターンを形成するの
で、そのような恐れは少ない。
で、必ずしも正確な数字が形成されない恐れがあるが、
第２の実施例では基本的に単純なパターンを形成するの
で、そのような恐れは少ない。
【００１３】
【発明の効果】以上説明したように本発明の半導体装置
は、半導体チップにウェーハ番号が表示されているの
で、組立工程以後においてもこれを知ることが出来る。
従って、（１）ウェーハを半導体チップに個片化した後
において、封入工程までの間でウェーハ単位で問題があ
る事が判明した場合、半導体チップ内のウェーハ番号に
より選別が可能であり、無駄を省くことができる。
（２）出荷後にユーザよりクレーム返却があった場合に
おいて、同一ロットより複数個の返却がされた時、開封
して番号を調査すれば、原因がロット全体にわたるもの
か、ウェーハ単位のものかの推定が容易で、原因追求が
やりやすい、という効果を有する。
は、半導体チップにウェーハ番号が表示されているの
で、組立工程以後においてもこれを知ることが出来る。
従って、（１）ウェーハを半導体チップに個片化した後
において、封入工程までの間でウェーハ単位で問題があ
る事が判明した場合、半導体チップ内のウェーハ番号に
より選別が可能であり、無駄を省くことができる。
（２）出荷後にユーザよりクレーム返却があった場合に
おいて、同一ロットより複数個の返却がされた時、開封
して番号を調査すれば、原因がロット全体にわたるもの
か、ウェーハ単位のものかの推定が容易で、原因追求が
やりやすい、という効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の説明に使用する平面図
である。
である。
【図２】本発明の第１の実施例の説明に使用する平面図
である。
である。
【図３】本発明の第２の実施例の説明に使用する平面図
である。
である。
【図４】本発明の第２の実施例の説明に使用する平面図
である。
である。
【図５】２進ＳＥＣ符号を示す図である。
１０ 半導体チップ
２０ ウェーハ番号
３０ａ，３０ｂ ディジット位置ぎめパターン
４０ａ，４０ｂ ビット位置ぎめパターン
Claims (2)
- 【請求項１】 ウェーハ番号を表示する文字、記号また
は模様が半導体チップに形成されていることを特徴とす
る半導体装置。 - 【請求項２】 文字、記号または模様は金属膜で形成さ
れている請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18278491A JPH0529182A (ja) | 1991-07-24 | 1991-07-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18278491A JPH0529182A (ja) | 1991-07-24 | 1991-07-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529182A true JPH0529182A (ja) | 1993-02-05 |
Family
ID=16124360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18278491A Pending JPH0529182A (ja) | 1991-07-24 | 1991-07-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529182A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744594U (ja) * | 1993-09-17 | 1995-11-21 | 東光株式会社 | 半導体ウエハ |
-
1991
- 1991-07-24 JP JP18278491A patent/JPH0529182A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744594U (ja) * | 1993-09-17 | 1995-11-21 | 東光株式会社 | 半導体ウエハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960013504B1 (ko) | 미세패턴의 형성방법 | |
| KR900700924A (ko) | 레티클 마스크 제조 방법 | |
| KR930011154A (ko) | 바이너리 코딩(Binary Coding)법을 이용한 반도체소자의 위치 인식방법 | |
| KR20070095322A (ko) | 식별 코드를 갖는 반도체 칩, 그 칩의 제조 방법, 및반도체 칩 관리 시스템 | |
| US5665495A (en) | Method for fabricating a semiconductor with a photomask | |
| US4442188A (en) | System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks | |
| US7709300B2 (en) | Structure and method for partitioned dummy fill shapes for reduced mask bias with alternating phase shift masks | |
| US3245794A (en) | Sequential registration scheme | |
| JPH0529182A (ja) | 半導体装置 | |
| JPH05343278A (ja) | 半導体装置の製造方法 | |
| US20060199114A1 (en) | Exposure method | |
| JP3430290B2 (ja) | 半導体装置の製造方法 | |
| US20100009298A1 (en) | Forming sub-lithographic patterns using double exposure | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| JPH03209711A (ja) | 半導体装置の製造方法 | |
| CN111415881A (zh) | 晶片的标记方法、晶圆及晶片 | |
| JPS62235952A (ja) | 半導体装置用マスク | |
| JPS6017747A (ja) | 半導体集積回路製造用レチクル | |
| KR100224708B1 (ko) | 조립된 칩의 웨이퍼 상의 위치 확인방법 | |
| US6784002B1 (en) | Method to make wafer laser marks visable after bumping process | |
| JPS5839015A (ja) | 半導体装置の製造方法 | |
| JPS607120A (ja) | 半導体基板の位置決め方法 | |
| JPS5850729A (ja) | 半導体装置の製造方法 | |
| KR0128831B1 (ko) | 반도체 소자의 패턴 테스트 방법 | |
| JPH088309A (ja) | 半導体チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990803 |