KR0128831B1 - 반도체 소자의 패턴 테스트 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 마스크 제작방법에 있어서 마스크 구성시에 수직, 수평방향으로 형태가 다른 패턴을 임의의 각도로 회전하여 90^o의 각 차이가 나도록 하나의 마스크 상에 배열하여 단면분석 시에 수평방향으로만 절단하여도 수직, 수평분석을 동시에 분석할 수 있도록 한 반도체 소자의 마스크 제작방법에 관한 것이다.

Description

반도체 소자의 패턴 테스트 방법

제1a도 내지 제1e도는 종래의 방법에 의한 패턴 테스트 방법을 도시한 단면도.

제2a도 내지 제2e도는 본 발명에 의한 패턴 테스트 방법을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 웨이퍼 2 : 감광막 패턴

3 : 마스크 3A : 수직방향 마스크 패턴

4 : 칩(chip) 3B : 수평방향 마스크 패턴

5 : 빛(light) 6 : 마스크 잉여면적

본 발명은 반도체소자의 패턴 테스트 방법에 관한 것으로 특히 테스트패턴 마스크 제작시 감광막의 단면분석이 용이하도록 마스크의 잉여부분을 최대한 활용할 수 있는 반도체 소자의 패턴 테스트 방법에 관한 것이다. 종래의 테스트 마스크를 이용하여 형성한 감광막 패턴은 그 패턴의 단면을 분석하는 패턴 테스트 공정을 거치게 된다. 이때, 수평, 수직방향의 패턴을 각각 따로 형성하여 수직 및 수평방향으로 웨이퍼를 절단하여 단면상태를 검사하게되어 패턴검사에 많은 어려움이 있다. 제1a도 내지 제1e도는 종래의 방법에 의한 패턴 테스트 방법을 설명하기 위한 단면도들이다. 먼지, 제1a도를 참조하면, 수직방향으로 된 마스크 패턴(3A)이 형성되어 있는 테스트 마스크(3)을 형성한 후, 제1b도와 같이, 상기의 마스크(3)를 이용하여 웨이퍼(1) 상부에 도포된 감광막(2)을 빛에 의하여 노광하면, 제1c도에 도시되어 있는 바와 같이 상기의 마스크 패턴에 의하여 웨이퍼(1)에 칩(4) 단위로 패턴이 형성된다. 그 다음 제1d도와 같이, 패턴의 단면분석시에는 각각의 칩을 수평축 X 및 수직축 Y 각각의 방향으로 두면 절단하여 분석하여야 한다. 이때, 제1e도에 도시되어 있는 바와같이, 단면분석을 위하여 수평축 X 및 수직축 Y 각각의 방향으로 절단된 감광막 패턴을 나타낸 것이다. 여기서 제1e도(1)은 제1d도의 수평축 X를 따라 절단한 단면을, 제1e도(2)는 수직축 Y를 따라 절단한 단면을 나타낸다. 상기와 같은 종래 기술에 따른 반도체소자의 패턴 테스트 방법은, 수평 또는 수직한 방향의 감광막패턴이 형성되어 있는 웨이퍼를 X축 및 Y축 방향으로 각각 절단하여 감광막패턴의 단면을 분석하여야 한다. 이는 수평 및 수직방향으로의 형태가 다른 패턴의 단면분석시에는 패턴이 형성된 웨이퍼를 수평, 수직방향으로 모두 잘라서 각각의 단면을 분석해야 하므로 많은 시간과 경비가 소요되는 문제점이 있다. 또한 각각의 방향으로 웨이퍼 절단을 쉽게 하기 위해서는 패턴이 배열된 전체크기가 각각의 방향으로 어느 정도 이상의 크기, 예를 들어 500μm 이상의 크기를 가져야 하므로 마스크 상에서 상당한 면적을 차지하게 되어 다른 유용한 패턴을 형성할 수 있는 면적이 감소되는 문제점이 있다. 따라서, 본 발명에서는 테스트 마스크 구성시에 수직, 수평방향으로 형태가 다른패턴을 하나의 마스크 상에 배열하여 감광막 패턴의 단면분석시에 수평방향으로만 잘라서 분석하도록하여 분석에 따른 시간 및 노력을 절감하고, 테스트 패턴의 크기를 감소시켜 다른 유용한 패턴을 마스크 상에 배열시킬 수 있는 반도체소자의 패턴 테스트 방법을 제공함을 그 목적이 있다. 상기와 같은 목적을 달성히기 위한 본 발명에 따른 반도체소자의 패턴 테스트 방법의 특징은, 감광막의 단면분석이 용이하도록 수평, 수직방향에 대하여 비대칭인 패턴 테스트 마스크상에 구성할 때 임의의 각도로 회전하여 90^o의 각 차이가 나도록 감광막패턴을 형성하고, 한 방향으로 웨이퍼를 절단하여 상기 감광막패턴의 단면을 분석함에 있다. 이하, 본 발명에 따른 반도체소자의 패턴 테스트 방법에 관하여 첨부 도면을 참조하여 상세히 설명하기로 한다. 제2a도 내지 제2e도는 본 발명에 의한 반도체소자의 패턴 테스트 방법을 설명하기 위한 평면도이다. 제2a도를 참조하면, 마스크(3) 제작시 수직방향으로 된 패턴(3A)과 그 패턴을 임의의 각도로 회전하여 90^o의 각 차이가 나도록 한 수평방향의 패턴(3B)을 만들어 두 개 방향의 마스크 패턴을 동시에 하나의 마스크 내에 형성한다. 그 다음 제2b도에 도시되어 있는 바와같이, 상기의 마스크(3)를 감광막(2)이 도포되어 있는 웨이퍼(1) 상부에 정렬시켜 빛(5)에 의하여 노광을 실시한다. 그 후, 상기의 마스크(3)에 의하여 노광된 패턴을 현상하여 제2c도에서와 같이, 웨이퍼(1)상의 칩(4)들에 패턴들이 형성되면, 단면 분석을 위하여 제2d도와 같이, 수평축 X를 따라 수평방향으로만 절단하면, 제2e도에 도시되어 있는 바와 같이, 수직 및 수평방향 패턴(3A),(3B)을 동시에 얻을 수 있어, 이를 분석하여 패턴의 불량 여부를 판단하는 등의 테스트를 실시할 수 있다. 따라서, 패턴이 형성된 웨이퍼를 한 방향으로만 절단하여도, 패턴의 수직 및 수평단면을 동시에 분석할 수 있으며, 또한 절단 방향인 수평방향 패턴은 배열의 길이가 길지 않아도 되므로 마스크 상에 다른 유용한 패턴을 구성할 수 있는 잉여 공간(6)이 생기게 되어 경제적으로 마스크 공간을 활용할 수 있다.

Claims (1)

1. 반도체소자의 패턴 테스트 방법에 있어서, 테스트를 위한 반도체기판상이 감광막을 도포하는 공정과, 상기 감광막을 마스크로 노광하되, 90^o의 각 차이가 나도록 형성되어 있는 수평, 수직방향 패턴이 함께 형성되어 있는 패턴을 구비하는 마스크를 사용하여 노광하는 공정과, 상기 감광막을 현상하여 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 형성되어 있는 기판을 수평방향으로 절단하여 단면을 얻는 공정과, 상기 패턴의 단면을 테스트하는 공정을 구비하는 반도체소자의 패턴 테스트 방법. 테스트를 위한 반도체기판상에 감광막을 도포하는 공정과, 상기 감광막을 마스크로 노광하되, 90^o의 각 차이가 나도록 형성되어 있는 수평, 수직방향 패턴이 함께 형성되어 있는 패턴을 구비하는 마스크를 사용하여 노광하는 공정과, 상기 감광막을 현상하여 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 형성되어 있는 기판을 수평방향으로 절단하여 단면을 얻는 공정과, 상기 패턴의 단면을 테스트하는 공정을 구비하는 반도체소자의 패턴 테스트 방법.