JPS607120A - 半導体基板の位置決め方法 - Google Patents
半導体基板の位置決め方法Info
- Publication number
- JPS607120A JPS607120A JP11465283A JP11465283A JPS607120A JP S607120 A JPS607120 A JP S607120A JP 11465283 A JP11465283 A JP 11465283A JP 11465283 A JP11465283 A JP 11465283A JP S607120 A JPS607120 A JP S607120A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- exposure
- cutouts
- positioning
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体基板の位置決め方法に係り、特に、半
導体基板の両面にダイオード又はその他の回路素子を形
成する半導体基板の位置決め方法に関する。
導体基板の両面にダイオード又はその他の回路素子を形
成する半導体基板の位置決め方法に関する。
従来、半導体基板(ウェハ)の両面に個別にパターンを
構成する場合、専用の両面アライナを使用し、その作業
を行っている。このような専用のアライナを用いた場合
、その作業は容易であるが、少量の需要に応じる場合等
、その装置が高価であるため、製造価格が高価に成る等
の欠点がある。
構成する場合、専用の両面アライナを使用し、その作業
を行っている。このような専用のアライナを用いた場合
、その作業は容易であるが、少量の需要に応じる場合等
、その装置が高価であるため、製造価格が高価に成る等
の欠点がある。
この発明は、両面アライナ等の高価な装置を用(1)
いることなく、ウェハの両面に効率よくパターンを形成
可能にした半導体基板の位置決め方法の提供を目的とす
る。
可能にした半導体基板の位置決め方法の提供を目的とす
る。
この発明は、半導体基板の中心又は別に設定した基準点
で交差する基準線上の周縁端部にV字状の切欠き部を形
成し、この切欠き部を基準位置とすることを特徴とする
。
で交差する基準線上の周縁端部にV字状の切欠き部を形
成し、この切欠き部を基準位置とすることを特徴とする
。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第1図及び第2図はこの発明の半導体基板の位置決め方
法の実施例を示している。図において、ウェハ2の周縁
部には、ウェハ2の中心Oを通り直交する基準線4A、
4B上にV字状の切欠き部6A、6B、6G、6r)が
形成されている。
法の実施例を示している。図において、ウェハ2の周縁
部には、ウェハ2の中心Oを通り直交する基準線4A、
4B上にV字状の切欠き部6A、6B、6G、6r)が
形成されている。
このように形成されたウェハ2によれば、第2図に示す
ように、フォトレジストの露光時、十字線8A、8Bが
形成されたマスク10を使用し、この十字線の端部をウ
ェハ2の切欠き部6A、6B、6C,6Dの頂点、即ち
Vカットの場合には、その鋭角部の頂点に合わせて露光
を行う。このウニ(2) ハ2を現像エツチングし、再度その面にレジストを塗り
付ける。
ように、フォトレジストの露光時、十字線8A、8Bが
形成されたマスク10を使用し、この十字線の端部をウ
ェハ2の切欠き部6A、6B、6C,6Dの頂点、即ち
Vカットの場合には、その鋭角部の頂点に合わせて露光
を行う。このウニ(2) ハ2を現像エツチングし、再度その面にレジストを塗り
付ける。
そして、ウェハ2を裏返し或いはその下面より前記と同
じ方法によってマスク12を用いてその十字線14−A
、14Bを前記V字状の切欠き部6A。
じ方法によってマスク12を用いてその十字線14−A
、14Bを前記V字状の切欠き部6A。
6B、6C16Dに合致させ、露光を行う。
このような位置決め方法によれば、ウェハ2に形成され
た切込み型の切欠き部6A、6B、6C16Dが表裏面
合致した位置となるため、ウェハ2の同位置に同様の露
光処理を行い、対応位置に所望の半導体素子を形成する
ことができる。従って、従来用いられている両面アライ
ナ等の特別の装備を用いることなく、高精度にウェハ2
の位置決めをして処理を行うことができる。
た切込み型の切欠き部6A、6B、6C16Dが表裏面
合致した位置となるため、ウェハ2の同位置に同様の露
光処理を行い、対応位置に所望の半導体素子を形成する
ことができる。従って、従来用いられている両面アライ
ナ等の特別の装備を用いることなく、高精度にウェハ2
の位置決めをして処理を行うことができる。
なお、前記実施例ではウェハ2の中心を基準としたが、
別に基準点を設けて基準線を設定しても同様の効果が期
待できる。
別に基準点を設けて基準線を設定しても同様の効果が期
待できる。
以上説明したようにこの発明によれば、ウェハの位置決
めを容易に行うことができ、その位置を高精度に設定す
ることができる。
めを容易に行うことができ、その位置を高精度に設定す
ることができる。
(3)
第1図は半導体基板を示す説明図、第2図はその露光状
態を示す説明図である。 2・・・半導体基板、6A、6B、6C16D・・・切
欠き部。 (4)
態を示す説明図である。 2・・・半導体基板、6A、6B、6C16D・・・切
欠き部。 (4)
Claims (1)
- 半導体基板の中心又は別に設定した基準点で交差する基
準線上の周縁端部にV字状の切欠き部を形成し、この切
欠き部を基準位置とすることを特徴とする半導体基板の
位置決め方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11465283A JPS607120A (ja) | 1983-06-25 | 1983-06-25 | 半導体基板の位置決め方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11465283A JPS607120A (ja) | 1983-06-25 | 1983-06-25 | 半導体基板の位置決め方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS607120A true JPS607120A (ja) | 1985-01-14 |
Family
ID=14643161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11465283A Pending JPS607120A (ja) | 1983-06-25 | 1983-06-25 | 半導体基板の位置決め方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS607120A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61256011A (ja) * | 1985-05-10 | 1986-11-13 | アルツ−ル・フィッシャ−・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 結合材料を用いてねじ棒を固定する構成 |
JPH01503315A (ja) * | 1987-05-07 | 1989-11-09 | ヨット エム フォイト ゲーエムベーハー | ウエブ状の材料、例えば紙料ウエブを処理するためのプレス装置に用いる補強されたプレスジャケット、並びにこのプレスジャケットを製造する方法および装置 |
JPH07224818A (ja) * | 1994-02-02 | 1995-08-22 | Artur Fischer Gmbh | 結合材料を用いて固定されるアンカボルト並びにアンカボルトの製法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5383574A (en) * | 1976-12-29 | 1978-07-24 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS5651839A (en) * | 1979-10-05 | 1981-05-09 | Nec Corp | Semiconductor device |
-
1983
- 1983-06-25 JP JP11465283A patent/JPS607120A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5383574A (en) * | 1976-12-29 | 1978-07-24 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS5651839A (en) * | 1979-10-05 | 1981-05-09 | Nec Corp | Semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61256011A (ja) * | 1985-05-10 | 1986-11-13 | アルツ−ル・フィッシャ−・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 結合材料を用いてねじ棒を固定する構成 |
JPH0355686B2 (ja) * | 1985-05-10 | 1991-08-26 | ||
JPH01503315A (ja) * | 1987-05-07 | 1989-11-09 | ヨット エム フォイト ゲーエムベーハー | ウエブ状の材料、例えば紙料ウエブを処理するためのプレス装置に用いる補強されたプレスジャケット、並びにこのプレスジャケットを製造する方法および装置 |
JPH07224818A (ja) * | 1994-02-02 | 1995-08-22 | Artur Fischer Gmbh | 結合材料を用いて固定されるアンカボルト並びにアンカボルトの製法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS607120A (ja) | 半導体基板の位置決め方法 | |
JPH01260451A (ja) | ダイシングラインの形成方法 | |
JPS62102531A (ja) | エツチング方法 | |
JPS6245026A (ja) | 半導体集積回路の写真製版方法 | |
JPS5963728A (ja) | 半導体装置の製造方法 | |
JPH01126651A (ja) | フォトマスク | |
JPS6035514A (ja) | ホトリングラフイパタ−ン | |
JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
JP2003140317A (ja) | フォトマスク及びウェハ基板の露光方法 | |
JPS622764Y2 (ja) | ||
JPH0355815B2 (ja) | ||
KR100476378B1 (ko) | 탑표면이미지프로세스에의해형성된레지스트패턴제거방법 | |
JPH0743881A (ja) | フォトマスクの構造と半導体装置の製造方法 | |
JPH0336290B2 (ja) | ||
JPH0556645B2 (ja) | ||
JPH07161618A (ja) | アライメントマーク及びそれを備えたフォトマスク | |
JPH01222450A (ja) | Icの製造工程における半導体ウエハのチャック方法 | |
JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 | |
JPS61270823A (ja) | 半導体装置の製造方法 | |
JPH10261638A (ja) | 半導体装置の製造方法 | |
JPH0249418A (ja) | 半導体装置の製造方法 | |
JPH0144009B2 (ja) | ||
JPS63240550A (ja) | ホトマスク | |
JPS59165421A (ja) | 半導体装置の位置合わせマ−ク | |
JPS62229923A (ja) | 半導体チツプにマ−クを形成する方法 |