JPH0144009B2 - - Google Patents
Info
- Publication number
- JPH0144009B2 JPH0144009B2 JP58186150A JP18615083A JPH0144009B2 JP H0144009 B2 JPH0144009 B2 JP H0144009B2 JP 58186150 A JP58186150 A JP 58186150A JP 18615083 A JP18615083 A JP 18615083A JP H0144009 B2 JPH0144009 B2 JP H0144009B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- pattern
- mask
- substrate
- alignment pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 9
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はフオトリソグラフイ技術に於ける一括
露光法に係り、特にマスク又はレチクルに形成さ
れる位置合せ用のパターン形状に関する。
露光法に係り、特にマスク又はレチクルに形成さ
れる位置合せ用のパターン形状に関する。
(b) 技術の背景
微細加工技術の発展に伴い超LSI分野では、1.2
〜1.5μのゲート幅の微細加工が要請されている。
従来のフオトリソグラフイ（光露光）技術では充
分な対応が不可能で高精度化した等倍プロジエク
シヨンアライナ、遠紫外光源を用いた露光装置、
縮小型プロジエクシヨンアライナ等を交互に組合
せて転写する混合アライナ方式が用いられる。例
えば縮小投影露光装置では通常10：１の縮小率で
レクチル上のパターンをステツプアンドリピート
（Step and Repeat）方式でチツプ毎にワンシヨ
ツトづゝ投影露光するため精密な画像転写が可能
となる反面スループツトはかなりの時間を要す
る。このため高精度を要するパターン転写にはこ
の方式が最適であり、あまり精度を要しないパタ
ーニングにはコンタクトアライナ又は等倍に結像
するプロジエクシヨンアライナを用い処理効率を
高める混合露光法が一般的に用いられる。何れの
方法もマスク又はレチクル上に精密描画した微細
パターンをウエハ上に転写するため位置合せは重
要な課題である。
〜1.5μのゲート幅の微細加工が要請されている。
従来のフオトリソグラフイ（光露光）技術では充
分な対応が不可能で高精度化した等倍プロジエク
シヨンアライナ、遠紫外光源を用いた露光装置、
縮小型プロジエクシヨンアライナ等を交互に組合
せて転写する混合アライナ方式が用いられる。例
えば縮小投影露光装置では通常10：１の縮小率で
レクチル上のパターンをステツプアンドリピート
（Step and Repeat）方式でチツプ毎にワンシヨ
ツトづゝ投影露光するため精密な画像転写が可能
となる反面スループツトはかなりの時間を要す
る。このため高精度を要するパターン転写にはこ
の方式が最適であり、あまり精度を要しないパタ
ーニングにはコンタクトアライナ又は等倍に結像
するプロジエクシヨンアライナを用い処理効率を
高める混合露光法が一般的に用いられる。何れの
方法もマスク又はレチクル上に精密描画した微細
パターンをウエハ上に転写するため位置合せは重
要な課題である。
(c) 従来技術と問題点
第１図はマスクと半導体基板とを位置合せする
状態を示すための平面図、第２図は第１図におけ
る位置合せする従来のパターン画像を示す拡大図
である。
状態を示すための平面図、第２図は第１図におけ
る位置合せする従来のパターン画像を示す拡大図
である。
第１図においてマスク１上に精密描画された微
細パターンを基板２に転写するが、マスク１と基
板２との位置合せにかなりの精度が要求される。
例えば微細電極を覆つて配線層をパターン形成す
る場合配線層のパターン幅が１〜2μの微細配線
を行なう等における位置合せは厳しい精度が要求
される。このためスループツト向上を計り、位置
合せ精度を得るために粗い位置合せと、精密な位
置合せとを組合せた２ステツプ方式は有効であ
る。通常粗い位置合せにはマスク１及び基板２の
中心及び周辺部にモニタチツプ３を設け、このモ
ニタチツプ３に図示するような特殊なパターン像
３′を描画し、このパターン像を重ね合せる。次
いで精密な位置合せには左右対称位置に設けた斜
線で示す位置合せ用チツプ４に描画したパターン
画像を重ね合せてマスク１と基板２との位置合せ
を行ない顕微鏡により精密修正して位置合せした
あと一括露光により精度の高いパターン転写が可
能となる。第２図は位置合せパターンを重ね合せ
て精密位置合せする具体例を示すものでマスク上
の位置合せ用チツプ４で斜線で示す輪郭図形を描
画したパターン画像５と基板上に設けた位置合せ
用パターン画像６との位置合せを行なう。
細パターンを基板２に転写するが、マスク１と基
板２との位置合せにかなりの精度が要求される。
例えば微細電極を覆つて配線層をパターン形成す
る場合配線層のパターン幅が１〜2μの微細配線
を行なう等における位置合せは厳しい精度が要求
される。このためスループツト向上を計り、位置
合せ精度を得るために粗い位置合せと、精密な位
置合せとを組合せた２ステツプ方式は有効であ
る。通常粗い位置合せにはマスク１及び基板２の
中心及び周辺部にモニタチツプ３を設け、このモ
ニタチツプ３に図示するような特殊なパターン像
３′を描画し、このパターン像を重ね合せる。次
いで精密な位置合せには左右対称位置に設けた斜
線で示す位置合せ用チツプ４に描画したパターン
画像を重ね合せてマスク１と基板２との位置合せ
を行ない顕微鏡により精密修正して位置合せした
あと一括露光により精度の高いパターン転写が可
能となる。第２図は位置合せパターンを重ね合せ
て精密位置合せする具体例を示すものでマスク上
の位置合せ用チツプ４で斜線で示す輪郭図形を描
画したパターン画像５と基板上に設けた位置合せ
用パターン画像６との位置合せを行なう。
この場合形成されるパターン画像は同一図形で
あり、基板上のパターン画像６に比しマスク上の
パターン画像を比例対称的に小形化し、前述した
モニタチツプを重ね合せ粗い位置合せによつて図
に示すようなパターン画像の配置図が得られる。
この画像間の位置を顕微鏡で目視により補正する
もので即ちパターン画像のエツヂ（マスク側）か
ら基板上のパターンまでの距離例えばａ＝ｂ、ｃ
＝ｄとなるよう修正することにより高精度の位置
合せが可能である。しかしマスク側に形成するパ
ターン画像５は基板上に形成するパターン画像６
の大きさによつて規定されることになり汎用性が
得られない。例えば基板背面に分離構造の拡散層
を形成し反転して基板主面を研磨して電極形成す
る誘電体分離構造の電極配線層のパターン形成で
は、この位置合せパターンの大きさが途中工程の
研磨により変化し、マスク側の位置合せパターン
では対応できないことが屡々発生する。間隔が狭
すぎたり開きすぎにより目視誤差を生ずる。或い
は重なり合つて見かけ上の位置合せとなり微細修
正が不可能となる。
あり、基板上のパターン画像６に比しマスク上の
パターン画像を比例対称的に小形化し、前述した
モニタチツプを重ね合せ粗い位置合せによつて図
に示すようなパターン画像の配置図が得られる。
この画像間の位置を顕微鏡で目視により補正する
もので即ちパターン画像のエツヂ（マスク側）か
ら基板上のパターンまでの距離例えばａ＝ｂ、ｃ
＝ｄとなるよう修正することにより高精度の位置
合せが可能である。しかしマスク側に形成するパ
ターン画像５は基板上に形成するパターン画像６
の大きさによつて規定されることになり汎用性が
得られない。例えば基板背面に分離構造の拡散層
を形成し反転して基板主面を研磨して電極形成す
る誘電体分離構造の電極配線層のパターン形成で
は、この位置合せパターンの大きさが途中工程の
研磨により変化し、マスク側の位置合せパターン
では対応できないことが屡々発生する。間隔が狭
すぎたり開きすぎにより目視誤差を生ずる。或い
は重なり合つて見かけ上の位置合せとなり微細修
正が不可能となる。
(d) 発明の目的
本発明は上記の点に鑑み汎用性のあるマスク側
の位置合せ用パターンを提供し、基板上に高精度
の回路パターンを転写形成させることを目的とす
る。
の位置合せ用パターンを提供し、基板上に高精度
の回路パターンを転写形成させることを目的とす
る。
(e) 発明の構成
上記目的はマスクに構成される複数組のアライ
メントパターンが、両対角線の交点と方向を共有
する複数個の相似な四辺形の四隅のＬ字状部によ
つて構成される本発明によつて達成される。
メントパターンが、両対角線の交点と方向を共有
する複数個の相似な四辺形の四隅のＬ字状部によ
つて構成される本発明によつて達成される。
半導体基板状のアライメントパターンの形状変
化に応じて前記マスク上の一つのパターンが選択
され両者の位置合わせに使用される。四辺形の四
隅のＬ字状部を位置合わせに使用することによ
り、単なる直線部分による位置合わせより高い精
度が得られる。
化に応じて前記マスク上の一つのパターンが選択
され両者の位置合わせに使用される。四辺形の四
隅のＬ字状部を位置合わせに使用することによ
り、単なる直線部分による位置合わせより高い精
度が得られる。
(f) 発明の実施例
第３図は本発明の一実施例である位置合せパタ
ーン形状を示す平面図である。第３図に示すよう
に複数の輪郭図形１２を外周から内周に向けて順
次比例対称的に縮尺形成し且つ開口させてＬ字状
に形成したパターン画像１１であつて、具体的形
状は例えば１辺のパターン幅及びパターン間隔を
それぞれ4μにとり外形を約50〜80μ口とし且つ開
口部１３を10〜20μとしたものである。
ーン形状を示す平面図である。第３図に示すよう
に複数の輪郭図形１２を外周から内周に向けて順
次比例対称的に縮尺形成し且つ開口させてＬ字状
に形成したパターン画像１１であつて、具体的形
状は例えば１辺のパターン幅及びパターン間隔を
それぞれ4μにとり外形を約50〜80μ口とし且つ開
口部１３を10〜20μとしたものである。
このような形状とすることにより点線で示す異
なるパターンサイズで形成される基板パターン画
像に対応できることになる。
なるパターンサイズで形成される基板パターン画
像に対応できることになる。
即ち顕微鏡による位置合せに際し、最適な条件
でのパターン相互の選択ができ位置合せが従来に
比し容易となり、位置合せ処理の高速化が期待で
きる。
でのパターン相互の選択ができ位置合せが従来に
比し容易となり、位置合せ処理の高速化が期待で
きる。
(g) 発明の効果
以上詳細に説明したように本発明に示すマスク
の位置合せパターン画像とすることにより基板の
位置合せパターン画像の変化に対応でき汎用性を
増すとともに高速位置合せが可能となり一括露光
装置のスールプツト向上に効果がある。
の位置合せパターン画像とすることにより基板の
位置合せパターン画像の変化に対応でき汎用性を
増すとともに高速位置合せが可能となり一括露光
装置のスールプツト向上に効果がある。
第１図はマスクと半導体基板とを位置合せする
状態を示すための平面図、第２図は第１図におけ
る位置合せする従来のパターン画像を示す拡大
図、第３図は本発明の一実施例である位置合せパ
ターン形状を示す平面図である。 図中、１……マスク、２……半導体基板、３…
…モニタチツプ、４……位置合せ用チツプ、５，
１１……位置合せ用パターン画像（マスク側）、
６……パターン画像（基板側）、１２……輪郭図
形、１３……開口部。
状態を示すための平面図、第２図は第１図におけ
る位置合せする従来のパターン画像を示す拡大
図、第３図は本発明の一実施例である位置合せパ
ターン形状を示す平面図である。 図中、１……マスク、２……半導体基板、３…
…モニタチツプ、４……位置合せ用チツプ、５，
１１……位置合せ用パターン画像（マスク側）、
６……パターン画像（基板側）、１２……輪郭図
形、１３……開口部。
Claims (1)
- １ 基板上に転写すべき被転写パターンを有する
マスクのアライメントパターンと該基板上のアラ
イメントパターンとを位置合わせする方法におい
て、前記マスク上には両対角線の交点と方向を共
有する複数個の相似な四辺形の四隅のＬ字状部で
構成される複数組のアライメントパターンを設
け、前記基板上には該四辺形と相似な１つのアラ
イメントパターンを設け、前記基板上のアライメ
ントパターンを設け、前記基板上のアライメント
パターンの形状変化に応じて、前記マスク上の複
数組のアライメントパターンのうちの一つを選択
し、前記基板上のアライメントパターンとの位置
合わせを行うことを特徴とするマスクの位置合わ
せ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186150A JPS6077421A (ja) | 1983-10-05 | 1983-10-05 | 位置合わせ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186150A JPS6077421A (ja) | 1983-10-05 | 1983-10-05 | 位置合わせ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6077421A JPS6077421A (ja) | 1985-05-02 |
| JPH0144009B2 true JPH0144009B2 (ja) | 1989-09-25 |
Family
ID=16183252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186150A Granted JPS6077421A (ja) | 1983-10-05 | 1983-10-05 | 位置合わせ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6077421A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160122A (ja) * | 1984-01-30 | 1985-08-21 | Rohm Co Ltd | サーマルプリントヘッドの製造方法 |
| US5747200A (en) * | 1995-08-23 | 1998-05-05 | Micrel, Incorporated | Mask structure having offset patterns for alignment |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208722A (ja) * | 1983-05-13 | 1984-11-27 | Oki Electric Ind Co Ltd | 半導体集積回路装置用合せマ−ク |
-
1983
- 1983-10-05 JP JP58186150A patent/JPS6077421A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208722A (ja) * | 1983-05-13 | 1984-11-27 | Oki Electric Ind Co Ltd | 半導体集積回路装置用合せマ−ク |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6077421A (ja) | 1985-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09115827A (ja) | 半導体装置製造用のレチクル | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| US4610948A (en) | Electron beam peripheral patterning of integrated circuits | |
| JP3461708B2 (ja) | アライメントマーク装置 | |
| JPH04287908A (ja) | 露光装置および露光方法 | |
| JPH0144009B2 (ja) | ||
| JP2002134397A (ja) | フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置 | |
| JP2001093818A (ja) | 露光方法及びレチクル | |
| JPH11150054A (ja) | ミックスアンドマッチ露光方法 | |
| JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
| JP2727784B2 (ja) | 縮小投影露光装置用レティクル | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| JP3110796B2 (ja) | レチクルアライメント方法及び露光装置 | |
| JP3624920B2 (ja) | 露光方法 | |
| JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
| JPS588132B2 (ja) | 集積回路製造方法 | |
| JP2987899B2 (ja) | 位置合わせ方法 | |
| JPH0251214A (ja) | 半導体装置の製造方法 | |
| JPH118184A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPH0222533B2 (ja) | ||
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 | |
| JPH0451967B2 (ja) | ||
| JPS593924A (ja) | 被転写パタ−ンを有する基板とウエハの位置合わせ方法 | |
| JPS6214935B2 (ja) | ||
| JPS5986221A (ja) | 特殊基準マ−クを用いたマスクのアライメント方法 |