JPH118184A - 半導体装置の製造方法および半導体製造装置 - Google Patents
半導体装置の製造方法および半導体製造装置Info
- Publication number
- JPH118184A JPH118184A JP9160146A JP16014697A JPH118184A JP H118184 A JPH118184 A JP H118184A JP 9160146 A JP9160146 A JP 9160146A JP 16014697 A JP16014697 A JP 16014697A JP H118184 A JPH118184 A JP H118184A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alignment
- bump
- mark
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】半導体装置の製造方法に関し、バンプ形成工程
でのフォトリソグラフィ時のアライメント精度を向上さ
せる。 【解決手段】バンプ形成のフォトリソグラフィで使用す
るガラスマスクに、半導体基板ウエハーにパターン転写
しない位置合わせマークを設置する。これによりバンプ
のフォトリソグラフィ工程での金属配線パッド１０１と
ガラスマスク上のアライメントマークである１０３の間
のクリアランス１０４についてアライメントに適した距
離を容易に実現することが可能となる。このときアライ
メントマーク１０３については半導体基板上にパターン
転写しないことが前提であるため光を透過する酸化クロ
ムのような材料を用いるか、遮光性の材料を使う場合に
は半導体基板ウエハーに転写しない２０ミクロン以下の
幅のパターンである必要がある。
でのフォトリソグラフィ時のアライメント精度を向上さ
せる。 【解決手段】バンプ形成のフォトリソグラフィで使用す
るガラスマスクに、半導体基板ウエハーにパターン転写
しない位置合わせマークを設置する。これによりバンプ
のフォトリソグラフィ工程での金属配線パッド１０１と
ガラスマスク上のアライメントマークである１０３の間
のクリアランス１０４についてアライメントに適した距
離を容易に実現することが可能となる。このときアライ
メントマーク１０３については半導体基板上にパターン
転写しないことが前提であるため光を透過する酸化クロ
ムのような材料を用いるか、遮光性の材料を使う場合に
は半導体基板ウエハーに転写しない２０ミクロン以下の
幅のパターンである必要がある。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法、特にバンプ形成のための製造方法に関する。
法、特にバンプ形成のための製造方法に関する。
【０００２】
【従来の技術】半導体装置の実装のためのバンプの形成
を行うためのフォトリソグラフィグラフィのアライメン
トには従来から特開昭５７−１１２０２１号公報のよう
にウエハーに回路パターンとは別に図３の３０４に示す
ようなアライメントマークを設置するチップ領域を設定
し特開昭６０−１４０８２６号公報のような自動アライ
メントマークや図４に示す特開平０２−００２６０６号
公報のような目視アライメントマークを挿入することが
行われている。
を行うためのフォトリソグラフィグラフィのアライメン
トには従来から特開昭５７−１１２０２１号公報のよう
にウエハーに回路パターンとは別に図３の３０４に示す
ようなアライメントマークを設置するチップ領域を設定
し特開昭６０−１４０８２６号公報のような自動アライ
メントマークや図４に示す特開平０２−００２６０６号
公報のような目視アライメントマークを挿入することが
行われている。
【０００３】
【発明が解決しようとする課題】従来のバンプ形成のた
めの半導体装置の製造方法ではアライメントのために特
開昭５７−１１２０２１のようにウエハーに回路パター
ンとは別に図３の３０４に示すようなアライメントマー
クを設置するチップ領域を設定する必要があり、この場
合には実際の製品チップ領域が犠牲となり収率を下げる
ことになる。さらにバンプ形成時のアライメントの基準
となるマークは金属配線層のフォトリソグラフィグラフ
ィの際に形成されるが、現在この工程は縮小投影露光装
置によるフォトリソグラフィグラフィが主流であるため
アライメントマークを設置する専用のチップ領域を設定
する場合には二種類のガラスマスクによる二度の露光を
行うといった煩雑かつ時間のかかる作業を余儀なくされ
る。これに対しウエハー上の実際のチップとチップの間
にあるダイシングのためのスクライブライン領域にアラ
イメントマークを設置する方法もあるが、実装のための
バンプの形成を行う場合にはフォトマスク上のアライメ
ントマークのパターンがバンプのフォトリソグラフィグ
ラフィの際に露光されることによりアライメントマーク
領域にも不用なバンプが形成されるため、この方法はダ
イシング時の不具合原因となる。また、専用のアライメ
ントマークは用いずに実際の金属配線パッドに対してバ
ンプ形成のフォトリソグラフィに用いるガラスマスクの
パターンを目視で合わせる方法もあるが、図２で示すよ
うに金属配線パッド２０１とガラスマスクのバンプパタ
ーン２０２の間のクリアランス２０３が大きいため上下
左右のクリアランスを調整することが難しくアライメン
トの精度が著しく悪くなることになる。本発明の目的は
実際の製品チップの収率を下げたり、二種類のガラスマ
スクによる二度の露光を行うといった煩雑かつ時間のか
かる作業を必要とするアライメントマークを設置するた
めのチップ領域を設定することなく、またスクライブラ
イン領域にアライメントマークを設置することによるダ
イシング時の不具合を発生させることなく実装のための
バンプの形成を行うためのフォトリソグラフィのアライ
メントを精度よく行うことを実現することにある。ま
た、このための半導体製造装置であるガラスマスクの安
価な製造を行うことを実現することにある。
めの半導体装置の製造方法ではアライメントのために特
開昭５７−１１２０２１のようにウエハーに回路パター
ンとは別に図３の３０４に示すようなアライメントマー
クを設置するチップ領域を設定する必要があり、この場
合には実際の製品チップ領域が犠牲となり収率を下げる
ことになる。さらにバンプ形成時のアライメントの基準
となるマークは金属配線層のフォトリソグラフィグラフ
ィの際に形成されるが、現在この工程は縮小投影露光装
置によるフォトリソグラフィグラフィが主流であるため
アライメントマークを設置する専用のチップ領域を設定
する場合には二種類のガラスマスクによる二度の露光を
行うといった煩雑かつ時間のかかる作業を余儀なくされ
る。これに対しウエハー上の実際のチップとチップの間
にあるダイシングのためのスクライブライン領域にアラ
イメントマークを設置する方法もあるが、実装のための
バンプの形成を行う場合にはフォトマスク上のアライメ
ントマークのパターンがバンプのフォトリソグラフィグ
ラフィの際に露光されることによりアライメントマーク
領域にも不用なバンプが形成されるため、この方法はダ
イシング時の不具合原因となる。また、専用のアライメ
ントマークは用いずに実際の金属配線パッドに対してバ
ンプ形成のフォトリソグラフィに用いるガラスマスクの
パターンを目視で合わせる方法もあるが、図２で示すよ
うに金属配線パッド２０１とガラスマスクのバンプパタ
ーン２０２の間のクリアランス２０３が大きいため上下
左右のクリアランスを調整することが難しくアライメン
トの精度が著しく悪くなることになる。本発明の目的は
実際の製品チップの収率を下げたり、二種類のガラスマ
スクによる二度の露光を行うといった煩雑かつ時間のか
かる作業を必要とするアライメントマークを設置するた
めのチップ領域を設定することなく、またスクライブラ
イン領域にアライメントマークを設置することによるダ
イシング時の不具合を発生させることなく実装のための
バンプの形成を行うためのフォトリソグラフィのアライ
メントを精度よく行うことを実現することにある。ま
た、このための半導体製造装置であるガラスマスクの安
価な製造を行うことを実現することにある。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法は半導体装置の回
路からの引き出し電極を形成する金属配線パッド部分の
上にバンプ形成を行うためのフォトリソグラフィ工程に
おいて、半導体基板上にパターン転写することのない位
置合わせのためのマークを有するガラスマスクを使用す
ることを特徴とする。また、本発明の半導体装置製造装
置はパターン転写することのない位置合わせのためのマ
ークがガラスマスク上でバンプを形成するパターンと同
一の材質で形成されたものであることを特徴とする。ま
た、本発明の半導体装置の製造方法はパターン転写する
ことのない位置合わせのためのマークがバンプを形成す
るパターンの外形に沿って等距離に配置形成されたガラ
スマスクを使用することを特徴とする。
めに、本発明の半導体装置の製造方法は半導体装置の回
路からの引き出し電極を形成する金属配線パッド部分の
上にバンプ形成を行うためのフォトリソグラフィ工程に
おいて、半導体基板上にパターン転写することのない位
置合わせのためのマークを有するガラスマスクを使用す
ることを特徴とする。また、本発明の半導体装置製造装
置はパターン転写することのない位置合わせのためのマ
ークがガラスマスク上でバンプを形成するパターンと同
一の材質で形成されたものであることを特徴とする。ま
た、本発明の半導体装置の製造方法はパターン転写する
ことのない位置合わせのためのマークがバンプを形成す
るパターンの外形に沿って等距離に配置形成されたガラ
スマスクを使用することを特徴とする。
【０００５】
【作用】以上説明した本発明の半導体装置の製造方法に
よれば、バンプ形成を行うためのフォトリソグラフィ工
程において、半導体基板上にパターン転写することのな
い位置合わせのためのマークを有するガラスマスクを使
用するため、実際の製品チップの収率を下げたり、煩雑
かつ時間のかかる作業を必要とするアライメントマーク
設置のための専用チップ領域を設定することなく精度の
高いアライメント作業をバンプ形成のためのフォトリソ
グラフィ時に達成することができる。そして、本発明の
半導体製造装置（ガラスマスク）はパターン転写するこ
とのない位置合わせのためのマークがガラスマスク上で
バンプを形成するパターンと同一の材質で形成されたも
のであることにより特殊な材料や製造工程の追加をとも
なうことなく半導体製造装置であるガラスマスクの作成
を達成することができる。また、位置合わせのためのマ
ークの形状をバンプを形成するパターンの外形に沿って
等距離に配置形成されたものにすれば、台座である金属
配線パッドと位置合わせのためのマークのクリアランス
調整でアライメントしたときにバンプを金属配線パッド
の中央に形成することができるとともに、位置合わせの
ためのマークのＣＡＤデータの作成を人手によるパター
ン作成ＣＡＤ作業を行うことなく自動発生で容易に行う
ことができる。
よれば、バンプ形成を行うためのフォトリソグラフィ工
程において、半導体基板上にパターン転写することのな
い位置合わせのためのマークを有するガラスマスクを使
用するため、実際の製品チップの収率を下げたり、煩雑
かつ時間のかかる作業を必要とするアライメントマーク
設置のための専用チップ領域を設定することなく精度の
高いアライメント作業をバンプ形成のためのフォトリソ
グラフィ時に達成することができる。そして、本発明の
半導体製造装置（ガラスマスク）はパターン転写するこ
とのない位置合わせのためのマークがガラスマスク上で
バンプを形成するパターンと同一の材質で形成されたも
のであることにより特殊な材料や製造工程の追加をとも
なうことなく半導体製造装置であるガラスマスクの作成
を達成することができる。また、位置合わせのためのマ
ークの形状をバンプを形成するパターンの外形に沿って
等距離に配置形成されたものにすれば、台座である金属
配線パッドと位置合わせのためのマークのクリアランス
調整でアライメントしたときにバンプを金属配線パッド
の中央に形成することができるとともに、位置合わせの
ためのマークのＣＡＤデータの作成を人手によるパター
ン作成ＣＡＤ作業を行うことなく自動発生で容易に行う
ことができる。
【０００６】
【発明の実施の形態】本発明の半導体装置の一実施例に
ついて図面を参照して説明する。図１において１０１は
金属配線パッドを示し、１０２は金属配線層パターン形
成より後工程で行われるバンプ形成のためのフォトリソ
グラフィに用いるガラスマスクのパターンを示す。半導
体装置の実装の一手段として使用されるバンプの形成は
通常は１０１の様な金属配線パッドを台座としてその上
に形成される。図１にあるように金属配線パッド１０１
は実装時に十分な強度を得るためにバンプよりも大きく
形成さている。バンプについては現在、ストレートタイ
プの金バンプが主流であり、これにはバンプ形成のため
のフォトリソグラフィに用いるレジストとしてネガタイ
プのものが主流として使われている。このとき１０２の
部分はガラスマスク上でクロムなどが残される黒パター
ンの部分となる。また、バンプのフォトリソグラフィに
ついては縮小投影露光装置の適用が必要なほどの加工精
度が要求されないためのミラープロジェクションアライ
ナーやコンタクトアライナーが主に使われている。これ
らはアライメント作業者による目視合わせ作業が可能な
アライメント装置である。バンプのフォトリソグラフィ
工程でのアライメントをこの作業者による目視合わせで
行おうとした場合、図２に示す従来例のように金属配線
パッド２０１とバンプのクロムパターン２０２のパター
ンサイズの差が大きく、上下左右のクリアランスを均等
にすることが難しく精度の高いアライメントができな
い。これに対して図４に示すようなアライメント専用の
パターンを設けることによってアライメントの精度を向
上させることが可能であるが、前述のように使用される
フォトレジストがネガタイプである場合アライメントマ
ークを形成するクロム部分はウエハー上にレジストが抜
ける状態で転写をされ、その部分には電解メッキによっ
てバンプの形成が行われることになる。実際の製品チッ
プ上に実装と無関係のバンプ形成が行われることは好ま
しくないため製品チップを形成しないアライメントマー
ク専用のチップ領域を設ける必要があるが、これは製品
チップの収率を落とすことになる。さらにバンプ形成時
のアライメントの基準となる金属配線層のフォトリソグ
ラフィの際に形成されるマークについては、現在金属配
線層の工程は縮小投影露光装置によるフォトリソグラフ
ィが主流であるためアライメントマークを設置する専用
のチップ領域を設定する場合には二種類のガラスマスク
による二度の露光を行うといった煩雑かつ時間のかかる
作業が必要となり製品チップのコストを引き上げること
になってしまう。また、製品チップを殺さずにチップと
チップの間のスクライブ領域にアライメント専用のパタ
ーンを設ようとした場合にはバンプがスクライブ領域に
形成され、ダイシング時の金属の飛散による半導体装置
の故障の原因やダイシングブレードの劣化を早める原因
となるため好ましくない。これに対し本発明では図１の
１０３のように金属配線パッドとバンプのアライメント
に有効かつ半導体基板上にパターン転写しないマークを
設置したガラスマスクによってフォトリソグラフィを行
う。これによりバンプのフォトリソグラフィ工程での金
属配線パッド１０１とガラスマスク上のアライメントマ
ークである１０３の間のクリアランス１０４についてア
ライメントに適した距離を容易に実現することが可能と
なり、アライメント作業者は目視合わせ作業を容易かつ
精密に行うことが可能となる。このときアライメントマ
ーク１０３については半導体基板上にパターン転写しな
いことが前提であるため光を透過する酸化クロムのよう
な材料を用いるか、遮光性の材料を使う場合には半導体
基板ウエハーに転写しない２０ミクロン以下の幅のパタ
ーンである必要がある。半導体基板ウエハーに転写しな
い２０ミクロン以下の幅のパターンでアライメントマー
ク１０３を形成する場合、ガラスマスク上のバンプのパ
ターンについてはクロムなどを材料として形成されるこ
とが一般的であるためアライメントマーク１０３の材料
についても同一の材料とすることによって特殊な材料や
製造工程の追加の追加によるコストや納期のアップをと
もなうことなくガラスマスクを作成することが可能にな
る。また、バンプを形成するパターンは一般的に正方形
または長方形のような矩形が用いられるが、アライメン
トマーク１０３の形状をバンプを形成するパターンの外
形に沿って等距離に配置形成されたものにすれば台座で
ある金属配線パッド１０１とアライメントマーク１０３
のクリアランス調整でアライメントしたときにバンプを
金属配線パッドの中央に形成することができるととも
に、アライメントマーク１０３のＣＡＤデータの作成を
人手によるパターン作成のＣＡＤ作業を行うことなく自
動発生で容易に行うことができる。
ついて図面を参照して説明する。図１において１０１は
金属配線パッドを示し、１０２は金属配線層パターン形
成より後工程で行われるバンプ形成のためのフォトリソ
グラフィに用いるガラスマスクのパターンを示す。半導
体装置の実装の一手段として使用されるバンプの形成は
通常は１０１の様な金属配線パッドを台座としてその上
に形成される。図１にあるように金属配線パッド１０１
は実装時に十分な強度を得るためにバンプよりも大きく
形成さている。バンプについては現在、ストレートタイ
プの金バンプが主流であり、これにはバンプ形成のため
のフォトリソグラフィに用いるレジストとしてネガタイ
プのものが主流として使われている。このとき１０２の
部分はガラスマスク上でクロムなどが残される黒パター
ンの部分となる。また、バンプのフォトリソグラフィに
ついては縮小投影露光装置の適用が必要なほどの加工精
度が要求されないためのミラープロジェクションアライ
ナーやコンタクトアライナーが主に使われている。これ
らはアライメント作業者による目視合わせ作業が可能な
アライメント装置である。バンプのフォトリソグラフィ
工程でのアライメントをこの作業者による目視合わせで
行おうとした場合、図２に示す従来例のように金属配線
パッド２０１とバンプのクロムパターン２０２のパター
ンサイズの差が大きく、上下左右のクリアランスを均等
にすることが難しく精度の高いアライメントができな
い。これに対して図４に示すようなアライメント専用の
パターンを設けることによってアライメントの精度を向
上させることが可能であるが、前述のように使用される
フォトレジストがネガタイプである場合アライメントマ
ークを形成するクロム部分はウエハー上にレジストが抜
ける状態で転写をされ、その部分には電解メッキによっ
てバンプの形成が行われることになる。実際の製品チッ
プ上に実装と無関係のバンプ形成が行われることは好ま
しくないため製品チップを形成しないアライメントマー
ク専用のチップ領域を設ける必要があるが、これは製品
チップの収率を落とすことになる。さらにバンプ形成時
のアライメントの基準となる金属配線層のフォトリソグ
ラフィの際に形成されるマークについては、現在金属配
線層の工程は縮小投影露光装置によるフォトリソグラフ
ィが主流であるためアライメントマークを設置する専用
のチップ領域を設定する場合には二種類のガラスマスク
による二度の露光を行うといった煩雑かつ時間のかかる
作業が必要となり製品チップのコストを引き上げること
になってしまう。また、製品チップを殺さずにチップと
チップの間のスクライブ領域にアライメント専用のパタ
ーンを設ようとした場合にはバンプがスクライブ領域に
形成され、ダイシング時の金属の飛散による半導体装置
の故障の原因やダイシングブレードの劣化を早める原因
となるため好ましくない。これに対し本発明では図１の
１０３のように金属配線パッドとバンプのアライメント
に有効かつ半導体基板上にパターン転写しないマークを
設置したガラスマスクによってフォトリソグラフィを行
う。これによりバンプのフォトリソグラフィ工程での金
属配線パッド１０１とガラスマスク上のアライメントマ
ークである１０３の間のクリアランス１０４についてア
ライメントに適した距離を容易に実現することが可能と
なり、アライメント作業者は目視合わせ作業を容易かつ
精密に行うことが可能となる。このときアライメントマ
ーク１０３については半導体基板上にパターン転写しな
いことが前提であるため光を透過する酸化クロムのよう
な材料を用いるか、遮光性の材料を使う場合には半導体
基板ウエハーに転写しない２０ミクロン以下の幅のパタ
ーンである必要がある。半導体基板ウエハーに転写しな
い２０ミクロン以下の幅のパターンでアライメントマー
ク１０３を形成する場合、ガラスマスク上のバンプのパ
ターンについてはクロムなどを材料として形成されるこ
とが一般的であるためアライメントマーク１０３の材料
についても同一の材料とすることによって特殊な材料や
製造工程の追加の追加によるコストや納期のアップをと
もなうことなくガラスマスクを作成することが可能にな
る。また、バンプを形成するパターンは一般的に正方形
または長方形のような矩形が用いられるが、アライメン
トマーク１０３の形状をバンプを形成するパターンの外
形に沿って等距離に配置形成されたものにすれば台座で
ある金属配線パッド１０１とアライメントマーク１０３
のクリアランス調整でアライメントしたときにバンプを
金属配線パッドの中央に形成することができるととも
に、アライメントマーク１０３のＣＡＤデータの作成を
人手によるパターン作成のＣＡＤ作業を行うことなく自
動発生で容易に行うことができる。
【０００７】
【発明の効果】以上説明した本発明の半導体装置の製造
方法によれば、バンプ形成を行うためのフォトリソグラ
フィ工程において、半導体基板上にパターン転写するこ
とのない位置合わせのためのマークを有するガラスマス
クを使用するため、実際の製品チップの収率を下げた
り、煩雑かつ時間のかかる作業を必要とするアライメン
トマーク設置のための専用チップ領域を設定することな
く精度の高いアライメント作業をバンプ形成のためのフ
ォトリソグラフィ時に達成することができる。そして、
本発明の半導体製造装置（ガラスマスク）はパターン転
写することのない位置合わせのためのマークがガラスマ
スク上でバンプを形成するパターンと同一の材質で形成
されたものであることにより特殊な材料や製造工程の追
加をともなうことなく半導体製造装置であるガラスマス
クの作成を達成することができる。また、位置合わせの
ためのマークの形状をバンプを形成するパターンの外形
に沿って等距離に配置形成されたものにすれば、台座で
ある金属配線パッドと位置合わせのためのマークのクリ
アランス調整でアライメントしたときにバンプを金属配
線パッドの中央に形成することができるとともに、位置
合わせのためのマークのＣＡＤデータの作成を人手によ
るパターン作成ＣＡＤ作業を行うことなく自動発生で容
易に行うことができるものである。
方法によれば、バンプ形成を行うためのフォトリソグラ
フィ工程において、半導体基板上にパターン転写するこ
とのない位置合わせのためのマークを有するガラスマス
クを使用するため、実際の製品チップの収率を下げた
り、煩雑かつ時間のかかる作業を必要とするアライメン
トマーク設置のための専用チップ領域を設定することな
く精度の高いアライメント作業をバンプ形成のためのフ
ォトリソグラフィ時に達成することができる。そして、
本発明の半導体製造装置（ガラスマスク）はパターン転
写することのない位置合わせのためのマークがガラスマ
スク上でバンプを形成するパターンと同一の材質で形成
されたものであることにより特殊な材料や製造工程の追
加をともなうことなく半導体製造装置であるガラスマス
クの作成を達成することができる。また、位置合わせの
ためのマークの形状をバンプを形成するパターンの外形
に沿って等距離に配置形成されたものにすれば、台座で
ある金属配線パッドと位置合わせのためのマークのクリ
アランス調整でアライメントしたときにバンプを金属配
線パッドの中央に形成することができるとともに、位置
合わせのためのマークのＣＡＤデータの作成を人手によ
るパターン作成ＣＡＤ作業を行うことなく自動発生で容
易に行うことができるものである。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す平面図。
【図２】従来の半導体装置の実施例を示す平面図。
【図３】従来の半導体装置の実施例を示す平面図。
【図４】従来の半導体装置の実施例を示す平面図。
１０１、２０１、４０１ 金属配線パッド １０２、２０２、４０２ バンプ工程でのフォトリソグ
ラフィに用いるガラスマスクのパターン １０３ 位置合わせのためのマーク １０４、２０４ 金属配線パッドとガラスマスクのパタ
ーンのクリアランス ３０４ アライメントマーク設置のための専用チップ領
域
ラフィに用いるガラスマスクのパターン １０３ 位置合わせのためのマーク １０４、２０４ 金属配線パッドとガラスマスクのパタ
ーンのクリアランス ３０４ アライメントマーク設置のための専用チップ領
域
Claims (3)
- 【請求項１】半導体装置の回路からの引き出し電極を形
成する金属配線パッド部分の上にバンプ形成を行うため
のフォトリソグラフィグラフィ工程において、半導体基
板上にパターン転写することのない位置合わせのための
マークを有するガラスマスクを使用することを特徴とし
た半導体装置の製造方法。 - 【請求項２】半導体基板上にバンプ形成をおこなうため
のパターンと、前記パターンと同一の材料で形成され、
かつ、半導体基板には露光されない位置合せ用のパター
ンと、を有することを特徴とする半導体製造装置。 - 【請求項３】前記パターン転写することのない位置合わ
せのためのマークがバンプを形成するパターンの外形に
沿って等距離に配置形成されたものであるガラスマスク
を使用することを特徴とした請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9160146A JPH118184A (ja) | 1997-06-17 | 1997-06-17 | 半導体装置の製造方法および半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9160146A JPH118184A (ja) | 1997-06-17 | 1997-06-17 | 半導体装置の製造方法および半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118184A true JPH118184A (ja) | 1999-01-12 |
Family
ID=15708872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9160146A Withdrawn JPH118184A (ja) | 1997-06-17 | 1997-06-17 | 半導体装置の製造方法および半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118184A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100392744B1 (ko) * | 1999-12-06 | 2003-07-28 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 |
| JP2008162832A (ja) * | 2006-12-27 | 2008-07-17 | Toyota Central R&D Labs Inc | ウェーハの検査方法とウェーハの検査装置 |
| JP2008205163A (ja) * | 2007-02-20 | 2008-09-04 | Ricoh Co Ltd | 半導体ウェハ及びレチクル並びにそのレチクルを用いた露光方法 |
-
1997
- 1997-06-17 JP JP9160146A patent/JPH118184A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100392744B1 (ko) * | 1999-12-06 | 2003-07-28 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 |
| JP2008162832A (ja) * | 2006-12-27 | 2008-07-17 | Toyota Central R&D Labs Inc | ウェーハの検査方法とウェーハの検査装置 |
| JP2008205163A (ja) * | 2007-02-20 | 2008-09-04 | Ricoh Co Ltd | 半導体ウェハ及びレチクル並びにそのレチクルを用いた露光方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218200B1 (en) | Multi-layer registration control for photolithography processes | |
| US5017514A (en) | Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern | |
| JP3402750B2 (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
| US5948572A (en) | Mixed mode photomask for nikon stepper | |
| US6737205B2 (en) | Arrangement and method for transferring a pattern from a mask to a wafer | |
| US6828071B2 (en) | Method of aligning a wafer and masks | |
| JPH118184A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPH0864502A (ja) | 半導体装置製造用フォトマスク | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| JP2002072447A (ja) | 半導体装置の製造方法 | |
| JPH118183A (ja) | 半導体装置 | |
| JPH10125589A (ja) | 走査型露光装置及びそれを用いたデバイス製造方法 | |
| KR20010027170A (ko) | 얼라인먼트 보정방법 | |
| JPH10213896A (ja) | レチクル | |
| JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
| JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
| KR20040059251A (ko) | 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 | |
| JP2006126695A (ja) | パターン形成方法 | |
| JPH055368B2 (ja) | ||
| JPS63107023A (ja) | 縮小投影露光装置 | |
| JPH0144009B2 (ja) | ||
| JP2596415B2 (ja) | 半導体装置の製造方法 | |
| JPS62265723A (ja) | レジスト露光方法 | |
| JPH04348343A (ja) | 縮小投影露光装置用レチクル | |
| JPH10312949A (ja) | 露光方法及びそれに用いるレチクル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |