KR20010027170A - 얼라인먼트 보정방법 - Google Patents
얼라인먼트 보정방법 Download PDFInfo
- Publication number
- KR20010027170A KR20010027170A KR1019990038769A KR19990038769A KR20010027170A KR 20010027170 A KR20010027170 A KR 20010027170A KR 1019990038769 A KR1019990038769 A KR 1019990038769A KR 19990038769 A KR19990038769 A KR 19990038769A KR 20010027170 A KR20010027170 A KR 20010027170A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- alignment
- correcting
- applying
- correction value
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
- G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
웨이퍼를 다수의 구역으로 구분하고, 각 구역에 별개의 얼라인먼트 보정치를 적용하는 것을 특징으로 하는 얼라인먼트 보정 방법이 개시되어 있다. 웨이퍼의 특정 부위에서 발생하는 선행 단계에 대한 미스-얼라인먼트를 세밀하게 보정할 수 있으므로 얼라인먼트 정확도를 향상시킬 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 웨이퍼를 다수의 구역으로 구분하여 각 구역에 별개의 얼라인먼트 보정치가 적용되도록 하는 얼라인먼트 보정 방법에 관한 것이다.
집적 회로의 제조는 실리콘 기판의 소 영역들 내에 불순물들을 주입하는 공정과, 이 영역들을 상호 연결하여 회로 구성물들을 형성하는 공정을 요구한다. 이러한 영역들을 정의하는 패턴들은 사진 공정에 의해 형성된다. 즉, 먼저 웨이퍼의 상부에 포토레지스트를 스핀 코팅한 후, 자외선, 전자-빔 또는 X-선과 같은 광선의 조사에 의해 포토레지스트층을 선택적으로 노광시킨다. 포토레지스트층 내의 패턴들은 웨이퍼가 그 후에 수반되는 현상 단계를 거칠 때 형성된다. 현상 후에 남아있는 포토레지스트 영역들은 그것이 커버하고 있는 기판 영역들을 보호한다. 포토레지스트가 제거되어진 영역들은 기판의 표면 위로 패턴을 전사하기 위한 여러 가지 공정들, 즉 리프트-오프나 식각 공정을 겪게 된다.
상술한 사진 공정에서 패턴들을 포토레지스트가 도포되어 있는 웨이퍼 상에 전사시키기 위해 사용되는 장치, 즉 프린터(printer), 노광 도구(exposure tool) 또는 정렬기(aligner)로 불리우는 장치는 다음과 같은 부시스템을 포함한다; 즉 (a) 포토레지스트를 변형시키기 위한 광학 에너지를 제공하는 광원, (b) 패턴들을 웨이퍼의 표면 상에 포커싱하고 노광 시간을 제어하기 위한 광학 부시스템, (c) 노광되어질 웨이퍼를 지탱하기 위한 이동성 스테이지(stage), (d) 수동 얼라인먼트와 같은 얼라인먼트 부시스템, (e) 웨이퍼 핸들링 부시스템, 및 (f) 노광계를 포함한다. 여기서, 스테이지의 위치는 마스크나 레티클(reticle)과 같은 광학적 패턴 전사 도구로부터의 이미지가 웨이퍼의 상부에 이미 인쇄되어 있는 패턴들에 대해 얼라인될 수 있도록 매우 정교하게 조절되어야 한다.
사진 공정의 노광 장치들은 난반사되는 빛을 측정하여 얼라인시키는 레이저 주사(laser scanning) 방법을 이용한 자동 얼라인먼트나 광학 현미경을 통한 육안 측정을 이용한 수동 얼라인먼트를 수행한다.
도 1은 종래의 얼라인먼트 보정 방법을 설명하기 위한 평면도이다.
도 1을 참조하면, 웨이퍼를 노광 장치에 로딩한 후 웨이퍼의 원점을 찾기 위해 웨이퍼 전체를 회전 및 이동시키는 글로벌 얼라인먼트(global alignment) 또는 프리-얼라인먼트(pre-alignment)를 실시한다.
이어서, 선행 사진 공정의 단계에서 하나의 층으로부터 만들어진 얼라인먼트 마크를 사용하여 정밀 얼라인먼트(fine alignment)를 실시한다. 즉, 웨이퍼 내에 약 8개 내지 14개의 인핸스드 얼라인먼트 마크(enhanced alignment mark; 이하 "EGA"라 한다)를 계측할 수 있는 샷(shot; 노광 장치에서 한번에 노출되는 단위)을 지정한 후, 각 샷의 EGA 좌표값을 계측하여 정해진 소프트웨어에 의해 오프-셋(off-set), 스케일링(scaling), 웨이퍼 회전, 직교성(orthogonality), 필드 회전 등의 각 파라미터들의 보정값을 산출한다.
상술한 단계에 의해 산출된 EGA 보정값을 웨이퍼 전체에 적용하여 얼라인 및 노광을 진행한다.
반도체 제조 공정 중에서 고온 및 고압 공정은 웨이퍼의 외형 변화를 일으키는 요인이 되고 있으며, 현재 반도체 제조 공정이 6인치 웨이퍼에서 8인치 웨이퍼로 바뀌어짐에 따라 웨이퍼를 국소적으로 팽창 또는 수축시키는 문제점이 크게 대두되고 있다. 따라서, 상술한 종래 방법과 같이 하나의 EGA 보정값을 적용하여 웨이퍼 전체를 정밀 얼라인시키는 것은 그 한계를 나타내고 있다.
본 발명의 목적은 얼라인먼트 정확도를 향상시킬 수 있는 얼라인먼트 보정 방법을 제공하는데 있다.
도 1은 종래의 얼라인먼트 보정 방법을 설명하기 위한 평면도이다.
도 2는 본 발명에 의한 얼라인먼트 보정 방법을 설명하기 위한 평면도이다.
상기 목적을 달성하기 위하여 본 발명은, 웨이퍼를 다수의 구역으로 구분하는 단계; 및 상기 웨이퍼의 각 구역에 별개의 얼라인먼트 보정치를 적용하는 단계를 구비하는 것을 특징으로 하는 얼라인먼트 보정 방법을 제공한다.
바람직하게는, 웨이퍼를 다수의 구역으로 구분하는 단계에서 웨이퍼의 외형 변화에 따라 다수의 구역을 설정한다.
바람직하게는, 웨이퍼의 각 구역에 별개의 얼라인먼트 보정치를 적용하는 단계는, 웨이퍼의 각 구역에 N개의 보정 샷을 지정하는 단계; 웨이퍼의 각 구역의 N개의 보정 샷에서 얼라인먼트 마크들의 좌표값들을 측정하는 단계; 및 각 측정값으로부터 산출된 얼라인먼트 보정값을 그에 대응되는 웨이퍼의 각 구역에 적용하여 얼라인을 실시하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 2는 본 발명에 의한 얼라인먼트 보정 방법을 설명하기 위한 평면도이다.
도 2를 참조하면, 웨이퍼를 노광 장치에 로딩한 후 웨이퍼의 원점을 찾기 위해 웨이퍼 전체를 회전 및 이동시키는 글로벌-얼라인먼트 또는 프리-얼라인먼트를 실시한다.
이어서, 웨이퍼의 외형 변화에 따라 웨이퍼를 다수의 구역, 예컨대 다섯 개의 구역으로 구분한다.
이어서, 웨이퍼의 각 구역 별로 N개의 EGA 계측 샷을 지정한 후, 각 구역의 EGA 계측 샷들의 EGA 좌표값들을 계측하여 정해진 소프트웨어에 의해 오프-셋(off-set), 스케일링(scaling), 웨이퍼 회전, 직교성(orthogonality), 필드 회전 등의 각 파라미터들의 보정값을 산출한다.
이어서, 웨이퍼의 각 구역에 그에 대응하는 얼라인먼트 보정값들을 적용하여 얼라인을 진행한 후, 노광 공정을 실시한다. 즉, 웨이퍼의 제1 구역은 e1으로 설정된 샷에서 산출된 얼라인먼트 보정값으로 얼라인을 진행하고, 제2 구역은 e2로 설정된 샷에서 산출된 얼라인먼트 보정값으로 얼라인을 진행한다. 웨이퍼의 제3 구역은 e3로 설정된 샷에서 산출된 얼라인먼트 보정값으로 얼라인을 진행하고, 제4 구역은 e4로 설정된 샷에서 산출된 얼라인먼트 보정값으로 얼라인을 진행하며, 제5 구역은 e5로 설정된 샷에서 산출된 얼라인먼트 보정값으로 얼라인을 진행한다.
상술한 방법으로 웨이퍼의 각 구역마다 별도의 얼라인먼트 보정값을 적용하여 얼라인을 진행하면, 웨이퍼의 엣지에서 주로 발생하는 선행 단계에 대한 미스-얼라인먼트를 더욱 세밀하게 보정할 수 있다.
상술한 바와 같이 본 발명의 얼라인먼트 보정 방법에 의하면, 웨이퍼를 다수의 구역으로 구분하고 각 구역에 별개의 얼라인먼트 보정치를 적용하여 얼라인을 진행한다. 따라서, 웨이퍼의 특정 부위에서 발생하는 선행 단계에 대한 미스-얼라인먼트를 세밀하게 보정할 수 있으므로 얼라인먼트 정확도를 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (3)
- 웨이퍼를 다수의 구역으로 구분하는 단계; 및상기 웨이퍼의 각 구역에 별개의 얼라인먼트 보정치를 적용하는 단계를 구비하는 것을 특징으로 하는 얼라인먼트 보정 방법.
- 제1항에 있어서, 상기 웨이퍼를 다수의 구역으로 구분하는 단계에서 상기 웨이퍼의 외형 변화에 따라 상기 다수의 구역을 설정하는 것을 특징으로 하는 얼라인먼트 보정 방법.
- 제1항에 있어서, 상기 웨이퍼의 각 구역에 별개의 얼라인먼트 보정치를 적용하는 단계는,상기 웨이퍼의 각 구역에 N개의 보정 샷을 지정하는 단계;상기 웨이퍼의 각 구역의 N개의 보정 샷에서 얼라인먼트 마크들의 좌표값들을 측정하는 단계; 및상기 각 측정값으로부터 산출된 얼라인먼트 보정값을 그에 대응되는 웨이퍼의 각 구역에 적용하여 얼라인을 실시하는 단계를 포함하는 것을 특징으로 하는 얼라인먼트 보정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990038769A KR20010027170A (ko) | 1999-09-10 | 1999-09-10 | 얼라인먼트 보정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990038769A KR20010027170A (ko) | 1999-09-10 | 1999-09-10 | 얼라인먼트 보정방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010027170A true KR20010027170A (ko) | 2001-04-06 |
Family
ID=19611071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990038769A KR20010027170A (ko) | 1999-09-10 | 1999-09-10 | 얼라인먼트 보정방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010027170A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532760B1 (ko) * | 2003-12-31 | 2005-12-01 | 동부아남반도체 주식회사 | 스텝퍼에서 공정시간 단축을 위한 노광 시퀀스 설정 방법 |
| KR100800781B1 (ko) * | 2006-12-26 | 2008-02-01 | 동부일렉트로닉스 주식회사 | 노광장치의 웨이퍼 회전 성분 얼라인 방법 |
| CN117276112A (zh) * | 2023-11-22 | 2023-12-22 | 宁德时代新能源科技股份有限公司 | 缺陷检测方法、装置、设备及计算机可读存储介质 |
-
1999
- 1999-09-10 KR KR1019990038769A patent/KR20010027170A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532760B1 (ko) * | 2003-12-31 | 2005-12-01 | 동부아남반도체 주식회사 | 스텝퍼에서 공정시간 단축을 위한 노광 시퀀스 설정 방법 |
| KR100800781B1 (ko) * | 2006-12-26 | 2008-02-01 | 동부일렉트로닉스 주식회사 | 노광장치의 웨이퍼 회전 성분 얼라인 방법 |
| CN117276112A (zh) * | 2023-11-22 | 2023-12-22 | 宁德时代新能源科技股份有限公司 | 缺陷检测方法、装置、设备及计算机可读存储介质 |
| CN117276112B (zh) * | 2023-11-22 | 2024-04-12 | 宁德时代新能源科技股份有限公司 | 缺陷检测方法、装置、设备及计算机可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
| JP3884098B2 (ja) | 露光装置および露光方法 | |
| KR100194255B1 (ko) | 레티클 패턴 위치 맞춤 방법 | |
| JP3720582B2 (ja) | 投影露光装置及び投影露光方法 | |
| US20050026385A1 (en) | Method for manufacturing a semiconductor device and semiconductor device with overlay mark | |
| US12001147B2 (en) | Precision multi-axis photolithography alignment correction using stressor film | |
| KR20010027170A (ko) | 얼라인먼트 보정방법 | |
| JP2003017386A (ja) | 位置合わせ方法、露光方法、露光装置及びデバイスの製造方法 | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| KR100281214B1 (ko) | 개선된 오버레이 정밀도의 믹스 앤드 매치 노광을 통한패턴 이미지 전사 방법 | |
| CN112180690A (zh) | 提升器件关键尺寸面内均一性的方法 | |
| JP4158418B2 (ja) | レジストパターン幅寸法の調整方法 | |
| US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
| US20070072128A1 (en) | Method of manufacturing an integrated circuit to obtain uniform exposure in a photolithographic process | |
| US6456953B1 (en) | Method for correcting misalignment between a reticle and a stage in a step-and-repeat exposure system | |
| KR20010028305A (ko) | 위치정합 보정 방법 | |
| JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
| JPH10125589A (ja) | 走査型露光装置及びそれを用いたデバイス製造方法 | |
| KR100513068B1 (ko) | 스테이지 기울어짐에 의한 선폭변화 보정방법 | |
| KR20010061363A (ko) | 스텝퍼와 스캐너 방식의 노광장치를 이용하는 반도체 소자제조 공정에서의 중첩도 향상 방법 | |
| KR20020052485A (ko) | 반도체소자의 제조방법 | |
| KR20060000554A (ko) | 반도체 장치와 이의 제조 방법 | |
| KR100390818B1 (ko) | 반도체균일패턴형성방법 | |
| JP3013421B2 (ja) | 縮小投影露光装置 | |
| KR20010001155A (ko) | 얼라인먼트 정밀도의 개선 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |