CN117276112A - 缺陷检测方法、装置、设备及计算机可读存储介质 - Google Patents
缺陷检测方法、装置、设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN117276112A CN117276112A CN202311562029.4A CN202311562029A CN117276112A CN 117276112 A CN117276112 A CN 117276112A CN 202311562029 A CN202311562029 A CN 202311562029A CN 117276112 A CN117276112 A CN 117276112A
- Authority
- CN
- China
- Prior art keywords
- target
- wafer
- defect
- target defect
- semiconductor unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007547 defect Effects 0.000 title claims abstract description 278
- 238000001514 detection method Methods 0.000 title claims abstract description 59
- 238000003860 storage Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims description 174
- 230000015654 memory Effects 0.000 claims description 25
- 238000004590 computer program Methods 0.000 claims description 12
- 239000007787 solid Substances 0.000 claims description 12
- 235000012431 wafers Nutrition 0.000 description 172
- 238000010586 diagram Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 11
- 239000013078 crystal Substances 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000007648 laser printing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/60—Analysis of geometric attributes
- G06T7/66—Analysis of geometric attributes of image moments or centre of gravity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/70—Determining position or orientation of objects or cameras
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Geometry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请公开了一种缺陷检测方法、装置、设备及计算机可读存储介质，方法包括：按照预设扫描面积，对晶圆的目标区域进行扫描；在目标区域存在目标缺陷的情况下，获取目标区域与晶圆的原点之间的第一相对位置关系和目标缺陷在目标区域的第二相对位置关系；根据第一相对位置关系和第二相对位置关系，确定目标缺陷的位置。本申请实施例能够实现对于目标缺陷的精确定位。
Description
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种缺陷检测方法、装置、设备及计算机可读存储介质。
背景技术
晶圆可以是指制作硅半导体电路所用的硅晶片。高纯度的多晶硅溶解后掺入硅晶体晶种，然后慢慢拉出，形成圆柱形的单晶硅。硅晶棒在经过研磨，抛光，切片后，形成晶圆。
在基于晶圆制作半导体电路的过程中，可能会产生缺陷，这些缺陷会对产品良率造成影响。
发明内容
本申请提供一种缺陷检测方法、装置、设备及计算机可读存储介质，能够实现对于目标缺陷的精确定位。
第一方面，本申请实施例提供了一种缺陷检测方法，缺陷检测方法包括：按照预设扫描面积，对晶圆的目标区域进行扫描；在目标区域存在目标缺陷的情况下，获取目标区域与晶圆的原点之间的第一相对位置关系和目标缺陷在目标区域的第二相对位置关系；根据第一相对位置关系和第二相对位置关系，确定目标缺陷的位置。
本申请实施例的技术方案中，按照预设扫描面积，对晶圆的目标区域进行扫描；在目标区域存在目标缺陷的情况下，获取目标区域与晶圆的原点之间的第一相对位置关系和目标缺陷在目标区域的第二相对位置关系；根据第一相对位置关系和第二相对位置关系，能够准确的确定目标缺陷的位置，实现对于目标缺陷的精确定位。
根据本申请第一方面的实施方式，第一相对位置关系包括目标区域的中心点与晶圆的原点之间的相对位置关系，第二相对位置关系包括目标缺陷的中心点与目标区域的中心点之间的相对位置关系：根据第一相对位置关系和第二相对位置关系，确定目标缺陷的位置，包括：根据目标区域的中心点与晶圆的原点之间的相对位置关系以及目标缺陷的中心点与目标区域的中心点之间的相对位置关系，确定目标缺陷的中心点的位置。
如此，根据目标区域的中心点与晶圆的原点之间的相对位置关系以及目标缺陷的中心点与目标区域的中心点之间的相对位置关系，可以准确的确定目标缺陷的中心点的位置，实现对于目标缺陷的精确定位。
根据本申请第一方面前述任一实施方式，在按照预设扫描面积，对晶圆的目标区域进行扫描之前，缺陷检测方法还包括：将晶圆与掩膜版进行对位；确定晶圆的原点。
如此，通过将晶圆与掩膜版进行对位，可以快速且准确的确定晶圆的原点的位置。而且，例如可以保证多道工艺制程采用同一个原点，提高半导体单元的制造精度。
根据本申请第一方面前述任一实施方式，将晶圆与掩膜版进行对位，包括：沿掩膜版的第一方向，将晶圆的平边或者缺口与掩膜版的第一边缘之间的距离调整至第一预设距离；沿掩膜版的第二方向，将目标交点与掩膜版上的目标掩膜版单元之间的距离调整至第二预设距离，目标交点包括晶圆的边缘与掩膜版的第一边缘的交点，第一方向与第二方向交叉。
如此，根据晶圆的平边或者缺口、第一预设距离和第二预设距离，可以实现晶圆与掩膜版的准确对位。
根据本申请第一方面前述任一实施方式，将晶圆与掩膜版进行对位，还包括：基于晶圆上的第一标识和/或掩膜版上的第二标识，辅助晶圆与掩膜版对位。
如此，基于晶圆上的第一标识和/或掩膜版上的第二标识，辅助晶圆与掩膜版对位，可以进一步提高晶圆与掩膜版的对位精度，进而可以提高确定的晶圆的原点的精度。
根据本申请第一方面前述任一实施方式，确定晶圆的原点，包括：将晶圆的边缘与掩膜版的第一边缘的其中一个交点确定为晶圆的原点。
根据本申请第一方面前述任一实施方式，在根据第一相对位置关系和第二相对位置关系，确定目标缺陷的位置之后，缺陷检测方法还包括：将晶圆划分为多个半导体单元；获取目标缺陷的尺寸信息；根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，确定目标缺陷对应的目标半导体单元。
如此，通过将晶圆划分为多个半导体单元，根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，可以确定出目标缺陷对应的目标半导体单元，实现对于目标半导体单元（即不良品）的准确定位，有利于后续快速去除存在目标缺陷的半导体单元。
根据本申请第一方面前述任一实施方式，将晶圆划分为多个半导体单元，包括：基于晶圆的原点和第一预设距离，确定晶圆中的第一行半导体单元的第一边界；基于晶圆的原点和第二预设距离，确定第一行半导体单元中的第i个半导体单元的第二边界，i为正整数；根据第一边界、第二边界和预设的半导体单元的尺寸，将晶圆划分为呈阵列排布的多个半导体单元。
根据本申请第一方面前述任一实施方式，根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，确定目标缺陷对应的目标半导体单元，包括：对于目标区域中的任意一个半导体单元，根据目标缺陷的中心点的位置和半导体单元的中心点的位置，确定目标缺陷的中心点与半导体单元的中心点之间的第一距离；获取目标缺陷的边界与目标缺陷的中心点之间的第二距离；在第一距离小于第二距离的情况下，确定半导体单元为目标半导体单元。
如此，通过获取目标缺陷的中心点与半导体单元的中心点之间的第一距离、目标缺陷的边界与目标缺陷的中心点之间的第二距离，根据第一距离与第二距离，可以准确的确定出目标缺陷对应的目标半导体单元。
根据本申请第一方面前述任一实施方式，在根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，确定目标缺陷对应的目标半导体单元之后，缺陷检测方法还包括：生成晶圆的目标缺陷的图像，图像中标注有目标缺陷的位置和/或目标半导体单元。
如此，基于生成的晶圆的目标缺陷的图像，可以直观且快速的获知目标缺陷的位置和/或目标缺陷所影响的目标半导体单元，便于后续快速准确的去除生产出的不良半导体单元。
根据本申请第一方面前述任一实施方式，在根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，确定目标缺陷对应的目标半导体单元之后，缺陷检测方法还包括：在基于晶圆得到实体半导体单元之后，去除与目标半导体单元对应位置的实体半导体单元。
第二方面，本申请实施例提供了一种缺陷检测装置，缺陷检测装置包括：扫描模块，用于按照预设扫描面积，对晶圆的目标区域进行扫描；第一获取模块，用于在目标区域存在目标缺陷的情况下，获取目标区域与晶圆的原点之间的第一相对位置关系和目标缺陷在目标区域的第二相对位置关系；第一确定模块，用于根据第一相对位置关系和第二相对位置关系，确定目标缺陷的位置。
第三方面，本申请实施例提供了一种电子设备，电子设备包括：处理器、存储器及存储在存储器上并可在处理器上运行的计算机程序，计算机程序被处理器执行时实现如第一方面提供的缺陷检测方法的步骤。
第四方面，本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质上存储计算机程序，计算机程序被处理器执行时实现如第一方面提供的缺陷检测方法的步骤。
附图说明
下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。
图1为本申请一些实施例提供的缺陷检测方法的流程示意图；
图2为本申请一些实施例提供的缺陷检测方法的操作示意图；
图3为本申请另一些实施例提供的缺陷检测方法的流程示意图；
图4为本申请另一些实施例提供的缺陷检测方法的操作示意图；
图5为本申请一些实施例提供的缺陷检测方法中的S301的流程示意图；
图6为本申请又一些实施例提供的缺陷检测方法的操作示意图；
图7为本申请另一些实施例提供的缺陷检测方法中的S301的流程示意图；
图8为本申请又一些实施例提供的缺陷检测方法的流程示意图；
图9为本申请一些实施例提供的缺陷检测方法中的S801的流程示意图；
图10为本申请又一些实施例提供的缺陷检测方法的操作示意图；
图11为本申请一些实施例提供的缺陷检测方法中的S803的流程示意图；
图12示意性示出了晶圆的目标区域；
图13为本申请一些实施例提供的缺陷检测装置的结构示意图；
图14示出了本申请一些实施例提供的电子设备的硬件结构示意图。
在附图中，附图未必按照实际的比例绘制。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求（要求保护的技术方案）及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。
在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对相关技术中存在的问题进行具体说明：
在基于晶圆制作半导体电路的过程中，例如会涉及外延、氧化、光刻、刻蚀、薄膜沉积、测试和封装等多个工艺制程。在这些工艺制程中可能会产生缺陷，这些缺陷会对产品良率造成影响。
例如在外延工艺中，晶圆上的外延层可以会出现外延缺陷（Epitaxy Defect）。外延一般是指在半导体衬底（基片）上生长一层有一定要求的、与衬底晶向相同的单晶层，犹如原来的晶体向外延伸了一段。与原来的衬底相比，外延层的纯度更高，晶格缺陷更少，从而提高了半导体制造的成品率。另外，外延层的生长厚度和掺杂浓度可以灵活设计，这给器件的设计带来了灵活性，如可以用于减小衬底电阻，增强衬底隔离等。
根据外延缺陷在外延层中的位置，外延缺陷可以大致分为两类：一类是在外延层表面的外延缺陷，一般都可以通过金相显微镜可以观察到，如角体锥，圆锥体、月牙、鱼尾、橘皮或者云雾状表面等；另一类是存在外延层内部的晶格结构缺陷，如层错、滑移位错或者析出杂质等。由于外延缺陷的存在，可以会导致外延层中严格按晶体排列规律结合的单晶体发生改变。当半导体单元制作在具有缺陷的硅片上时，可能会出现漏电、良率失效和/或功能失效等异常现象，导致产品良率降低。
鉴于发明人的上述研究发现，本申请实施例提供了一种缺陷检测方法、装置、设备及计算机可读存储介质，能够实现对于目标缺陷的精确定位，有助于去除存在目标缺陷的半导体单元（或称半导体器件）。
本申请实施例的技术构思在于：首先按照预设扫描面积，对晶圆的目标区域进行扫描；在目标区域存在目标缺陷的情况下，获取目标区域与晶圆的原点之间的第一相对位置关系和目标缺陷在目标区域的第二相对位置关系；再根据第一相对位置关系和第二相对位置关系，准确的确定目标缺陷的位置，从而实现对于目标缺陷的精确定位。
下面首先对本申请实施例所提供的缺陷检测方法进行介绍。
图1为本申请一些实施例提供的缺陷检测方法的流程示意图。如图1所示，缺陷检测方法可以包括以下步骤S101至S103。
S101、按照预设扫描面积，对晶圆的目标区域进行扫描。
其中，预设扫描面积可以为单次（一次）扫描面积，目标区域可以为一次扫描的区域。预设扫描面积可以根据实际情况灵活调整，本申请对此不作限定。例如，在一些实施例中，预设扫描面积可以根据半导体单元的面积设定。可以理解的是，晶圆可以用于制作数量较多（如上千个）的半导体单元，每个半导体单元的面积可以预先确定。示例性地，半导体单元包括但不限于管芯或者芯片。预设扫描面积可以大于或等于k倍的单个半导体单元的面积，k为大于或等于1的正数。例如，在一些示例中，k可以为正整数。即，预设扫描面积可以大于或等于单个半导体单元的面积的整数倍。这样，可以保证每次扫描的扫描区域（目标区域）包括至少一个半导体单元，以便于后续对于目标缺陷对应的目标半导体单元进行判断。
图2为本申请一些实施例提供的缺陷检测方法的操作示意图。如图2所示，目标区域M可以为按照预设扫描面积在晶圆20上扫描的区域，即晶圆20的局部区域。
S102、在目标区域存在目标缺陷的情况下，获取目标区域与晶圆的原点之间的第一相对位置关系和目标缺陷在目标区域的第二相对位置关系。
如图2所示，目标区域M中可能存在目标缺陷21，通过扫描可以发现目标区域M中的目标缺陷21。本申请对于目标缺陷21的类型和目标缺陷21的形状不作限定。目标缺陷21的形状可以是规则的，也可以是不规则的。在一些示例中，晶圆20上设置有外延层（图中未示出），目标缺陷包括但不限于外延缺陷。
晶圆的原点（即参照点）O可以预先确定，例如基于原点O可以建立包括横轴X和纵纵Y的坐标系，横轴X和纵纵Y所在的平面例如可以平行于晶圆20的表面。每次扫描时，可以将扫描装置的探头或镜头移动到预期位置。因此，每次扫描的区域（即目标区域M）与晶圆20的原点O之间的第一相对位置关系是已知的。目标缺陷21在目标区域M的第二相对位置关系也可以获知。
S103、根据第一相对位置关系和第二相对位置关系，确定目标缺陷的位置。
在获得第一相对位置关系和第二相对位置关系之后，由于目标缺陷在目标区域的第二相对位置关系已知，目标区域与晶圆的原点之间的第一相对位置关系也已知，所以目标缺陷相对于晶圆的原点的位置可以确定。
本申请实施例的缺陷检测方法，按照预设扫描面积，对晶圆的目标区域进行扫描；在目标区域存在目标缺陷的情况下，获取目标区域与晶圆的原点之间的第一相对位置关系和目标缺陷在目标区域的第二相对位置关系；根据第一相对位置关系和第二相对位置关系，能够准确的确定目标缺陷的位置，实现对于目标缺陷的精确定位。
继续参见图2，在本申请的一些实施例中，第一相对位置关系可以包括目标区域M的中心点o1与晶圆20的原点O之间的相对位置关系。例如，晶圆20的原点O的坐标为（0，0），目标区域M的中心点o1为（x1，y1）。第二相对位置关系可以包括目标缺陷21的中心点o2与目标区域M的中心点o1之间的相对位置关系。例如目标缺陷21的中心点o2可以基于图像检测算法确定，目标缺陷21的中心点o2相对于目标区域M的中心点o1沿横轴X方向的距离Δx以及目标缺陷21的中心点o2相对于目标区域M的中心点o1沿纵轴Y方向的距离Δy也可以确定。
相应地，S103、根据第一相对位置关系和第二相对位置关系，确定目标缺陷的位置，包括以下步骤：
根据目标区域的中心点与晶圆的原点之间的相对位置关系以及目标缺陷的中心点与目标区域的中心点之间的相对位置关系，确定目标缺陷的中心点的位置。
如图2所示，例如在确定目标区域M的中心点o1的坐标、目标缺陷21的中心点o2相对于目标区域M的中心点o1沿横轴X方向的距离Δx以及目标缺陷21的中心点o2相对于目标区域M的中心点o1沿纵轴Y方向的距离Δy之后，目标缺陷21的中心点o2的坐标也可确定。
如此，根据目标区域的中心点与晶圆的原点之间的相对位置关系以及目标缺陷的中心点与目标区域的中心点之间的相对位置关系，可以准确的确定目标缺陷的中心点的位置，实现对于目标缺陷的精确定位。
图3为本申请另一些实施例提供的缺陷检测方法的流程示意图。如图3所示，根据本申请的一些实施例，可选地，在S101、按照预设扫描面积，对晶圆的目标区域进行扫描之前，缺陷检测方法还可以包括步骤S301和S302。
S301、将晶圆与掩膜版进行对位。
图4为本申请另一些实施例提供的缺陷检测方法的操作示意图。如图4所示，掩膜版40可以包括多个掩膜版单元410，一个掩膜版单元410例如可以对应一个半导体单元。示例性地，掩膜版单元410可以具有开口，材料可以透过开口蒸镀或者沉积到晶圆20上。在一些示例中，掩膜版40包括但不限于光刻工艺中用于设置光刻胶的掩膜版，即光刻掩膜版。
在S301中，可以将晶圆与掩膜版进行对位，以便于确定晶圆的原点O的位置。
S302、确定晶圆的原点。
在一些示例中，S302、确定晶圆的原点，例如可以包括以下步骤：
将晶圆的边缘与掩膜版的第一边缘的其中一个交点确定为晶圆的原点。
如图4所示，例如掩膜版40可以包括相对的第一边缘b1和第二边缘b2。第一边缘b1和第二边缘b2例如可以沿掩膜版40的第二方向F2延伸。示例性地，掩膜版40的第二方向F2包括但不限于掩膜版40的行方向，即横向。
在将晶圆与掩膜版对位后，晶圆20的边缘与掩膜版40的第一边缘b1例如存在两个交点，如J1和J2。例如可以将晶圆20的边缘与掩膜版40的第一边缘b1的其中一个交点（如图4中的左侧交点J1）确定为晶圆20的原点O。
如此，通过将晶圆与掩膜版进行对位，可以快速且准确的确定晶圆的原点的位置。而且，例如可以保证多道工艺制程采用同一个原点，提高半导体单元的制造精度。
图5为本申请一些实施例提供的缺陷检测方法中的S301的流程示意图。如图5所示，根据本申请的一些实施例，可选地，S301、将晶圆与掩膜版进行对位，可以包括以下步骤S501和S502。
S501、沿掩膜版的第一方向，将晶圆的平边或者缺口与掩膜版的第一边缘之间的距离调整至第一预设距离。
如图4所示，在一些示例中，晶圆20可以具有用于区分晶圆的方向的平边P。图6为本申请又一些实施例提供的缺陷检测方法的操作示意图。如图6所示，在另一些示例中，晶圆20可以具有用于区分晶圆的方向的缺口K。缺口K的形状可以根据实际情况灵活调整，如包括但不限于图6所示的三角形，本申请对此不作限定。
如图4所示，在将晶圆20与掩膜版40进行对位时，可以沿掩膜版40的第一方向F1，将晶圆20的平边P与掩膜版40的第一边缘b1之间的距离调整至第一预设距离H。晶圆20的平边P可以平行于掩膜版40的第一边缘b1。第一预设距离H可以根据实际情况灵活调整，本申请对此不作限定。示例性地，掩膜版40的第一方向F1包括但不限于掩膜版40的列方向，即纵向。
如图6所示，在将晶圆20与掩膜版40进行对位时，可以沿掩膜版40的第一方向F1，将晶圆20的缺口K与掩膜版40的第一边缘b1之间的距离调整至第一预设距离H。例如可以将晶圆20的缺口K的底部（底边或外切线）与掩膜版40的第一边缘b1之间的距离调整至第一预设距离H。第一预设距离H可以根据实际情况灵活调整，本申请对此不作限定。
S502、沿掩膜版的第二方向，将目标交点与掩膜版上的目标掩膜版单元之间的距离调整至第二预设距离，目标交点包括晶圆的边缘与掩膜版的第一边缘的交点，第一方向与第二方向交叉。
如图4或者图6所示，可以沿掩膜版40的第二方向F2，将目标交点J1与掩膜版40上的目标掩膜版单元410a之间的距离调整至第二预设距离L。目标交点J1可以包括晶圆20的边缘与掩膜版40的第一边缘b1的交点（如图4或者图6所示的左侧交点）。目标掩膜版单元410a可以为与目标半导体单元对应的掩膜版单元410，例如可以为掩膜版40的第一行掩膜版单元410中的第j个掩膜版单元410，j为正整数。
掩膜版40的第二方向F2可以与掩膜版40的第一方向F1交叉。例如，掩膜版40的第二方向F2可以与掩膜版40的第一方向F1垂直。示例性地，掩膜版40的第一方向F1包括但不限于掩膜版40的列方向，即纵向。掩膜版40的第二方向F2包括但不限于掩膜版40的行方向，即横向。
如此，根据晶圆的平边或者缺口、第一预设距离H和第二预设距离L，可以实现晶圆20与掩膜版40的准确对位。
图7为本申请另一些实施例提供的缺陷检测方法中的S301的流程示意图。如图7所示，根据本申请的另一些实施例，可选地，S301、将晶圆与掩膜版进行对位，还可以包括以下步骤S601。
S601、基于晶圆上的第一标识和/或掩膜版上的第二标识，辅助晶圆与掩膜版对位。
如图4或者图6所示，在一些示例中，晶圆20上还可以设置有第一标识S1，第一标识S1例如可以通过激光打印或其他方式设置在晶圆20上，如位于晶圆20的边缘。第一标识S1的数量可以根据实际情况灵活调整，本申请对此不作限定。在S601中，例如可以将晶圆20上的第一标识S1与掩膜版40的边缘和/或掩膜版40上的第二标识S2进行对位，从而辅助晶圆20与掩膜版40对位，提高晶圆20与掩膜版40的对位精度。
如图4或者图6所示，在一些示例中，掩膜版40上还可以设置有第二标识S2。在S601中，例如可以将掩膜版40上的第二标识S2与晶圆20的边缘和/或晶圆20上的第一标识S1进行对位，从而辅助晶圆20与掩膜版40对位，提高晶圆20与掩膜版40的对位精度。
如此，基于晶圆上的第一标识和/或掩膜版上的第二标识，辅助晶圆与掩膜版对位，可以进一步提高晶圆与掩膜版的对位精度，进而可以提高确定的晶圆的原点的精度。
图8为本申请又一些实施例提供的缺陷检测方法的流程示意图。如图8所示，根据本申请的一些实施例，可选地，在S103、根据第一相对位置关系和第二相对位置关系，确定目标缺陷的位置之后，缺陷检测方法还可以包括步骤S801至S803。
S801、将晶圆划分为多个半导体单元。
在S801中，可以按照预设的半导体单元的尺寸（如实际的半导体单元大小），将晶圆划分为多个虚拟的半导体单元。在一些示例中，晶圆上具有外延层，具体可以将整个外延层的表面划分为多个虚拟的半导体单元。
S802、获取目标缺陷的尺寸信息。
例如，可以基于图像检测算法确定目标缺陷的尺寸信息。示例性地，目标缺陷的尺寸信息例如可以包括目标缺陷的面积、目标缺陷的边界与目标缺陷的中心点之间的距离等。
S803、根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，确定目标缺陷对应的目标半导体单元。
在将晶圆划分为多个半导体单元之后，每个半导体单元的位置便可以确定。在获得目标缺陷的位置、每个半导体单元的位置以及目标缺陷的尺寸信息之后，根据目标缺陷的位置、每个半导体单元的位置以及目标缺陷的尺寸信息，即可以确定出与目标缺陷存在交叠的半导体单元，即目标缺陷所影响的目标半导体单元。
如此，通过将晶圆划分为多个半导体单元，根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，可以确定出目标缺陷对应的目标半导体单元，实现对于目标半导体单元（即不良品）的准确定位，有利于后续快速去除存在目标缺陷的半导体单元。
根据本申请的一些实施例，可选地，S803、根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，确定目标缺陷对应的目标半导体单元，具体可以包括以下步骤：
在目标缺陷的面积大于或等于预设面积阈值的情况下，根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，确定目标缺陷对应的目标半导体单元。
预设面积阈值的大小可以根据实际情况灵活调整，本申请实施例对此不作限定。例如，在一些示例中，预设面积阈值可以为n倍的单个半导体单元的面积，n为正数。n大小也可以根据实际情况灵活调整，本申请实施例对此不作限定。例如，n可以大于或等于2。
图9为本申请一些实施例提供的缺陷检测方法中的S801的流程示意图。如图9所示，根据本申请的一些实施例，可选地，S801、将晶圆划分为多个半导体单元，可以包括以下步骤S901至S903。
S901、基于晶圆的原点和第一预设距离，确定晶圆中的第一行半导体单元的第一边界。
图10为本申请又一些实施例提供的缺陷检测方法的操作示意图。如图10所示，例如可以基于晶圆20的原点O和第一预设距离H，确定晶圆20中的第一行半导体单元210的第一边界BJ1。图10以晶圆20具有平边P为例进行示出，在其他实施例中，晶圆20也可以未具有平边P，而是具有缺口。
晶圆20中的第一行半导体单元210的第一边界BJ1可以为晶圆20中的第一行半导体单元210靠近平边P一侧的边界。晶圆20中的第一行半导体单元210的第一边界BJ1可以平行于平边P。沿晶圆20的第一方向f1，晶圆20中的第一行半导体单元210的第一边界BJ1与平边P之间的距离可以等于第一预设距离H。示例性地，晶圆20的第一方向f1可以包括晶圆20的列方向，即纵向。
S902、基于晶圆的原点和第二预设距离，确定第一行半导体单元中的第i个半导体单元的第二边界，i为正整数。
如图10所示，例如可以基于晶圆20的原点O和第二预设距离L，确定第一行半导体单元210中的第i个半导体单元210a的第二边界BJ2。i可以根据实际情况灵活调整，本申请对此不作限定。例如，在一些示例中，i可以等于1，即指的是第一行半导体单元210中的第1个完整的半导体单元210。
沿晶圆20的第二方向f2，晶圆20的原点O与第一行半导体单元210中的第i个半导体单元210a的第二边界BJ2之间的距离可以等于第二预设距离L。晶圆20的第一方向f1可以与晶圆20的第二方向f2交叉。示例性地，晶圆20的第二方向f2可以包括晶圆20的行方向，即横向。
S903、根据第一边界、第二边界和预设的半导体单元的尺寸，将晶圆划分为呈阵列排布的多个半导体单元。
在确定晶圆20中的第一行半导体单元210的第一边界BJ1和第一行半导体单元210中的第i个半导体单元210a的第二边界BJ2之后，由于半导体单元210的尺寸已知，所以沿晶圆20的第一方向f1和晶圆20的第二方向f2，可以将晶圆20划分为呈阵列排布的多个半导体单元210。
图11为本申请一些实施例提供的缺陷检测方法中的S803的流程示意图。如图11所示，根据本申请的一些实施例，可选地，S803、根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，确定目标缺陷对应的目标半导体单元，可以包括以下步骤S1101至S1103。
S1101、对于目标区域中的任意一个半导体单元，根据目标缺陷的中心点的位置和半导体单元的中心点的位置，确定目标缺陷的中心点与半导体单元的中心点之间的第一距离。
图12示意性示出了晶圆的目标区域。如图12所示，对于目标区域M中的任意一个半导体单元210，根据目标缺陷21的中心点o2的位置和半导体单元210的中心点o3的位置，确定目标缺陷21的中心点o2与半导体单元210的中心点o3之间的第一距离L1。
例如，在获得目标缺陷21的中心点o2的坐标和半导体单元210的中心点o3的坐标之后，基于勾股定理即可确定目标缺陷21的中心点o2与半导体单元210的中心点o3之间的第一距离L1。
S1102、获取目标缺陷的边界与目标缺陷的中心点之间的第二距离。
在S1102中，可以获取目标缺陷21的边界与目标缺陷21的中心点o2之间的第二距离L2。例如在一些示例中，目标缺陷21的中心点o2与半导体单元210的中心点o3所在直线与目标缺陷21的边界的交点为J3，可以将交点J3与目标缺陷21的中心点o2之间的距离作为第二距离L2。
S1103、在第一距离小于第二距离的情况下，确定半导体单元为目标半导体单元。
对于目标区域M中的任意一个半导体单元210，在第一距离L1小于第二距离L2的情况下，说明目标缺陷21与该半导体单元210存在交叠，确定半导体单元210为目标半导体单元210M。
如此，通过获取目标缺陷的中心点与半导体单元的中心点之间的第一距离、目标缺陷的边界与目标缺陷的中心点之间的第二距离，根据第一距离与第二距离，可以准确的确定出目标缺陷对应的目标半导体单元。
根据本申请的一些实施例，可选地，在S803、根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，确定目标缺陷对应的目标半导体单元之后，缺陷检测方法还可以包括以下步骤：
生成晶圆的目标缺陷的图像，图像中标注有目标缺陷的位置和/或目标半导体单元。
具体地，可以基于缺陷扫描结果，生成预设格式的目标缺陷的图像。图像中可以标注有目标缺陷的位置和/或目标半导体单元。
如此，基于生成的晶圆的目标缺陷的图像，可以直观且快速的获知目标缺陷的位置和/或目标缺陷所影响的目标半导体单元，便于后续快速准确的去除生产出的不良半导体单元。
根据本申请的一些实施例，可选地，在S803、根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，确定目标缺陷对应的目标半导体单元之后，缺陷检测方法还可以包括以下步骤：
在基于晶圆得到实体半导体单元之后，去除与目标半导体单元对应位置的实体半导体单元。
例如在基于晶圆得到实体半导体单元（如管芯或者芯片）之后，由于图像中已经标识了目标缺陷的位置和/或目标半导体单元，所以可以根据图像中标识的目标缺陷的位置和/或目标半导体单元，快速准确的确定出存在目标缺陷的实体半导体单元，然后将存在目标缺陷的实体半导体单元去除。
基于上述实施例提供的缺陷检测方法，相应地，本申请还提供了缺陷检测装置的具体实现方式。请参见以下实施例。
图13为本申请一些实施例提供的缺陷检测装置的结构示意图。如图13所示，本申请实施例提供的缺陷检测装置130包括以下模块：
扫描模块1301，用于按照预设扫描面积，对晶圆的目标区域进行扫描；
第一获取模块1302，用于在目标区域存在目标缺陷的情况下，获取目标区域与晶圆的原点之间的第一相对位置关系和目标缺陷在目标区域的第二相对位置关系；
第一确定模块1303，用于根据第一相对位置关系和第二相对位置关系，确定目标缺陷的位置。
本申请实施例的缺陷检测装置，按照预设扫描面积，对晶圆的目标区域进行扫描；在目标区域存在目标缺陷的情况下，获取目标区域与晶圆的原点之间的第一相对位置关系和目标缺陷在目标区域的第二相对位置关系；根据第一相对位置关系和第二相对位置关系，能够准确的确定目标缺陷的位置，实现对于目标缺陷的精确定位。
根据本申请的一些实施例，可选地，第一相对位置关系包括目标区域的中心点与晶圆的原点之间的相对位置关系，第二相对位置关系包括目标缺陷的中心点与目标区域的中心点之间的相对位置关系。第一确定模块1303具体用于根据目标区域的中心点与晶圆的原点之间的相对位置关系以及目标缺陷的中心点与目标区域的中心点之间的相对位置关系，确定目标缺陷的中心点的位置。
根据本申请的一些实施例，可选地，本申请实施例提供的缺陷检测装置130还可以包括对位模块和第二确定模块。对位模块用于将晶圆与掩膜版进行对位；第二确定模块用于确定晶圆的原点。
根据本申请的一些实施例，可选地，对位模块具体用于沿掩膜版的第一方向，将晶圆的平边或者缺口与掩膜版的第一边缘之间的距离调整至第一预设距离；沿掩膜版的第二方向，将目标交点与掩膜版上的目标掩膜版单元之间的距离调整至第二预设距离，目标交点包括晶圆的边缘与掩膜版的第一边缘的交点，第一方向与第二方向交叉。
根据本申请的一些实施例，可选地，对位模块还用于基于晶圆上的第一标识和/或掩膜版上的第二标识，辅助晶圆与掩膜版对位。
根据本申请的一些实施例，可选地，第二确定模块具体用于将晶圆的边缘与掩膜版的第一边缘的其中一个交点确定为晶圆的原点。
根据本申请的一些实施例，可选地，本申请实施例提供的缺陷检测装置130还可以包括第三确定模块，用于将晶圆划分为多个半导体单元；获取目标缺陷的尺寸信息；根据目标缺陷的位置、目标缺陷的尺寸信息和半导体单元的位置，确定目标缺陷对应的目标半导体单元。
根据本申请的一些实施例，可选地，第三确定模块具体用于基于晶圆的原点和第一预设距离，确定晶圆中的第一行半导体单元的第一边界；基于晶圆的原点和第二预设距离，确定第一行半导体单元中的第i个半导体单元的第二边界，i为正整数；根据第一边界、第二边界和预设的半导体单元的尺寸，将晶圆划分为呈阵列排布的多个半导体单元。
根据本申请的一些实施例，可选地，第三确定模块具体用于对于目标区域中的任意一个半导体单元，根据目标缺陷的中心点的位置和半导体单元的中心点的位置，确定目标缺陷的中心点与半导体单元的中心点之间的第一距离；获取目标缺陷的边界与目标缺陷的中心点之间的第二距离；在第一距离小于第二距离的情况下，确定半导体单元为目标半导体单元。
根据本申请的一些实施例，可选地，本申请实施例提供的缺陷检测装置130还可以包括生成模块，用于生成晶圆的目标缺陷的图像，图像中标注有目标缺陷的位置和/或目标半导体单元。
根据本申请的一些实施例，可选地，本申请实施例提供的缺陷检测装置130还可以包括去除模块，用于在基于晶圆得到实体半导体单元之后，去除与目标半导体单元对应位置的实体半导体单元。
图13所示装置中的各个模块/单元具有实现上述方法实施例提供的缺陷检测方法中各个步骤的功能，并能达到其相应的技术效果，为简洁描述，在此不再赘述。
基于上述实施例提供的缺陷检测方法，相应地，本申请还提供了电子设备的具体实现方式。请参见以下实施例。
图14示出了本申请一些实施例提供的电子设备的硬件结构示意图。
电子设备可以包括处理器1401以及存储有计算机程序指令的存储器1402。
具体地，上述处理器1401可以包括中央处理器（Central Processing Unit，CPU），或者特定集成电路（Application Specific Integrated Circuit ，ASIC），或者可以被配置成实施本申请实施例的一个或多个集成电路。
存储器1402可以包括用于数据或指令的大容量存储器。举例来说而非限制，存储器1402可包括硬盘驱动器（Hard Disk Drive，HDD）、软盘驱动器、闪存、光盘、磁光盘、磁带或通用串行总线（Universal Serial Bus，USB）驱动器或者两个或更多个以上这些的组合。在一个示例中，存储器1402可以包括可移除或不可移除（或固定）的介质，或者存储器1402是非易失性固态存储器。存储器1402可在电子设备的内部或外部。
在一个示例中，存储器1402可以是只读存储器（Read Only Memory，ROM）。在一个示例中，该ROM可以是掩模编程的ROM、可编程ROM（PROM）、可擦除PROM（EPROM）、电可擦除PROM（EEPROM）、电可改写ROM（EAROM）或闪存或者两个或更多个以上这些的组合。
存储器1402可以包括只读存储器（ROM），随机存取存储器（RAM），磁盘存储介质设备，光存储介质设备，闪存设备，电气、光学或其他物理/有形的存储器存储设备。因此，通常，存储器包括一个或多个编码有包括计算机可执行指令的软件的有形（非暂态）计算机可读存储介质（例如，存储器设备），并且当该软件被执行（例如，由一个或多个处理器）时，其可操作来执行参考根据本申请的一方面的方法所描述的操作。
处理器1401通过读取并执行存储器1402中存储的计算机程序指令，以实现上述方法实施例中的方法/步骤，并达到方法实施例执行其方法/步骤达到的相应技术效果，为简洁描述在此不再赘述。
在一个示例中，电子设备还可包括通信接口1403和总线1410。其中，如图14所示，处理器1401、存储器1402、通信接口1403通过总线1410连接并完成相互间的通信。
通信接口1403，主要用于实现本申请实施例中各模块、装置、单元和/或设备之间的通信。
总线1410包括硬件、软件或两者，将电子设备的部件彼此耦接在一起。举例来说而非限制，总线可包括加速图形端口（Accelerated Graphics Port，AGP）或其他图形总线、增强工业标准架构（Extended Industry Standard Architecture，EISA）总线、前端总线（Front Side Bus，FSB）、超传输（Hyper Transport，HT）互连、工业标准架构（IndustryStandard Architecture，ISA）总线、无限带宽互连、低引脚数（LPC）总线、存储器总线、微信道架构（MCA）总线、外围组件互连（PCI）总线、PCI-Express（PCI-X）总线、串行高级技术附件（SATA）总线、视频电子标准协会局部（VLB）总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下，总线1410可包括一个或多个总线。尽管本申请实施例描述和示出了特定的总线，但本申请考虑任何合适的总线或互连。
另外，结合上述实施例中的缺陷检测方法，本申请实施例可提供一种计算机可读存储介质来实现。该计算机可读存储介质上存储有计算机程序指令；该计算机程序指令被处理器执行时实现上述实施例中的任意一种缺陷检测方法。计算机可读存储介质的示例包括非暂态计算机可读存储介质，如电子电路、半导体存储器设备、ROM、随机存取存储器、闪存、可擦除ROM（EROM）、软盘、CD-ROM、光盘、硬盘。
需要明确的是，本申请并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本申请的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本申请的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。
以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路（Application SpecificIntegrated Circuit，ASIC）、适当的固件、插件、功能卡等等。当以软件方式实现时，本申请的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM（EROM）、软盘、CD-ROM、光盘、硬盘、光纤介质、射频（RadioFrequency，RF）链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。
还需要说明的是，本申请中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本申请不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。
上面参考根据本申请的实施例的方法、装置（系统）和计算机程序产品的流程图和/或框图描述了本申请的各方面。应当理解，流程图和/或框图中的每个方框以及流程图和/或框图中各方框的组合可以由计算机程序指令实现。这些计算机程序指令可被提供给通用计算机、专用计算机、或其它可编程数据处理装置的处理器，以产生一种机器，使得经由计算机或其它可编程数据处理装置的处理器执行的这些指令使能对流程图和/或框图的一个或多个方框中指定的功能/动作的实现。这种处理器可以是但不限于是通用处理器、专用处理器、特殊应用处理器或者现场可编程逻辑电路。还可理解，框图和/或流程图中的每个方框以及框图和/或流程图中的方框的组合，也可以由执行指定的功能或动作的专用硬件来实现，或可由专用硬件和计算机指令的组合来实现。
以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。
Claims (14)
1.一种缺陷检测方法，其特征在于，包括：
按照预设扫描面积，对晶圆的目标区域进行扫描；
在所述目标区域存在目标缺陷的情况下，获取所述目标区域与所述晶圆的原点之间的第一相对位置关系和所述目标缺陷在所述目标区域的第二相对位置关系；
根据所述第一相对位置关系和所述第二相对位置关系，确定所述目标缺陷的位置。
2.根据权利要求1所述的方法，其特征在于，所述第一相对位置关系包括所述目标区域的中心点与所述晶圆的原点之间的相对位置关系，所述第二相对位置关系包括所述目标缺陷的中心点与所述目标区域的中心点之间的相对位置关系：
所述根据所述第一相对位置关系和所述第二相对位置关系，确定所述目标缺陷的位置，包括：
根据所述目标区域的中心点与所述晶圆的原点之间的相对位置关系以及所述目标缺陷的中心点与所述目标区域的中心点之间的相对位置关系，确定所述目标缺陷的中心点的位置。
3.根据权利要求1所述的方法，其特征在于，在所述按照预设扫描面积，对晶圆的目标区域进行扫描之前，还包括：
将所述晶圆与掩膜版进行对位；
确定所述晶圆的原点。
4.根据权利要求3所述的方法，其特征在于，所述将所述晶圆与掩膜版进行对位，包括：
沿所述掩膜版的第一方向，将所述晶圆的平边或者缺口与所述掩膜版的第一边缘之间的距离调整至第一预设距离；
沿所述掩膜版的第二方向，将目标交点与所述掩膜版上的目标掩膜版单元之间的距离调整至第二预设距离，所述目标交点包括所述晶圆的边缘与所述掩膜版的第一边缘的交点，所述第一方向与所述第二方向交叉。
5.根据权利要求3所述的方法，其特征在于，所述将所述晶圆与掩膜版进行对位，还包括：
基于所述晶圆上的第一标识和/或所述掩膜版上的第二标识，辅助所述晶圆与所述掩膜版对位。
6.根据权利要求4或5所述的方法，其特征在于，所述确定所述晶圆的原点，包括：
将所述晶圆的边缘与所述掩膜版的第一边缘的其中一个交点确定为所述晶圆的原点。
7.根据权利要求4所述的方法，其特征在于，在所述根据所述第一相对位置关系和所述第二相对位置关系，确定所述目标缺陷的位置之后，还包括：
将所述晶圆划分为多个半导体单元；
获取所述目标缺陷的尺寸信息；
根据所述目标缺陷的位置、所述目标缺陷的尺寸信息和所述半导体单元的位置，确定所述目标缺陷对应的目标半导体单元。
8.根据权利要求7所述的方法，其特征在于，所述将所述晶圆划分为多个半导体单元，包括：
基于所述晶圆的原点和所述第一预设距离，确定所述晶圆中的第一行半导体单元的第一边界；
基于所述晶圆的原点和所述第二预设距离，确定所述第一行半导体单元中的第i个半导体单元的第二边界，i为正整数；
根据所述第一边界、所述第二边界和预设的所述半导体单元的尺寸，将所述晶圆划分为呈阵列排布的多个半导体单元。
9.根据权利要求7或8所述的方法，其特征在于，所述根据所述目标缺陷的位置、所述目标缺陷的尺寸信息和所述半导体单元的位置，确定所述目标缺陷对应的目标半导体单元，包括：
对于所述目标区域中的任意一个所述半导体单元，根据所述目标缺陷的中心点的位置和所述半导体单元的中心点的位置，确定所述目标缺陷的中心点与所述半导体单元的中心点之间的第一距离；
获取所述目标缺陷的边界与所述目标缺陷的中心点之间的第二距离；
在所述第一距离小于所述第二距离的情况下，确定所述半导体单元为所述目标半导体单元。
10.根据权利要求7或8所述的方法，其特征在于，在所述根据所述目标缺陷的位置、所述目标缺陷的尺寸信息和所述半导体单元的位置，确定所述目标缺陷对应的目标半导体单元之后，还包括：
生成所述晶圆的目标缺陷的图像，所述图像中标注有所述目标缺陷的位置和/或所述目标半导体单元。
11.根据权利要求7或8所述的方法，其特征在于，在所述根据所述目标缺陷的位置、所述目标缺陷的尺寸信息和所述半导体单元的位置，确定所述目标缺陷对应的目标半导体单元之后，还包括：
在基于所述晶圆得到实体半导体单元之后，去除与所述目标半导体单元对应位置的实体半导体单元。
12.一种缺陷检测装置，其特征在于，包括：
扫描模块，用于按照预设扫描面积，对晶圆的目标区域进行扫描；
第一获取模块，用于在所述目标区域存在目标缺陷的情况下，获取所述目标区域与所述晶圆的原点之间的第一相对位置关系和所述目标缺陷在所述目标区域的第二相对位置关系；
第一确定模块，用于根据所述第一相对位置关系和所述第二相对位置关系，确定所述目标缺陷的位置。
13.一种电子设备，其特征在于，所述电子设备包括：处理器、存储器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1至11中任一项所述的缺陷检测方法的步骤。
14.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现如权利要求1至11中任一项所述的缺陷检测方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311562029.4A CN117276112B (zh) | 2023-11-22 | 2023-11-22 | 缺陷检测方法、装置、设备及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311562029.4A CN117276112B (zh) | 2023-11-22 | 2023-11-22 | 缺陷检测方法、装置、设备及计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117276112A true CN117276112A (zh) | 2023-12-22 |
| CN117276112B CN117276112B (zh) | 2024-04-12 |
Family
ID=89206711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311562029.4A Active CN117276112B (zh) | 2023-11-22 | 2023-11-22 | 缺陷检测方法、装置、设备及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117276112B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323402A (ja) * | 1999-05-14 | 2000-11-24 | Matsushita Electric Ind Co Ltd | 位置合わせ精度の確認方法 |
| KR20010027170A (ko) * | 1999-09-10 | 2001-04-06 | 윤종용 | 얼라인먼트 보정방법 |
| JP2001210687A (ja) * | 2000-01-25 | 2001-08-03 | Jeol Ltd | 半導体試料の検査方法 |
| CN101452867A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | 自动检测硅片边缘的方法 |
| US20100128119A1 (en) * | 2008-11-27 | 2010-05-27 | Fujitsu Microelectronics Limited | Defect review apparatus and method for wafer |
| CN102130031A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | 检测晶圆的方法 |
| WO2012153456A1 (ja) * | 2011-05-10 | 2012-11-15 | 株式会社 日立ハイテクノロジーズ | 欠陥レビュー装置 |
| US20140219543A1 (en) * | 2013-02-01 | 2014-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect Determination in Integrated Circuit Manufacturing Process |
| CN108419448A (zh) * | 2015-08-10 | 2018-08-17 | 科磊股份有限公司 | 用于晶片边缘检验及复检的方法及系统 |
| US20190086340A1 (en) * | 2017-09-18 | 2019-03-21 | Elite Semiconductor Inc. | Smart defect calibration system and the method thereof |
| CN113034435A (zh) * | 2021-02-24 | 2021-06-25 | 上海华力微电子有限公司 | 一种缺陷检测方法 |
| CN113241310A (zh) * | 2021-05-28 | 2021-08-10 | 长江存储科技有限责任公司 | 晶圆缺陷的检测方法、检测装置、检测设备及可读存储介质 |
| CN114399508A (zh) * | 2022-03-25 | 2022-04-26 | 杭州广立微电子股份有限公司 | 晶圆数据的处理方法、装置、电子装置和存储介质 |
| CN115272185A (zh) * | 2022-06-22 | 2022-11-01 | 上海众壹云计算科技有限公司 | 一种单元化的掩膜版缺陷的识别方法及识别装置 |
| CN115799174A (zh) * | 2021-09-09 | 2023-03-14 | 重庆康佳光电技术研究院有限公司 | 切割道的形成方法及形成装置、计算机可读存储介质 |
-
2023
- 2023-11-22 CN CN202311562029.4A patent/CN117276112B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323402A (ja) * | 1999-05-14 | 2000-11-24 | Matsushita Electric Ind Co Ltd | 位置合わせ精度の確認方法 |
| KR20010027170A (ko) * | 1999-09-10 | 2001-04-06 | 윤종용 | 얼라인먼트 보정방법 |
| JP2001210687A (ja) * | 2000-01-25 | 2001-08-03 | Jeol Ltd | 半導体試料の検査方法 |
| CN101452867A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | 自动检测硅片边缘的方法 |
| US20100128119A1 (en) * | 2008-11-27 | 2010-05-27 | Fujitsu Microelectronics Limited | Defect review apparatus and method for wafer |
| CN102130031A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | 检测晶圆的方法 |
| WO2012153456A1 (ja) * | 2011-05-10 | 2012-11-15 | 株式会社 日立ハイテクノロジーズ | 欠陥レビュー装置 |
| US20140219543A1 (en) * | 2013-02-01 | 2014-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect Determination in Integrated Circuit Manufacturing Process |
| CN108419448A (zh) * | 2015-08-10 | 2018-08-17 | 科磊股份有限公司 | 用于晶片边缘检验及复检的方法及系统 |
| US20190086340A1 (en) * | 2017-09-18 | 2019-03-21 | Elite Semiconductor Inc. | Smart defect calibration system and the method thereof |
| CN113034435A (zh) * | 2021-02-24 | 2021-06-25 | 上海华力微电子有限公司 | 一种缺陷检测方法 |
| CN113241310A (zh) * | 2021-05-28 | 2021-08-10 | 长江存储科技有限责任公司 | 晶圆缺陷的检测方法、检测装置、检测设备及可读存储介质 |
| CN115799174A (zh) * | 2021-09-09 | 2023-03-14 | 重庆康佳光电技术研究院有限公司 | 切割道的形成方法及形成装置、计算机可读存储介质 |
| CN114399508A (zh) * | 2022-03-25 | 2022-04-26 | 杭州广立微电子股份有限公司 | 晶圆数据的处理方法、装置、电子装置和存储介质 |
| CN115272185A (zh) * | 2022-06-22 | 2022-11-01 | 上海众壹云计算科技有限公司 | 一种单元化的掩膜版缺陷的识别方法及识别装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117276112B (zh) | 2024-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW464939B (en) | A method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks | |
| US9123649B1 (en) | Fit-to-pitch overlay measurement targets | |
| CN104216234A (zh) | 光刻系统光源对称性的检测方法 | |
| TWI420584B (zh) | 半導體晶圓和切割晶圓的方法 | |
| CN103197501B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN117276112B (zh) | 缺陷检测方法、装置、设备及计算机可读存储介质 | |
| CN102902167A (zh) | 一种检测光刻机的掩模板遮光板精度的方法 | |
| CN103345117B (zh) | 一种掩膜版及液晶显示器制造方法 | |
| CN107045259B (zh) | 包含有监测图形的掩膜版以及监测方法 | |
| CN109444473B (zh) | 线宽标准样片及线宽标准样片中标准线条的循迹方法 | |
| CN103676464A (zh) | 建模用光刻图形及其量测方法 | |
| CN105629613A (zh) | 显示面板的信号线制作方法 | |
| CN102402126B (zh) | 一种用于检测光刻过程中照明条件的结构及其检测方法 | |
| CN114256209A (zh) | 一种大尺寸芯片设计版图结构 | |
| KR100904732B1 (ko) | 오정렬 가늠 마크를 이용한 정렬도 측정 방법 | |
| CN109212915B (zh) | 一种曝光方法及曝光设备 | |
| US20130252428A1 (en) | Photo-etching and Exposing System | |
| WO2020185391A1 (en) | Methods for reducing transfer pattern defects in a semiconductor device | |
| JP2003515918A (ja) | レチクルとウェハとの間のミスアラインメントを判定するための方法 | |
| CN102931219B (zh) | 半导体器件及其制备方法 | |
| KR102350548B1 (ko) | 웨이퍼 검사 방법 | |
| CN105044941B (zh) | 光刻图形的尺寸检测方法 | |
| JPH06258045A (ja) | 位置検出方法及び位置検出装置 | |
| CN111103767B (zh) | 一种半导体器件及其制作方法和电子设备 | |
| US11935797B2 (en) | Test method, adjustment method, test system, and storage medium for alignment error |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |