KR20010061363A - 스텝퍼와 스캐너 방식의 노광장치를 이용하는 반도체 소자제조 공정에서의 중첩도 향상 방법 - Google Patents

Abstract

스텝퍼 및 스캐너 방식의 노광장치를 혼용하는 반도체 소자 제조 과정에서 정렬 키 마크 형성을 위해 필요로 하는 현상, 식각, 세정 공정을 생략하여 공정을 단순화시킬 수 있는 반도체 소자 제조 방법에 관한 것으로, 스텝퍼를 이용하여 정렬 키 마크 영역을 덮는 포토레지스트에 잠재 형상(latent image)을 형성하고, 잠재 형상에 따라 얇아진 포토레지스트를 정렬 키 마크로 이용하여 스캐너에서 웨이퍼를 정렬하고 스텝퍼와 스캐너의 중첩도를 측정하고 상기 중첩도를 기준으로 양축대칭 오차, 방향 오차 등을 보정하는데 특징이 있다.

Description

스텝퍼와 스캐너 방식의 노광장치를 이용하는 반도체 소자 제조 공정에서의 중첩도 향상 방법{Method for improving over accuracy by using stepper and scanner type exposing system during semiconductor device fabrication process }

본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 스텝퍼와 스캐너를 이용하는 리소그래피 공정의 정렬 방법에 관한 것이다.

리소그래피(lithography) 공정은 마스크(mask) 상에 레이아웃(lay out)된 패턴을 공정제어규격(specification) 하에 웨이퍼 상에 구현하는 기술이다. 이를 위하여 웨이퍼 상에 도포되어 있는 광감응제 즉 포토레지스트(photoresist)에, 패턴이 형성되어 있는 마스크를 통하여 특정 파장의 빛을 조사하면 포토레지스트 내에서 광화학반응이 일어나고 이후 진행되는 현상(develop) 공정시 화학반응에 의한 용해도 차이에 의해 포토레지스트 패턴이 형성된다.

집적 소자 제조 공정은 다층의 패턴을 형성하는 과정으로 이루어진다. 따라서, 상하층 패턴간의 정확한 정렬이 요구된다. 중첩 정확도(overlay accuracy, registration)란 소자 제조 공정이 진행됨에 따라 전, 후 단계에서 형성된 패턴 간의 정렬 상태를 나타내는 지수이다. 소자의 고집적화에 따라 해상도(resolution) 한계와 중첩 정확도는 소자 제조 공정에 중요한 변수가 되고 있다.

중첩 정확도에 영향을 미치는 요인으로는 마스크 제작시의 오차, 공정 영향 및 시스템 오차로 구분되는데 마스크 제작시 발생한 오차는 보정이 어렵지만, 시스템 오차는 어느 정도 보정이 가능하다.

중첩도를 측정하기 위하여 각 층의 마스크 제작시 스크라이브 레인(scribe lane)에 측정용 패턴을 형성하여 노광한 후 이 패턴을 모니터함으로써 패턴의 오정렬(misalignment) 정도를 측정한다.

한편, 다층의 패턴 형성 과정이 필요한 집적 소자 제조 공정에서는 웨이퍼는 이동하지 않고 노광부가 움직이는 스캐너(scanner) 방식의 노광장치 및 웨이퍼와 노광부가 같이 움직이는 스텝퍼(stepper) 방식의 노광장치를 이용한다.

스텝퍼 방식의 노광장치에서는 레티클에 정의된 패턴이 정해진 비율로 웨이퍼 상에 축소 노광되지 않고 축소 비율이 정해진 값과 달라지는 문제가 발생한다. 즉, 의도한 패턴 보다 그 크기가 작거나 큰 패턴이 형성된다. 이러한 축소비 정도(shot magnify)의 변화를 이하 '축소비 오차'라 칭한다. 축소비 오차는 X, Y축각각의 축소비오차와 관계가 있다.

스캐너 방식의 노광장치에서는 X축과 Y축의 배율이 일정하지 않은 비대칭 노광이 일어난다. 예로써, 스캐너 장치를 이용하여 정사각형 패턴을 형성하고자 할 때 X축과 Y축의 배율이 일정하지 않게 되어 정사각형이 아닌 직사각형 패턴이 형성된다. 이와 같은 X축과 Y축의 비대칭 정도(Asymmetric Magnify)를 이하 '양축대칭 오차'라 칭한다.

또한 스캐너 방식의 노광장치에서는 레티클과 웨이퍼가 함께 이동하는데 웨이퍼의 진행방향과 레티클의 진행 방향이 일치하지 않을 경우에도 패턴이 불량하게 형성된다. 예를 들어 정사각형 또는 직사각형 패턴을 형성할 때 웨이퍼와 레티클의 진행 방향이 일치하지 않아 의도하지 않은 평행사변형이 형성된다. 이러한 레티클과 웨이퍼의 진행방향 불일치(Asymmetric Shot Rotation)를 이하 '방향오차'라 일컫는다.

스캐너와 스테퍼를 혼용할 경우 발생하는 양축대칭오차, 방향오차 등을 최소화시키기 위해서 종래에는 스텝퍼에서 정렬 키 마크(Key Mark) 영역의 포토레지스틀 노광하고 현상하여 포토레지스트 패턴을 형성하고 그 하부층을 식각하여 정렬 키를 형성한 다음, 상기 정렬 키를 기준으로 스캐너를 정렬하고 중첩도를 측정한 다음 이를 기준으로 축소비 오차, 양축대칭 오차, 방향오차 값 등을 계산하고 보정하여 패턴 형성을 위한 주 노광을 실시한다.

상기와 같은 방법은 정렬키 형성에 현상, 식각, 세정 등의 번거로운 공정을 실시해야 하는 단점이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명은, 스텝퍼 및 스캐너 방식의 노광장치를 혼용하는 반도체 소자 제조 과정에서 정렬 키 마크 형성을 위해 필요로 하는 현상, 식각, 세정 공정을 생략하여 공정을 단순화시킬 수 있는 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.

도1은 본 발명의 실시예에 따른 반도체 소자 제조 공정 순서를 보이는 순서도.

상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 포토레지스트를 도포하는 제1 단계; 스텝퍼 방식의 노광장치에서 상기 포토레지스트의 정렬 키 영역을 노광하여 잠재형상을 형성하는 제2 단계; 상기 잠재형상을 기준으로 스캐너 방식의 노광장치를 정렬하고, 상기 정렬키 영역을 노광하는 제3 단계; 상기 제3 단계가 완료된 상기 포토레지스트를 현상하여 얻어진 정렬 키 패턴으로부터 중첩도를 측정하는 제4 단계; 상기 제4 단계에서 얻어진 상기 중첩도를 기준으로 오차를 계산하는 제5 단계; 및 상기 제5 단계에서 얻어진 계산 값을 기준으로 상기 오차를 보정하는 제6 단계를 포함하는 반도체 소자 제조 방법을 제공한다.

본 발명은 스텝퍼를 이용하는 단계에서 정렬 키 마크(Key mark) 형성을 위해 필요로 하는 현상, 식각, 세정 공정을 생략하기 위하여 스텝퍼를 이용하여 정렬 키 마크 영역을 덮는 포토레지스트에 잠재 형상(latent image)을 형성하고, 잠재 형상에 따라 얇아진 포토레지스트를 정렬 키 마크로 이용하여 스캐너에서 웨이퍼를 정렬하고 스텝퍼와 스캐너의 중첩도를 측정하고 상기 중첩도를 기준으로 양축대칭 오차, 방향 오차 등을 보정하는데 특징이 있다.

이하, 본 발명의 실시예에 따른 반도체 소자 제조 방법을 설명한다.

먼저 반도체 기판 상부에 포토레지스트를 도포한다. 본 발명의 실시예에서는 DUV(deep UV)용 포토레지스트를 도포한다.

이어서, 스텝퍼에서 정렬 키 영역의 상기 포토레지스트를 노광하여 잠재형상을 형성한다. 이와 같은 노광에 따라 잠재 형상이 만들어진 정렬 키 영역의 두께가 상대적으로 얇아져 주변 포토레지스트와 잠재형상을 구분할 수 있다.

다음으로 상기 잠재 형상을 기준으로 스캐너를 정렬하고 상기 정렬 키 영역을 노광한다.

이어서, 상기 포토레지스트 패턴을 현상하여 스텝퍼와 스캐너의 중첩도를 측정한다.

그 다음은 상기 중첩도를 기준으로 축소비 오차, 양축 대칭 오차, 방향 오차를 계산하고 각 값을 보정한다.

오차 보정이 완료된 상태에서 패턴 형성을 위해 상기 포토레지스트를 주 노광(main expose)을 실시하고 이후 현상 공정 등을 진행한다.

첨부된 도면 도1은 전술한 본 발명의 실시예에 따른 반도체 소자 제조 공정의 순서를 보이고 있다.

상기와 같은 중첩도 측정을 위한 정렬 키는 생산성 향상을 위하여 5개 정도의 필드를 노광하여 형성한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 스텝퍼와 스캐너의 중첩도 측정을 위한 정렬키 형성 과정에서 현상, 식각, 세정 공정 등을 생략할 수 있어 제조 공정을 단순화시킬 수 있고 이에 따라 생산성을 향상시킬 수 있다.

Claims (4)

1. 반도체 소자 제조 방법에 있어서,

   반도체 기판 상부에 포토레지스트를 도포하는 제1 단계;

   스텝퍼 방식의 노광장치에서 상기 포토레지스트의 정렬 키 영역을 노광하여 잠재형상을 형성하는 제2 단계;

   상기 잠재형상을 기준으로 스캐너 방식의 노광장치를 정렬하고, 상기 정렬키 영역을 노광하는 제3 단계;

   상기 제3 단계가 완료된 상기 포토레지스트를 현상하여 얻어진 정렬 키 패턴으로부터 중첩도를 측정하는 제4 단계;

   상기 제4 단계에서 얻어진 상기 중첩도를 기준으로 오차를 계산하는 제5 단계; 및

   상기 제5 단계에서 얻어진 계산 값을 기준으로 상기 오차를 보정하는 제6 단계

   를 포함하는 반도체 소자 제조 방법.
2. 제 1 항에 있어서,

   상기 제6 단계 후,

   소자 패턴을 정의하기 위하여 상기 포토레지스트를 노광하는 제7 단계; 및

   상기 포토레지스트를 현상하여 소자 패턴을 정의하는 포토레지스트 제8 패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 포토레지스트는 DUV용 포토레지스트인 것을 특징으로 하는 반도체 소자 제조 방법.
4. 제 3 항에 있어서,

   상기 오차는,

   축소비 오차, 양축대칭 오차 또는 방향 오차 중 적어도 어느 하나인 것을 특징으로 하는 반도체 소자 제조 방법.