JP2596415B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2596415B2
JP2596415B2 JP11064796A JP11064796A JP2596415B2 JP 2596415 B2 JP2596415 B2 JP 2596415B2 JP 11064796 A JP11064796 A JP 11064796A JP 11064796 A JP11064796 A JP 11064796A JP 2596415 B2 JP2596415 B2 JP 2596415B2
Authority
JP
Japan
Prior art keywords
forming
alignment mark
layer
semiconductor wafer
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11064796A
Other languages
English (en)
Other versions
JPH08320579A (ja
Inventor
隆嗣 柴田
信也 植草
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11064796A priority Critical patent/JP2596415B2/ja
Publication of JPH08320579A publication Critical patent/JPH08320579A/ja
Application granted granted Critical
Publication of JP2596415B2 publication Critical patent/JP2596415B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、リソグラフィ工程におけるレチクル
またはマスクの位置合わせに適用して有効な技術に関す
るものである。
【0002】
【従来の技術】半導体装置の製造工程の1つである、い
わゆるウエハ工程においては、リソグラフィ技術が駆使
されている。このリソグラフィ技術は、一般に半導体ウ
エハ上に被着されたレジスト層に所定のパターンの露光
・現像を行い、形成されたレジストパターンに基づいて
微細な回路素子あるいは配線などの形成を行うものであ
る。
【0003】上記レジストパターンを形成する場合、縮
小露光を目的とするレチクルや1:1露光を目的とする
マスクが用いられ、同一のウエハ工程においてレチクル
を使用した後にマスクを使用することもある。このよう
に、lつの半導体ウエハを製造するためには、多数のリ
ソグラフィ工程を経ることが必要とされ、各工程ごとに
おけるレチクルまたはマスクの位置合わせが極めて重要
である。
【0004】例えば、レチクルを用いて露光・現像して
形成したレジストパターンに基づいて、あるウエハ層を
形成した後、該ウエハ層上にマスクを用いて新たな層を
形成する場合には、次のように位置合わせを行うことが
できる。
【0005】あらかじめレチクルにマスク用のアライメ
ントマークを形成し、該レチクルを用いて上記ウエハ層
に回路または配線などと同時にアライメントマークに対
応するチップアライメントマークを形成し、これを基準
層とする。次いで、その基準層に同時に形成された上記
チップアライメントマークにマスクのアライメントマー
クを一致させることにより、該マスクの正確な位置合わ
せが達成される。
【0006】なお、レチクルについては、株式会社工業
調査会、昭和57年ll月15日発行、「電子材料」1
981年11月号別冊、Pl03以下に説明されてい
る。
【0007】
【発明が解決しようとする課題】ところで、半導体ウエ
ハ上に回路素子や配線などを形成する場合には、マスク
またはレチクルを適用する層が異なったり、使用するウ
エハの径が異なったり、あるいは露光装置の機種が異な
ったりすることがある。そのため、同一のレチクルを用
いる場合でも、その後に使用するマスクやレチクルが異
なった条件で適用される場合がある。従って、基準層を
形成するためレチクルにその上の層の形成に適用するマ
スクまたはレチクルの位置合わせに便用するチップアラ
イメントマークを形成するためのアライメントマークと
しては、異なるウエハ層の形成に適用する場合、異なる
径の半導体ウエハに適用する場合、または異なる機種の
露光装置に適用する場合などに使用する異なる種類のも
のが考えられる。そこで、1つのレチクルには1種類の
チップアライメントマークを形成するためのアライメン
トマークを形成し、各種類ごとに適用するレチクルを別
個に形成することが考えられる。ところが、上記の場合
は、同一のレチクルでありながら、その後に適用するマ
スクまたはレチクルの種類が異なると、その種類の数だ
け同一パターンを形成した複数のレチクルを別個に用意
しなければならないという問題があることが、本発明者
により見い出された。
【0008】本発明の目的は、レチクルの適用範囲を拡
大することのできる技術を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0011】本発明の半導体装置の製造方法は、第1の
径を有する第1の半導体ウエハ上に第1のレジスト層を
形成する工程と、露光装置を用いて一度の露光で前記第
1のレジスト層に、異なる層の種類に対応する第1のア
ライメントマークパターンと、前記第1の半導体ウエハ
および前記第1の半導体ウエハとは異なる第2の径を有
する第2の半導体ウエハに対応する第2のアライメント
マークパターンとを含むレジストパターンを形成する工
程と、前記露光装置を用いて前記第2の半導体ウエハ上
に第2のレジスト層を形成する工程と、一度の露光で前
記第2のレジスト層に、前記第1のアライメントマーク
パターンと前記第2のアライメントマークパターンとを
含むレジストパターンを形成する工程とを含んでいる。
【0012】本発明の半導体装置の製造方法は、半導体
ウエハ上に第1のレジスト層を形成する工程と、第1の
露光装置を用いた一度の露光で前記第1のレジスト層
に、異なる層の種類に対応する第1のアライメントマー
クパターンと、前記第1の露光装置および前記第1の露
光装置とは異なる第2の露光装置に対応する第2のアラ
イメントマークパターンとを含むレジストパターンを形
成する工程と、前記半導体ウエハ上に第2のレジスト層
を形成する工程と、前記第2の露光装置を用いた露光で
前記第2のレジスト層にレジストパターンを形成する工
程とを含んでいる。
【0013】本発明の半導体装置の製造方法は、半導体
ウエハ上に第1のレジスト層を形成する工程と、縮小投
影露光装置を用いた一度の露光で前記第1のレジスト層
に、異なる層の種類に対応する第1のアライメントマー
クパターンと、前記縮小投影露光装置および1:1露光
装置に対応する第2のアライメントマークパターンとを
含むレジストパターンを形成する工程と、前記半導体ウ
エハ上に第2のレジスト層を形成する工程と、前記1:
1露光装置を用いた露光で前記第2のレジスト層にレジ
ストパターンを形成する工程とを含んでいる。
【0014】本発明の半導体装置の製造方法は、半導体
ウエハ上に第1のレジスト層を形成する工程と、一度の
露光で前記第1のレジスト層に、異なる層の種類に対応
する第1のアライメントマークパターンと、前記第1の
アライメントマークパターンとは種類の異なる第2のア
ライメントマークパターンとを含むレジストパターンを
形成する工程と、前記レジストパターンを基にして、前
記半導体ウエハに基準層を形成する工程とを含んでい
る。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0016】図1は、本実施の形態による半導体装置の
製造方法で使用するレチクルの概略平面図である。
【0017】このレチクルは、石英などからなる透明基
板1にクロム(Cr)などの遮光膜2が被着されてなる
ものであり、該遮光膜2のほぼ中央部には所定のパター
ンが形成されたパターン領域3が設けられ、その周囲に
は複数種類のアライメントマーク4、4a、4bが、ま
た遮光膜2の周囲にはウエハアライメントマーク5が形
成されているものである。すなわち、パターン領域3の
左側には層の種類に対応するアライメントマーク4が、
右側には適用するウエハ径に対応するアライメントマー
ク4aが、さらに下側には使用する露光装置の種類に対
応するアライメントマーク4bがそれぞれ形成されてい
る。
【0018】本実施の形態のレチクルは、半導体ウエハ
上に被着されたレジスト層に、そのパターン領域3に形
成されているパターンを転写するために使用されるもの
である。半導体装置の製造工程の1つであるウエハ工程
では、上記パターンの転写を幾度となく繰り返し、各パ
ターンに対応する回路素子または該回路索子などを電気
的に接続する配線層をシリコンなどからなる半導体ウエ
ハ上に形成することが行われる。
【0019】上記ウエハ工程においては、図1に示すレ
チクルを用いて半導体ウエハ上に被着されたレジスト層
を露光・現像して所定のレジストパターンを形成し、該
レジストパターンを基にして基準層を形成する。この基
準層を形成することにより、該層には前記アライメント
マーク4、4aおよび4bに対応するパターンからなる
チップアライメントマークも同時に形成される。
【0020】次に、前記レチクルを適用して形成した基
準層の上にマスクを使用して新たな層の形成を行う。そ
の場合、上記マスクが、例えば第m層目を形成するため
のものであれば、前記アライメントマーク4の中で第m
層目のためのアライメントマークに対応するチップアラ
イメントマークに上記マスクのアライメントマークを一
致させることにより、正確な位置合わせが達成される。
また、第n層目を形成するマスクを使用する場合も、基
準層に形成されている第n層目のためのチップアライメ
ントマークに該マスクのアライメントマークを一致させ
ることにより、同様に実行できる。
【0021】一方、レチクルを径の異なる複数の半導体
ウエハに適用して、各半導体ウエハに基準層を形成し、
その後、各半導体ウエハに別種のマスクを適用してそれ
ぞれ新たな層を形成する場合が考えられる。この場合に
おいても、各半導体ウエハの基準層に形成されている前
記レチクルのアライメントマーク4aに対応するウエハ
径を表示するチップアライメントマークに所望のマスク
のアライメントマークを一致させることにより、径の異
なる複数の半導体ウエハについて該マスクの正確な位置
合わせが達成される。
【0022】さらに、例えば基準層までが共通な構造の
セミカスタム品の場合などのように、途中から異なるラ
インで製造する必要があり、そのためレチクルで基準層
を形成した後に使用されるマスクを装着する露光装置の
機種がラインごとに異なる場合が考えられる。この場合
も、前記レチクルのアライメントマーク4bに対応して
上記基準層に形成されている露光装置の機種を表示する
チップアライメントマークに前記マスクのアライメント
マークを一致させることにより、正確な位置合わせが達
成されるものである。
【0023】このように、本実施の形態の製造方法によ
れば、レチクルを使用した後に異なる種類のマスクを使
用する場合や異なる機種の露光装置を使用する場合のよ
うに、マスクの適用条件が異なる場合であっても、レチ
クルの基準層に異種のチップアライメントマークを形成
することにより、単一のレチクルを用意するだけで複数
用途に共通使用が可能となるものである。これにより、
同一のパターンを有するレチクルを複数個製造する無駄
を省くことができる。
【0024】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【0025】例えば、前記実施の形態ではレチクルで基
準層を形成した後に他の層を形成するためにマスクを用
いる例について説明したが、これに限るものでなく、マ
スクではなく他のレチクルを用いる場合にも適用できる
ことはいうまでもない。
【0026】また、レチクルに形成するアライメントマ
ークの表示種類は前記実施の形態に示したものに限るも
のでなく、例えばマスクまたはレチクルの位置合わせの
自動化のためのアライメントマークであってもよい。こ
れによって位置合わせの自動化も達成できる。
【0027】さらに、レチクルに形成するアライメント
マークの形状、またその配置なども実施の形態に示した
ものに限るものでないことはいうまでもない。
【0028】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるレチク
ルに適用した場合について説明したが、それに限定され
るものではなく、例えば1:1露光に使用するマスクに
ついて適用しても有効な技術である。すなわち、マスク
は一般にレチクルを用いて形成される。従って、本発明
によるレチクルを用いて形成されるマスクについて同様
の効果を期待できるものである。
【0029】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0030】(1)異なる種類のマスクまたはレチクル
を使って半導体ウエハ上に形成される複数の層に対応す
る複数のアライメントマークと、異なる種類の露光装置
を使って半導体ウエハ上に形成される複数の層に対応す
る複数のアライメントマークと、異なる径の半導体ウエ
ハに対応する複数のアライメントマークをレチクルに形
成することにより、該レチクルを用いて半導体ウエハの
特定層を形成した後、適用条件が異なるマスク、レチク
ルあるいは露光装置を用いて他の層を形成する場合や、
該レチクルを径の異なる他の半導体ウエハに適用する場
合、上記特定層にアライメントマークに対応するチップ
アライメントマークが形成されているため、各場合につ
いてマスクまたはレチクルのアライメントマークを上記
特定層に印字されたチップアライメントマークに一致さ
せることにより正確に位置合わせを行うことができる。
【0031】(2)上記(l)により、特定層の後に使
用するマスクまたはレチクルの適用条件が異なる場合で
あっても、該特定層の形成を単一のレチクルで形成する
ことができる。
【0032】(3)上記(1)により、特定層までが共
通なセミカスタム品を異なるラインで容易に製造でき
る。
【0033】(4)上記(2)により、異なる適用条件
ごとに同一パターンのレチクルを形成する必要がないの
で、工程管理が容易になる。
【0034】(5)上記(3)と同様の理由により、同
一のパターンを有するレチクルを複数個製造する無駄を
省くことができるので、製造コストの低減を達成でき
る。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体装置の製造
方法で使用するレチクルの概略平面図である。
【符号の説明】
1 透明基板 2 遮光膜 3 パターン領域 4 アライメントマーク 4a アライメントマーク 4b アライメントマーク 5 ウエハアライメントマーク
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−111037(JP,A) 特開 昭57−124733(JP,A) 特開 昭57−88451(JP,A)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1の径を有する第1の半導体ウエハ上
    に第1のレジスト層を形成する工程と、 露光装置を用いて一度の露光で前記第1のレジスト層
    に、異なる層の種類に対応する第1のアライメントマー
    クパターンと、前記第1の半導体ウエハおよび前記第1
    の半導体ウエハとは異なる第2の径を有する第2の半導
    体ウエハに対応する第2のアライメントマークパターン
    とを含むレジストパターンを形成する工程と、 前記露光装置を用いて前記第2の半導体ウエハ上に第2
    のレジスト層を形成する工程と、 一度の露光で前記第2のレジスト層に、前記第1のアラ
    イメントマークパターンと前記第2のアライメントマー
    クパターンとを含むレジストパターンを形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 半導体ウエハ上に第1のレジスト層を形
    成する工程と、 第1の露光装置を用いた一度の露光で前記第1のレジス
    ト層に、異なる層の種類に対応する第1のアライメント
    マークパターンと、前記第1の露光装置および前記第1
    の露光装置とは異なる第2の露光装置に対応する第2の
    アライメントマークパターンとを含むレジストパターン
    を形成する工程と、 前記半導体ウエハ上に第2のレジスト層を形成する工程
    と、 前記第2の露光装置を用いた露光で前記第2のレジスト
    層にレジストパターンを形成する工程とを含むことを特
    徴とする半導体装置の製造方法。
  3. 【請求項3】 半導体ウエハ上に第1のレジスト層を形
    成する工程と、 縮小投影露光装置を用いた一度の露光で前記第1のレジ
    スト層に、異なる層の種類に対応する第1のアライメン
    トマークパターンと、前記縮小投影露光装置および1:
    1露光装置に対応する第2のアライメントマークパター
    ンとを含むレジストパターンを形成する工程と、 前記半導体ウエハ上に第2のレジスト層を形成する工程
    と、 前記1:1露光装置を用いた露光で前記第2のレジスト
    層にレジストパターンを形成する工程とを含むことを特
    徴とする半導体装置の製造方法。
  4. 【請求項4】 半導体ウエハ上に第1のレジスト層を形
    成する工程と、 一度の露光で前記第1のレジスト層に、異なる層の種類
    に対応する第1のアライメントマークパターンと、前記
    第1のアライメントマークパターンとは種類の異なる第
    2のアライメントマークパターンとを含むレジストパタ
    ーンを形成する工程と、 前記レジストパターンを基にして、前記半導体ウエハに
    基準層を形成する工程とを含むことを特徴とする半導体
    装置の製造方法。
JP11064796A 1996-05-01 1996-05-01 半導体装置の製造方法 Expired - Lifetime JP2596415B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11064796A JP2596415B2 (ja) 1996-05-01 1996-05-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11064796A JP2596415B2 (ja) 1996-05-01 1996-05-01 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28293585A Division JPH0750328B2 (ja) 1985-12-18 1985-12-18 レチクル

Publications (2)

Publication Number Publication Date
JPH08320579A JPH08320579A (ja) 1996-12-03
JP2596415B2 true JP2596415B2 (ja) 1997-04-02

Family

ID=14540996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11064796A Expired - Lifetime JP2596415B2 (ja) 1996-05-01 1996-05-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2596415B2 (ja)

Also Published As

Publication number Publication date
JPH08320579A (ja) 1996-12-03

Similar Documents

Publication Publication Date Title
JP2001022051A (ja) レチクル及び半導体装置の製造方法
US7807343B2 (en) EDA methodology for extending ghost feature beyond notched active to improve adjacent gate CD control using a two-print-two-etch approach
US5948572A (en) Mixed mode photomask for nikon stepper
US6828071B2 (en) Method of aligning a wafer and masks
US7745067B2 (en) Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements
US6027859A (en) Semiconductor substrate having extended scribe line test structure and method of fabrication thereof
JP2002196470A (ja) フォトマスクの製造方法および半導体集積回路装置の製造方法
JP2596415B2 (ja) 半導体装置の製造方法
JP2004317975A (ja) フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法
JPH0448715A (ja) 半導体装置の製造方法
JP2797362B2 (ja) 半導体装置のパターン形成方法
JPH0750328B2 (ja) レチクル
US20050008942A1 (en) [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern]
JPH07181686A (ja) レジストパターンの形成方法
JP3529967B2 (ja) アライメントマーク付きフォトマスク用ブランクスの製造方法
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPH10229036A (ja) 半導体装置の製造方法
US6258490B1 (en) Transmission control mask utilized to reduce foreshortening effects
JPH0766113A (ja) レチクル及び位置合わせ用バーニアの形成方法
JP3473821B2 (ja) 露光量設定方法、露光方法、露光装置およびデバイス製造方法
JPS5877232A (ja) 半導体装置
JPH04101146A (ja) フォトマスク及びレジストパターン形成方法
TW473821B (en) Microlithography process to reduce the proximity effect
JP2004214256A (ja) 半導体装置の製造方法
JP2001291652A (ja) 投影露光装置、投影露光方法及びデバイスの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961029

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term