JP2004317975A - フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法 - Google Patents
フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004317975A JP2004317975A JP2003114784A JP2003114784A JP2004317975A JP 2004317975 A JP2004317975 A JP 2004317975A JP 2003114784 A JP2003114784 A JP 2003114784A JP 2003114784 A JP2003114784 A JP 2003114784A JP 2004317975 A JP2004317975 A JP 2004317975A
- Authority
- JP
- Japan
- Prior art keywords
- layout pattern
- photomask
- photoresist
- regions
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】半導体装置の製造コストを削減できるフォトマスクを提供することを目的としている。
【解決手段】フォトマスクは、1つの半導体製品の異なる露光工程で用いられる複数のレイアウトパターン領域12−1,12−2と、前記複数のレイアウトパターン領域を分離する遮光帯領域13とを単一の基板11に備えることを特徴としている。一枚のフォトマスクを複数の露光工程に用いることができるので、フォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【選択図】 図1
【解決手段】フォトマスクは、1つの半導体製品の異なる露光工程で用いられる複数のレイアウトパターン領域12−1,12−2と、前記複数のレイアウトパターン領域を分離する遮光帯領域13とを単一の基板11に備えることを特徴としている。一枚のフォトマスクを複数の露光工程に用いることができるので、フォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、半導体装置の製造に用いられるフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法に関するもので、微細化や多層化が進むLSIの製造に用いられ、ASICやSoC等のような少量多品種生産のLSIの製造に好適なものである。
【0002】
【従来の技術】
近年、半導体装置が微細化、多層化、複雑化するにつれて、一製品に必要なフォトマスクの枚数が増加している。また、要求される精度が高くなるにつれてフォトマスクのコストも飛躍的に高くなってきている。このため、製造費や開発費に占めるフォトマスクのコストの割合が非常に大きくなっている。特に、ASICやSoC等のような少量多品種生産のLSIにおいては、製造費や開発費全体に占めるフォトマスクのコスト比率が高くなり、ビジネスとして扱うには厳しい状況になってきている。
【0003】
従来の半導体装置の製造手法では、通常、露光工程(PEP工程)毎にウェーハ上に形成する種々のパターンに対応するフォトマスクを作製し、製造工程の進行にあわせて順次入れ替えを行い、ウェーハ上に半導体集積回路を形成している(例えば非特許文献1参照)。
【0004】
図17及び図18はそれぞれ、このような従来のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造工程について説明するためのもので、図17はフォトマスクの平面図、図18は半導体装置の製造工程の一部を抽出して示す製造工程図である。
【0005】
フォトマスクは、図17に示すように、ガラス基板110に半導体製品パターン120が処理の対象となる層毎に形成されて構成されている。このパターン120は、複数のチップに対応するチップパターン130,130,…と、各チップパターン130間の領域に配置されるダイシング領域(またはマーク領域)140とで形成される。
【0006】
例えば、図18に示すように、5回のPEP工程で、ポリシリコン層のパターニング、このポリシリコン層上に形成した絶縁膜へのコンタクトホールの開口、上記絶縁膜上に形成した第1層目の金属層のパターニング、上記第1層目の金属配線上に形成した絶縁膜へのヴィアホールの開口、上記絶縁膜上に形成した第2層目の金属層のパターニングを行う場合には、各露光工程に一枚ずつ、合計五枚のフォトマスクが必要となる。すなわち第1の露光工程で用いるポリシリコン配線用のフォトマスク、第2の露光工程で用いるコンタクトホール用のフォトマスク、第3の露光工程で用いる第1層目の金属配線用のフォトマスク、第4の露光工程で用いるヴィアコンタクトホール用のフォトマスク、及び第5の露光工程で用いる第2層目の金属配線用のフォトマスクが必要である。これらのフォトマスクをそれぞれ用いてフォトレジストの露光を行った後現像し、このパターン化したフォトレジストを用いてエッチング等の処理を行う。そして、ポリシリコン配線、コンタクトホール、第1層目の金属配線、ヴィアコンタクトホール、及び第2層目の金属配線等を順次形成する。
【0007】
上述したように、従来の半導体装置の製造方法では、露光工程を必要とする層毎にフォトマスクが必要であり、複雑なデバイスや配線層を多用した半導体製品においては非常に多くのフォトマスクが必要となる。また、フォトマスク自身にも高精度なものが要求されているため、マスク価格が高騰しており、製造コスト全体に対するフォトマスクのコストが占める割合が増大し、半導体装置の製造コストに大きな影響を与えつつある。
【0008】
生産数の多いメモリ製品や汎用製品等では、フォトマスクの価格が高騰しても1つの製品に対するフォトマスクの価格が占める割合が低いので影響は少ない。しかし、ASICやSoC等のような生産数が少ない多品種の半導体製品群では、フォトマスクにかかるコストが無視できなくなっている。
【0009】
上記フォトマスクの価格を抑えるための対策の1つとして、マスク検査規格を落として検査コストを低減することでフォトマスクの価格を下げることが考えられる。しかし、マスク検査規格を落とすと、寸法や精度が不十分な可能性のある(換言すれば、欠陥の可能性がある)フォトマスクを用いて半導体装置を製造することになる。このため、ウェーハ上で行う機能試験等を厳重に行わなければならないため検査コストが上昇し、半導体装置の製造コストを下げることはできない。
【0010】
また、図19に示すように、一枚のガラス基板110に複数の製品120,121のパターンを形成し、面積に応じてマスク代を負担することによってフォトマスクの価格を下げることが考えられている。しかし、チップパターン120−1,120−2,…と121−1,121−2,…のサイズが製品毎に違う場合が多くダイシングが難しい。フォトマスク上に配置した時に、上記チップサイズの違いによって無駄な領域130ができてしまう。各製品のスケジュールが合わないとフォトマスクが作れない。製品毎の生産ロット数量の調整が難しい等、様々な問題が生ずる。
【0011】
【非特許文献1】
財団法人 電子通信学会発行 「LSI技術」 株式会社コロナ社 pp.90−93 段落3.2.1 マスク製作技術、pp.114,115 段落3.5 バイポーラICの製造技術
【0012】
【発明が解決しようとする課題】
上記のように従来のフォトマスク及びこのフォトマスクを用いた半導体装置の製造方法は、製造コスト全体に対するフォトマスクのコストが占める割合が増大し、半導体装置の製造コストが高くなるという問題があった。
【0013】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、半導体装置の製造コストを削減できるフォトマスク、及びこのマスクを用いた半導体装置の製造方法を提供することにある。
【0014】
【課題を解決するための手段】
この発明の一態様に係るフォトマスクは、1つの製品の異なる露光工程で用いられる複数のレイアウトパターン領域と、前記複数のレイアウトパターン領域を分離する遮光帯領域とを単一の基板に備える。
【0015】
また、この発明の一態様に一態様に係るフォトマスクは、1つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域と、前記複数のレイアウトパターン領域を分離する遮光帯領域とを単一の基板に備え、前記複数のレイアウトパターン領域のうち良品のレイアウトパターン領域を選択して用いる。
【0016】
更に、この発明の一態様に一態様に係るフォトマスクは、複数の第1のレイアウトパターン領域と、前記複数の第1のレイアウトパターン領域を分離する第1の遮光帯領域と、同一パターンの複数の第2のレイアウトパターン領域と、前記第2のレイアウトパターン領域を分離する第2の遮光帯領域とを単一の基板に備え、前記第1のレイアウトパターン領域は1つの製品の異なる露光工程で用いられ、前記第2のレイアウトパターン領域は良品のレイアウトパターン領域を選択して前記第1のレイアウトパターン領域と異なる露光工程で用いる。
【0017】
この発明の一態様に係る半導体装置の製造方法は、異なる露光工程で用いられる複数のレイアウトパターン領域が遮光帯領域で分離されたフォトマスクからレイアウトパターン領域を選択する第1の選択工程と、前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、選択した前記レイアウトパターン領域を用いてフォトレジストを露光する第1の露光工程と、前記第1の露光工程で露光したフォトレジストを現像してフォトレジストのパターンを形成する第1の現像工程と、前記第1の現像工程でパターン化された前記フォトレジストを用いて処理を行う第1の処理工程と、前記フォトマスクから別のレイアウトパターン領域を選択する第2の選択工程と、前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、前記フォトマスクの選択した前記レイアウトパターン領域を用いてフォトレジストを露光する第2の露光工程と、前記第2の露光工程で露光したフォトレジストを現像してフォトレジストのパターンを形成する第2の現像工程と、前記第2の現像工程でパターン化された前記フォトレジストを用いて処理を行う第2の処理工程とを具備する。
【0018】
また、この発明の一態様に係る半導体装置の製造方法は、1つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域が遮光帯領域で分離されたフォトマスクを検査し、良品のレイアウトパターン領域を選択する工程と、前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、前記フォトマスクの選択した前記レイアウトパターン領域を用いてフォトレジストを露光する工程と、前記露光したフォトレジストを現像してフォトレジストのパターンを形成する工程と、パターン化された前記フォトレジストを用いて処理を行う工程とを具備する。
【0019】
上記のような構成並びに製造方法によれば、一枚のフォトマスクを1つの製品の複数の露光工程に用いることができるので、フォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0020】
また、一枚のマスクに同一露光工程で用いられる複数のレイアウトパターン領域を設け、良品を選択して用いることにより、歩留まりを上げてフォトマスクの価格を下げることができる。
【0021】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
[第1の実施の形態]
図1は、この発明の第1の実施の形態に係るフォトマスクの平面図である。例えばガラスからなる基板(ガラス基板)11には、1つの半導体製品の異なる露光工程で用いられる第1,第2のレイアウトパターン領域12−1,12−2が設けられている。これら第1,第2のレイアウトパターン領域12−1,12−2間には、例えばクロム(Cr)層からなる遮光帯領域13が配置されて分離されている。上記第1,第2のレイアウトパターン領域12−1,12−2はそれぞれ、複数のチップ14−1A,14−1B,14−1C,…、14−2A,14−2B,14−2C,…に対応するチップパターンを有し、これらチップパターン間の領域にダイシング領域(またはマーク領域)15−1,15−2が配置されている。
【0022】
図2は、図1に示したフォトマスクを用いた半導体装置の製造工程の一部を抽出して示す製造工程図である。図2では、5回のPEP工程における露光工程を三枚のフォトマスクを用いて実行する場合を例に取って示している。各PEP工程の前には、処理の対象となる層の形成工程等が含まれているが、ここでは説明を簡単にするためにPEP工程のみを抽出している。また、図3は上記図2の製造方法における各PEP工程をより詳細に示している。
【0023】
まず、第1の露光工程では、従来と同様に、第1PEP工程用の一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第1の処理工程を行う。
【0024】
次に、第2の露光工程では、第2,第4PEP工程用のフォトマスクを用いる。この際、図1に示したように、ガラス基板11に第2,第4PEP工程で用いられる第1,第2のレイアウトパターン領域12−1,12−2が設けられたフォトマスクを用いる。例えば、第1のレイアウトパターン領域12−1が第2のPEP工程用、第2のレイアウトパターン領域12−2が第4のPEP工程用とすると、図3に示すように第1のレイアウトパターン領域12−1を選択し(STEP1)、この第1のレイアウトパターン領域12−1以外を図4(a)に斜線で示すようにブラインド処理する(STEP2)。このブラインド処理は、露光装置において、本来、チップの存在する部分以外を露光しないようにシャッターで遮光するためのものであるが、ここではこの手法をレイアウトパターン領域の選択に用いる。すなわち、露光装置におけるブラインド領域の設定を変更することによりブラインド処理を行う。そして、上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後(STEP3)、フォトレジストを現像してフォトレジストパターンを形成し(STEP4)、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第2の処理工程を行う(STEP5)。
【0025】
次の第3の露光工程では、第3,第5PEP工程用のフォトマスクを用いて露光を行う。この際、上記第2の露光工程と同様に、第3,第5PEP工程で用いられる第1,第2のレイアウトパターン領域12−1,12−2が設けられたフォトマスクを用いる。例えば、第1のレイアウトパターン領域12−1が第3のPEP工程用、第2のレイアウトパターン領域12−2が第5のPEP工程用とすると、図3に示したように第1のレイアウトパターン領域12−1を選択し(STEP1)、この第1のレイアウトパターン領域12−1以外を図4(a)に斜線で示すようにブラインド処理する。そして、上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後(STEP3)、フォトレジストを現像してフォトレジストパターンを形成し(STEP4)、このパターン化したフォトレジストを用いて対象となる層に対して第3の処理工程を行う(STEP5)。
【0026】
第4の露光工程では、上記第2の露光工程で用いた第2,第4PEP工程用のフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し(STEP1)、この第2のレイアウトパターン領域12−2以外を図4(b)に斜線で示すようにブラインド処理する(STEP2)。この第2のレイアウトパターン領域12−2を用いてフォトレジストの露光を行った後(STEP3)、フォトレジストを現像してフォトレジスタパターンを形成し(STEP4)、このパターン化したフォトレジストを用いて対象となる層に対して第4の処理工程を行う(STEP5)。
【0027】
引き続き、第5の露光工程では、上記第3,第5PEP工程用のフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し(STEP1)、この第2のレイアウトパターン領域12−2以外を図4(b)に斜線で示すようにブラインド処理する(STEP2)。この第2のレイアウトパターン領域12−2を用いてフォトレジストの露光を行った後(STEP3)、フォトレジストを現像してフォトレジストパターンを形成し(STEP4)、このパターン化したフォトレジストを用いて対象となる層に対して第5の処理工程を行う(STEP5)。
【0028】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを複数の露光工程(PEP工程)に用いることができるので、使用するフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。特に、フォトマスクの数の削減は、製造コスト全体に対するフォトマスクのコストが占める割合が高いASICやSoC等のような少量多品種の半導体製品群に好適である。また、検査精度を低下させることなくフォトマスクの低コスト化が図れるので、ウェーハ上で行う機能試験等の検査コストが上昇することもない。更に、一枚のフォトマスクに複数の半導体製品をコンポジットするのとは異なり、1つの半導体製品の異なる露光工程で用いるので、チップサイズの違いによるダイシングの困難化や、無駄な領域の形成等の問題も生じない。もちろん、異なる半導体製品の製造スケジュールや製品毎の生産ロット数量の調整等の問題が生ずることもない。
【0029】
なお、第1,第2のレイアウトパターン領域12−1,12−2は、1つの半導体製品の同じ領域の異なる層のパターンであっても良いし、1つの半導体製品の異なる領域の同じ層のパターンであっても良い。もちろん、1つの半導体製品の異なる領域の異なる層のパターンであっても構わない。
【0030】
また、第1乃至第5の処理工程は、エッチングや不純物のイオン注入等、PEP工程が用いられる種々の処理が適用できる。
【0031】
更に、PEP工程が連続している場合を例に取って説明したが、各PEP工程間に他の処理工程が介在されても良いのは言うまでもない。
【0032】
(変形例1)
上記第1実施の形態では、レイアウトパターン領域が2つの場合を例に取って説明したが、図5に示すように、4つのレイアウトパターン領域12−1〜12−4を設け、一枚のフォトマスクを4つの露光工程(PEP工程)に用いるようにしても良い。すなわち、ガラス基板11に、1つの半導体製品の4つの異なる露光工程で用いられる第1乃至第4のレイアウトパターン領域12−1〜12−4を設け、これらのレイアウトパターン領域12−1〜12−4間に、それぞれクロム(Cr)層等からなる遮光帯領域13−1〜13−4を配置して分離する。上記第1乃至第4のレイアウトパターン領域12−1〜12−4はそれぞれ、複数のチップに対応するチップパターンを有し、これらチップパターン間の領域にダイシング領域が配置されている。そして、露光工程では、4つのレイアウトパターン領域12−1〜12−4の中から1つを選択し、この選択したレイアウトパターン領域以外をブラインド処理して用いる。
【0033】
なお、レイアウトパターン領域を2つ及び4つ設ける場合を例に取って説明したが、3つまたは5つ以上設けても良いのはもちろんである。レイアウトパターン領域の数を増やせば一枚のフォトマスクで露光できる工程が増加するが、レイアウトパターン領域の面積が減少することにより、露光可能な面積が小さくなってスループットが低下し、ロットコストが上昇する。よって、レイアウトパターン領域の数は生産数やコスト等の条件に応じて設定する。
【0034】
図6は、半導体装置の生産数(生涯生産数)と生産コスト(生涯生産コスト)との関係を示している。実線は一枚のフォトマスクに複数のレイアウトパターン領域を設けた本第1の実施の形態による半導体装置の製造方法の場合を示し、破線は露光工程毎に一枚のフォトマスクを用いる従来技術を示している。生産数が多い場合には、レイアウトパターン領域の数を増やすと露光工程でのショット回数が多くなるので、スループットの低下により生産コストが増加する。一方、生産数が少ない場合にはマスク価格の低減により生産コストを低くできる。よって、生産数と生産コストの関係が交差する生産数PXより少ない生産数の時に適用するのが望ましい。
【0035】
(変形例2)
図7は、図1に示したフォトマスク(図5の場合も同様)の変形例を示している。この変形例では、各レイアウトパターン領域(チップ配置群)12−1,12−2に、各々のレイアウトパターン領域12−1,12−2で用いる位置合わせ用のマーク16−1A,16−1B,…とマーク16−2A,16−2B,…を設け、レイアウトパターン領域毎に位置合わせできるようにしている。
【0036】
レイアウトパターン領域毎に、それぞれの領域で使用する位置合わせ用のマークを設けることにより、露光装置のブラインド処理の設定を行って、いずれかのレイアウトパターン領域のみを露光する場合に、対応するマーク16−1A,16−1B,…または16−2A,16−2B,…を用いて位置合わせできるので、より正確な位置合わせが可能となる。
【0037】
(変形例3)
図8は、スキャンニング方式で露光する場合のレイアウトパターン領域の配置例を示している。ここではガラス基板11上に3つのレイアウトパターン領域12−1,12−2,12−3を露光光のスキャン方向SCと直交する方向に沿って配置している。レイアウトパターン領域12−1と12−2間にはクロム(Cr)層等からなる遮光帯領域13−1がスキャン方向に沿って配置され、レイアウトパターン領域12−2と12−3間には遮光帯領域13−2がスキャン方向に沿って配置されて分離されている。また、各レイアウトパターン領域12−1〜12−3中には、複数のチップ14−1A,14−1B,14−1C,…に対応するチップパターンが形成され、これらチップパターン間の領域にダイシング領域15−1,…が配置されている。
【0038】
このように、レイアウトパターン領域を露光光のスキャン方向SCに合わせて配置することにより、スキャンニング方式で露光する場合のステージの移動時間とアライメント調整時間の短縮を図ることができ、スループットの低下を抑制できる。
【0039】
(実施例1)
図9は、上記図2に示した半導体装置の製造方法の具体的な適用例を示している。この例では、半導体装置における異なる層を一枚のフォトマスクを用いてパターニングする。換言すれば、一枚のフォトマスクで複数のPEP工程を実行するものである。
【0040】
各PEP工程の前には、処理の対象となるポリシリコン層の形成工程、絶縁膜の形成工程、第1層目の金属層の形成工程、層間絶縁膜の形成工程、及び第2層目の金属層の形成工程等が含まれているが、ここでは説明を簡単にするためにPEP工程のみを抽出している。
【0041】
まず、第1のPEP工程では、ポリシリコン配線(MOSFETのゲート電極等も含む)用の一枚のフォトマスクを用いて第1の露光工程を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクにしてポリシリコン層をエッチングし、ポリシリコン配線やMOSFETのゲート電極等を形成する。
【0042】
次に、第2のPEP工程では、コンタクトホール及びヴィアホール用のフォトマスクを用いる。このコンタクトホール及びヴィアホール用のフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1がコンタクトホール、第2のレイアウトパターン領域12−2がヴィアホールに対応したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、この第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの第2の露光工程を実行した後、フォトレジストを現像してフォトレジストパターンを形成する。このパターン化したフォトレジストをマスクに用いて、例えば上記ポリシリコン層上に形成された絶縁膜にコンタクトホールの開口を行う。
【0043】
次の第3のPEP工程では、第1層目の金属配線及び第2層目の金属配線用のフォトマスクを用いて露光を行う。この第1層目の金属配線及び第2層目の金属配線用のフォトマスクは、図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第1層目の金属配線、第2のレイアウトパターン領域12−2が第2層目の金属配線に対応したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、この第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いて第3の露光工程を実行した後、例えば上記絶縁膜上に形成した第1層目の金属層をパターニングし、第2層目の金属配線を形成する。
【0044】
第4のPEP工程では、上記第2,第4工程用のフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示すようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて上記第1層目の金属配線上に形成した層間絶縁膜にヴィアホールを形成する。
【0045】
引き続き、第5のPEP工程では、上記第3,第5工程用のフォトマスクを用いて、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示したようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて第2層目の金属層をパターニングする。これによって、第2層目の金属配線を形成する。
【0046】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクをコンタクトホールの形成とヴィアホールの形成のための露光工程に用い、且つ一枚のフォトマスクを第1層目の金属配線と第2層目の金属配線をパターニングするための露光工程に用いることができる。すなわち、一枚のフォトマスクで異なる複数の露光工程で異なる領域を露光できるので、異なる層のパターニングを行う場合にフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0047】
(実施例2)
図10は、上記図2に示した半導体装置の製造方法の具体的な適用例を示している。この例では、OPC(光近接効果補正)がそれぞれ異なるフォトマスクを用いた半導体装置の製造方法を示しており、一枚のガラス基板にOPCが異なる第1,第2のレイアウトパターン領域を設けている。
【0048】
各PEP工程の前には、第1乃至第5のOPCで処理される層の形成工程等が含まれているが、ここでは説明を簡単にするためにPEP工程のみを抽出している。
【0049】
すなわち、第1の露光工程では、第1のOPCに対応する処理を施した一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第1の処理工程を行う。
【0050】
次に、第2の露光工程では、第2,第4のOPCに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第2のOPCに対応する処理、第2のレイアウトパターン領域12−2が第4のOPCに対応する処理を施したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第2の処理工程を行う。
【0051】
次の第3の露光工程では、第3,第5のOPCに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第3のOPCに対応する処理、第2のレイアウトパターン領域12−2が第5のOPCに対応する処理を施したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第3の処理工程を行う。
【0052】
第4の露光工程では、上記第2,第4のOPCに対応する処理を施したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示すようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第4の処理工程を行う。
【0053】
引き続き、第5の露光工程では、上記第3,第5のOPCに対応する処理を施したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示したようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第5の処理工程を行う。
【0054】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを第2,第4のOPCに対応する露光工程に用い、且つ一枚のフォトマスクを第3,第5のOPCに対応する露光工程に用いることができるので、OPC処理が異なる場合にもフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0055】
(実施例3)
図11は、上記図2に示した半導体装置の製造方法の具体的な適用例を示している。この例では、PPC(プロセス近接効果補正)がそれぞれ異なるフォトマスクを用いた半導体装置の製造方法を示しており、一枚のガラス基板にPPCが異なる第1,第2のレイアウトパターン領域を設けている。
【0056】
各PEP工程の前には、第1乃至第5のPPCで処理される層の形成工程等が含まれているが、ここでは説明を簡単にするためにPEP工程のみを抽出している。
【0057】
すなわち、第1の露光工程では、第1のPPCに対応する処理を施した一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第1の処理工程を行う。
【0058】
次に、第2の露光工程では、第2,第4のPPCに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第2のPPCに対応する処理、第2のレイアウトパターン領域12−2が第4のPPCに対応する処理を施したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第2の処理工程を行う。
【0059】
次の第3の露光工程では、第3,第5のPPCに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第3のPPCに対応する処理、第2のレイアウトパターン領域12−2が第5のPPCに対応する処理を施したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第3の処理工程を行う。
【0060】
第4の露光工程では、上記第2,第4のPPCに対応する処理を施したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示すようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第4の処理工程を行う。
【0061】
引き続き、第5の露光工程では、上記第3,第5のPPCに対応する処理を施したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示したようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第5の処理工程を行う。
【0062】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを第2,第4のPPCに対応する露光工程に用い、且つ一枚のフォトマスクを第3,第5のPPCに対応する露光工程に用いることができるので、PPC処理が異なる場合にもフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0063】
(実施例4)
図12は、上記図2に示した半導体装置の製造方法の具体的な適用例を示している。この例では、デザインルールがそれぞれ異なるフォトマスクを用いた半導体装置の製造方法を示しており、一枚のガラス基板にデザインルールが異なる第1,第2のレイアウトパターン領域を設けている。
【0064】
各PEP工程の前には、第1乃至第5のデザインルールで処理される層の形成工程等が含まれているが、ここでは説明を簡単にするためにPEP工程のみを抽出している。
【0065】
すなわち、第1の露光工程では、第1のデザインルールで形成した一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第1の処理工程を行う。
【0066】
次に、第2の露光工程では、第2,第4のデザインルールで形成した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第2のデザインルール、第2のレイアウトパターン領域12−2が第4のデザインルールで形成したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第2の処理工程を行う。
【0067】
次の第3の露光工程では、第3,第5のデザインルールで形成した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第3のデザインルール、第2のレイアウトパターン領域12−2が第5のデザインルールで形成したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第3の処理工程を行う。
【0068】
第4の露光工程では、上記第2,第4のデザインルールで形成したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示すようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第4の処理工程を行う。
【0069】
引き続き、第5の露光工程では、上記第3,第5のデザインルールで形成したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示したようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第5の処理工程を行う。
【0070】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを第2,第4のデザインルールに対応する露光工程に用い、且つ一枚のフォトマスクを第3,第5のデザインルールに対応する露光工程に用いることができるので、デザインルールが異なる場合にもフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0071】
なお、上記実施例1乃至4では、半導体装置における異なる層、光近接効果補正が異なる層、プロセス近接効果補正が異なる層、デザインルールが異なる層等に応じて複数のレイアウトパターン領域の中から、1つのレイアウトパターン領域を選択する場合を例に取って説明したが、これらの種々の異なる条件の中から複数を組み合わせて選択しても良い。
【0072】
[第2の実施の形態]
図13は、この発明の第2の実施の形態に係るフォトマスクの平面図である。前述した第1の実施の形態とその変形例及び実施例では、ガラス基板に1つの半導体製品の異なる露光工程で用いられる複数のレイアウトパターン領域を設けたのに対し、本第2の実施の形態では1つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域を設けている。そして、マスク検査を行って、上記複数のレイアウトパターン領域のうち良品のレイアウトパターン領域を選択して用いるようにしている。
【0073】
すなわち、図13に示すように、ガラス基板11に、1つの半導体製品の同一の露光工程で用いられる同一パターンの複数のレイアウトパターン領域12−1,12−1’を設けている。これらのレイアウトパターン領域12−1,12−1’は、クロム(Cr)層等からなる遮光帯領域13で分離されている。上記第1,第2のレイアウトパターン領域12−1,12−1’はそれぞれ、複数のチップ14−1A,14−1B,14−1C,…、14−1A’,14−1B’,14−1C’,…に対応するチップパターンを有し、これらチップパターン間の領域にダイシング領域15−1,15−1’が配置されている。
【0074】
また、各々のレイアウトパターン領域12−1,12−1’には、位置合わせ用のマーク16−1A,16−1B,…とマーク16−1A’,16−1B’,…が設けられており、レイアウトパターン領域毎に位置合わせ可能になっている。
【0075】
図14は、上記図13に示したフォトマスクを用いた半導体装置の製造工程におけるPEP工程について説明するための製造工程図である。まず、上記2つのレイアウトパターン領域12−1,12−1’を検査して良品を選択し(STEP1)、この選択したレイアウトパターン領域以外(非選択のレイアウトパターン領域)を図4(a)または図4(b)に示したようにブラインド処理する(STEP2)。上記選択したレイアウトパターン領域を用いてフォトレジストの露光を行った後(STEP3)、フォトレジストを現像してフォトレジストパターンを形成する(STEP4)。そして、このパターン化したフォトレジストをマスクに用いて対象となる層に対して処理を施す(STEP5)。
【0076】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクに設けた複数のレイアウトパターン領域から良品のみを選択して用いることができるので、たとえフォトマスクの精度を下げたり検査コストを下げても不良品が発生するのを抑制できる。よって、フォトマスクの数は削減できないものの、フォトマスクの歩留まりを向上でき、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0077】
(変形例4)
なお、上記第2の実施の形態では、2つのレイアウトパターン領域を設ける場合を例に取って説明したが、図15に示すように3つのレイアウトパターン領域12−1,12−1’,12−1’’を設けても良いのはもちろんである。また、4つ以上のレイアウトパターン領域を設けて選択するようにしても良い。
【0078】
この際、各々のレイアウトパターン領域12−1,12−1’,12−1’’に、位置合わせ用のマークを設け、レイアウトパターン領域12−1,12−1’,12−1’’毎に位置合わせをできるようにするのが望ましい。
【0079】
また、レイアウトパターン領域を露光光のスキャン方向SCと直交する方向に沿って配置すれば、スキャンニング方式で露光する場合のステージの移動時間とアライメント調整時間の短縮を図ることができ、スループットの低下を抑制できる。
【0080】
(変形例5)
上述した第2の実施の形態及び変形例4に係るフォトマスクでは、1つの半導体製品の同一の露光工程で用いられる同一パターンの複数のレイアウトパターン領域を設ける場合を例に取って説明した。しかしながら、要求されるスペック(検査規格)の異なる複数のレイアウトパターン領域を一枚のガラス基板に形成しても良い。
【0081】
すなわち、図16に示すように、ガラス基板11上に検査規格の高いレイアウトパターン領域17−1,17−2と18−1,18−2を2つずつ配置し、検査規格の低いレイアウトパターン領域19,20は1つずつ配置する。
【0082】
このような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、マスク検査の際に、検査規格の高いレイアウトパターン領域17−1,17−2と18−1,18−2は、2つのうち少なくともどちらか一方が良品であれば当該フォトマスクを良品として扱うことができるので、フォトマスクの歩留まりを向上できる。検査規格の低いレイアウトパターン領域19,20の配置数を減らして占有面積を小さくするので、フォトマスクのコストを低減できる。
【0083】
上述したように、この発明の各実施の形態、その変形例並びに各実施例に係るフォトマスク及びその製造方法によれば、マスク精度を低下させることなく、且つコンポジットマスクを用いる場合のような不利益を生ずることなく、フォトマスクの価格を下げて製品の製造費や開発費を削減でき、半導体装置の製造コストも低減できる。
【0084】
また、i線露光の場合には、i線の最大露光領域によって一部の半導体製品ではフォトマスク上に描画できる領域の制約があった。しかし、一枚のガラス基板上に複数のレイアウトパターン領域を設けることにより、その制約を撤廃することが可能となり、マスク描画領域の有効活用ができる。
【0085】
更に、レイアウトパターン領域別に検査規格を変更可能にすることで、フォトマスク作製の歩留まりの向上にも効果がある。
【0086】
以上各実施の形態、その変形例及び各実施例を用いてこの発明の説明を行ったが、この発明は上記各実施の形態やその変形例、各実施例等に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態、その変形例、各実施例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態、その変形例、各実施例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0087】
【発明の効果】
以上説明したように、この発明によれば、半導体装置の製造コストを削減できるフォトマスク、及びこのマスクを用いた半導体装置の製造方法が得られる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係るフォトマスクの平面図。
【図2】この発明の実施の形態に係る半導体装置の製造方法について説明するためのもので、図1に示したフォトマスクを用いた半導体装置の製造工程の一部を抽出して示す製造工程図。
【図3】図2に示した各PEP工程をより詳細に示す製造工程図。
【図4】図2に示した製造工程におけるブラインド処理について説明するための平面図。
【図5】この発明の第1の実施の形態に係るフォトマスクの第1の変形例を示す平面図。
【図6】半導体装置の生産数と生産コストとの関係を従来と第1の実施の形態とで比較して示す図。
【図7】この発明の第1の実施の形態に係るフォトマスクの第2の変形例を示す平面図。
【図8】この発明の第1の実施の形態に係るフォトマスクの第3の変形例を示す平面図。
【図9】この発明の第1の実施の形態に係る半導体装置の製造方法における第1の実施例を示す製造工程図。
【図10】この発明の第1の実施の形態に係る半導体装置の製造方法における第2の実施例を示す製造工程図。
【図11】この発明の第1の実施の形態に係る半導体装置の製造方法における第3の実施例を示す製造工程図。
【図12】この発明の第1の実施の形態に係る半導体装置の製造方法における第4の実施例を示す製造工程図。
【図13】この発明の第2の実施の形態に係るフォトマスクの平面図。
【図14】図13に示したフォトマスクを用いた半導体装置の製造工程におけるPEP工程について説明するための製造工程図。
【図15】この発明の第2の実施の形態に係るフォトマスクの第4の変形例の平面図。
【図16】この発明の第2の実施の形態に係るフォトマスクの第5の変形例の平面図。
【図17】従来のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造工程について説明するためのもので、フォトマスクの平面図。
【図18】従来のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造工程について説明するためのもので、半導体装置の製造工程の一部を抽出して示す製造工程図。
【図19】フォトマスクの価格を低減できる従来のフォトマスクを示す平面図。
【符号の説明】
11…ガラス基板、12−1〜12−4,12−1,12−1’,12−1’’,17−1,17−2,18−1,18−2,19,20…レイアウトパターン領域、13,13−1〜13−4…遮光帯領域、14−1A,14−1B,14−1C,14−2A,14−2B,14−2C,14−3A,14−3B,14−3C,14−4A,14−4B,14−4C…チップ、15,15−1,15−2…ダイシング領域、16−1A,16−1B,16−1A’,16−1B’…位置合わせ用のマーク、SC…スキャン方向。
【発明の属する技術分野】
この発明は、半導体装置の製造に用いられるフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法に関するもので、微細化や多層化が進むLSIの製造に用いられ、ASICやSoC等のような少量多品種生産のLSIの製造に好適なものである。
【0002】
【従来の技術】
近年、半導体装置が微細化、多層化、複雑化するにつれて、一製品に必要なフォトマスクの枚数が増加している。また、要求される精度が高くなるにつれてフォトマスクのコストも飛躍的に高くなってきている。このため、製造費や開発費に占めるフォトマスクのコストの割合が非常に大きくなっている。特に、ASICやSoC等のような少量多品種生産のLSIにおいては、製造費や開発費全体に占めるフォトマスクのコスト比率が高くなり、ビジネスとして扱うには厳しい状況になってきている。
【0003】
従来の半導体装置の製造手法では、通常、露光工程(PEP工程)毎にウェーハ上に形成する種々のパターンに対応するフォトマスクを作製し、製造工程の進行にあわせて順次入れ替えを行い、ウェーハ上に半導体集積回路を形成している(例えば非特許文献1参照)。
【0004】
図17及び図18はそれぞれ、このような従来のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造工程について説明するためのもので、図17はフォトマスクの平面図、図18は半導体装置の製造工程の一部を抽出して示す製造工程図である。
【0005】
フォトマスクは、図17に示すように、ガラス基板110に半導体製品パターン120が処理の対象となる層毎に形成されて構成されている。このパターン120は、複数のチップに対応するチップパターン130,130,…と、各チップパターン130間の領域に配置されるダイシング領域(またはマーク領域)140とで形成される。
【0006】
例えば、図18に示すように、5回のPEP工程で、ポリシリコン層のパターニング、このポリシリコン層上に形成した絶縁膜へのコンタクトホールの開口、上記絶縁膜上に形成した第1層目の金属層のパターニング、上記第1層目の金属配線上に形成した絶縁膜へのヴィアホールの開口、上記絶縁膜上に形成した第2層目の金属層のパターニングを行う場合には、各露光工程に一枚ずつ、合計五枚のフォトマスクが必要となる。すなわち第1の露光工程で用いるポリシリコン配線用のフォトマスク、第2の露光工程で用いるコンタクトホール用のフォトマスク、第3の露光工程で用いる第1層目の金属配線用のフォトマスク、第4の露光工程で用いるヴィアコンタクトホール用のフォトマスク、及び第5の露光工程で用いる第2層目の金属配線用のフォトマスクが必要である。これらのフォトマスクをそれぞれ用いてフォトレジストの露光を行った後現像し、このパターン化したフォトレジストを用いてエッチング等の処理を行う。そして、ポリシリコン配線、コンタクトホール、第1層目の金属配線、ヴィアコンタクトホール、及び第2層目の金属配線等を順次形成する。
【0007】
上述したように、従来の半導体装置の製造方法では、露光工程を必要とする層毎にフォトマスクが必要であり、複雑なデバイスや配線層を多用した半導体製品においては非常に多くのフォトマスクが必要となる。また、フォトマスク自身にも高精度なものが要求されているため、マスク価格が高騰しており、製造コスト全体に対するフォトマスクのコストが占める割合が増大し、半導体装置の製造コストに大きな影響を与えつつある。
【0008】
生産数の多いメモリ製品や汎用製品等では、フォトマスクの価格が高騰しても1つの製品に対するフォトマスクの価格が占める割合が低いので影響は少ない。しかし、ASICやSoC等のような生産数が少ない多品種の半導体製品群では、フォトマスクにかかるコストが無視できなくなっている。
【0009】
上記フォトマスクの価格を抑えるための対策の1つとして、マスク検査規格を落として検査コストを低減することでフォトマスクの価格を下げることが考えられる。しかし、マスク検査規格を落とすと、寸法や精度が不十分な可能性のある(換言すれば、欠陥の可能性がある)フォトマスクを用いて半導体装置を製造することになる。このため、ウェーハ上で行う機能試験等を厳重に行わなければならないため検査コストが上昇し、半導体装置の製造コストを下げることはできない。
【0010】
また、図19に示すように、一枚のガラス基板110に複数の製品120,121のパターンを形成し、面積に応じてマスク代を負担することによってフォトマスクの価格を下げることが考えられている。しかし、チップパターン120−1,120−2,…と121−1,121−2,…のサイズが製品毎に違う場合が多くダイシングが難しい。フォトマスク上に配置した時に、上記チップサイズの違いによって無駄な領域130ができてしまう。各製品のスケジュールが合わないとフォトマスクが作れない。製品毎の生産ロット数量の調整が難しい等、様々な問題が生ずる。
【0011】
【非特許文献1】
財団法人 電子通信学会発行 「LSI技術」 株式会社コロナ社 pp.90−93 段落3.2.1 マスク製作技術、pp.114,115 段落3.5 バイポーラICの製造技術
【0012】
【発明が解決しようとする課題】
上記のように従来のフォトマスク及びこのフォトマスクを用いた半導体装置の製造方法は、製造コスト全体に対するフォトマスクのコストが占める割合が増大し、半導体装置の製造コストが高くなるという問題があった。
【0013】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、半導体装置の製造コストを削減できるフォトマスク、及びこのマスクを用いた半導体装置の製造方法を提供することにある。
【0014】
【課題を解決するための手段】
この発明の一態様に係るフォトマスクは、1つの製品の異なる露光工程で用いられる複数のレイアウトパターン領域と、前記複数のレイアウトパターン領域を分離する遮光帯領域とを単一の基板に備える。
【0015】
また、この発明の一態様に一態様に係るフォトマスクは、1つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域と、前記複数のレイアウトパターン領域を分離する遮光帯領域とを単一の基板に備え、前記複数のレイアウトパターン領域のうち良品のレイアウトパターン領域を選択して用いる。
【0016】
更に、この発明の一態様に一態様に係るフォトマスクは、複数の第1のレイアウトパターン領域と、前記複数の第1のレイアウトパターン領域を分離する第1の遮光帯領域と、同一パターンの複数の第2のレイアウトパターン領域と、前記第2のレイアウトパターン領域を分離する第2の遮光帯領域とを単一の基板に備え、前記第1のレイアウトパターン領域は1つの製品の異なる露光工程で用いられ、前記第2のレイアウトパターン領域は良品のレイアウトパターン領域を選択して前記第1のレイアウトパターン領域と異なる露光工程で用いる。
【0017】
この発明の一態様に係る半導体装置の製造方法は、異なる露光工程で用いられる複数のレイアウトパターン領域が遮光帯領域で分離されたフォトマスクからレイアウトパターン領域を選択する第1の選択工程と、前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、選択した前記レイアウトパターン領域を用いてフォトレジストを露光する第1の露光工程と、前記第1の露光工程で露光したフォトレジストを現像してフォトレジストのパターンを形成する第1の現像工程と、前記第1の現像工程でパターン化された前記フォトレジストを用いて処理を行う第1の処理工程と、前記フォトマスクから別のレイアウトパターン領域を選択する第2の選択工程と、前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、前記フォトマスクの選択した前記レイアウトパターン領域を用いてフォトレジストを露光する第2の露光工程と、前記第2の露光工程で露光したフォトレジストを現像してフォトレジストのパターンを形成する第2の現像工程と、前記第2の現像工程でパターン化された前記フォトレジストを用いて処理を行う第2の処理工程とを具備する。
【0018】
また、この発明の一態様に係る半導体装置の製造方法は、1つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域が遮光帯領域で分離されたフォトマスクを検査し、良品のレイアウトパターン領域を選択する工程と、前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、前記フォトマスクの選択した前記レイアウトパターン領域を用いてフォトレジストを露光する工程と、前記露光したフォトレジストを現像してフォトレジストのパターンを形成する工程と、パターン化された前記フォトレジストを用いて処理を行う工程とを具備する。
【0019】
上記のような構成並びに製造方法によれば、一枚のフォトマスクを1つの製品の複数の露光工程に用いることができるので、フォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0020】
また、一枚のマスクに同一露光工程で用いられる複数のレイアウトパターン領域を設け、良品を選択して用いることにより、歩留まりを上げてフォトマスクの価格を下げることができる。
【0021】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
[第1の実施の形態]
図1は、この発明の第1の実施の形態に係るフォトマスクの平面図である。例えばガラスからなる基板(ガラス基板)11には、1つの半導体製品の異なる露光工程で用いられる第1,第2のレイアウトパターン領域12−1,12−2が設けられている。これら第1,第2のレイアウトパターン領域12−1,12−2間には、例えばクロム(Cr)層からなる遮光帯領域13が配置されて分離されている。上記第1,第2のレイアウトパターン領域12−1,12−2はそれぞれ、複数のチップ14−1A,14−1B,14−1C,…、14−2A,14−2B,14−2C,…に対応するチップパターンを有し、これらチップパターン間の領域にダイシング領域(またはマーク領域)15−1,15−2が配置されている。
【0022】
図2は、図1に示したフォトマスクを用いた半導体装置の製造工程の一部を抽出して示す製造工程図である。図2では、5回のPEP工程における露光工程を三枚のフォトマスクを用いて実行する場合を例に取って示している。各PEP工程の前には、処理の対象となる層の形成工程等が含まれているが、ここでは説明を簡単にするためにPEP工程のみを抽出している。また、図3は上記図2の製造方法における各PEP工程をより詳細に示している。
【0023】
まず、第1の露光工程では、従来と同様に、第1PEP工程用の一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第1の処理工程を行う。
【0024】
次に、第2の露光工程では、第2,第4PEP工程用のフォトマスクを用いる。この際、図1に示したように、ガラス基板11に第2,第4PEP工程で用いられる第1,第2のレイアウトパターン領域12−1,12−2が設けられたフォトマスクを用いる。例えば、第1のレイアウトパターン領域12−1が第2のPEP工程用、第2のレイアウトパターン領域12−2が第4のPEP工程用とすると、図3に示すように第1のレイアウトパターン領域12−1を選択し(STEP1)、この第1のレイアウトパターン領域12−1以外を図4(a)に斜線で示すようにブラインド処理する(STEP2)。このブラインド処理は、露光装置において、本来、チップの存在する部分以外を露光しないようにシャッターで遮光するためのものであるが、ここではこの手法をレイアウトパターン領域の選択に用いる。すなわち、露光装置におけるブラインド領域の設定を変更することによりブラインド処理を行う。そして、上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後(STEP3)、フォトレジストを現像してフォトレジストパターンを形成し(STEP4)、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第2の処理工程を行う(STEP5)。
【0025】
次の第3の露光工程では、第3,第5PEP工程用のフォトマスクを用いて露光を行う。この際、上記第2の露光工程と同様に、第3,第5PEP工程で用いられる第1,第2のレイアウトパターン領域12−1,12−2が設けられたフォトマスクを用いる。例えば、第1のレイアウトパターン領域12−1が第3のPEP工程用、第2のレイアウトパターン領域12−2が第5のPEP工程用とすると、図3に示したように第1のレイアウトパターン領域12−1を選択し(STEP1)、この第1のレイアウトパターン領域12−1以外を図4(a)に斜線で示すようにブラインド処理する。そして、上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後(STEP3)、フォトレジストを現像してフォトレジストパターンを形成し(STEP4)、このパターン化したフォトレジストを用いて対象となる層に対して第3の処理工程を行う(STEP5)。
【0026】
第4の露光工程では、上記第2の露光工程で用いた第2,第4PEP工程用のフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し(STEP1)、この第2のレイアウトパターン領域12−2以外を図4(b)に斜線で示すようにブラインド処理する(STEP2)。この第2のレイアウトパターン領域12−2を用いてフォトレジストの露光を行った後(STEP3)、フォトレジストを現像してフォトレジスタパターンを形成し(STEP4)、このパターン化したフォトレジストを用いて対象となる層に対して第4の処理工程を行う(STEP5)。
【0027】
引き続き、第5の露光工程では、上記第3,第5PEP工程用のフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し(STEP1)、この第2のレイアウトパターン領域12−2以外を図4(b)に斜線で示すようにブラインド処理する(STEP2)。この第2のレイアウトパターン領域12−2を用いてフォトレジストの露光を行った後(STEP3)、フォトレジストを現像してフォトレジストパターンを形成し(STEP4)、このパターン化したフォトレジストを用いて対象となる層に対して第5の処理工程を行う(STEP5)。
【0028】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを複数の露光工程(PEP工程)に用いることができるので、使用するフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。特に、フォトマスクの数の削減は、製造コスト全体に対するフォトマスクのコストが占める割合が高いASICやSoC等のような少量多品種の半導体製品群に好適である。また、検査精度を低下させることなくフォトマスクの低コスト化が図れるので、ウェーハ上で行う機能試験等の検査コストが上昇することもない。更に、一枚のフォトマスクに複数の半導体製品をコンポジットするのとは異なり、1つの半導体製品の異なる露光工程で用いるので、チップサイズの違いによるダイシングの困難化や、無駄な領域の形成等の問題も生じない。もちろん、異なる半導体製品の製造スケジュールや製品毎の生産ロット数量の調整等の問題が生ずることもない。
【0029】
なお、第1,第2のレイアウトパターン領域12−1,12−2は、1つの半導体製品の同じ領域の異なる層のパターンであっても良いし、1つの半導体製品の異なる領域の同じ層のパターンであっても良い。もちろん、1つの半導体製品の異なる領域の異なる層のパターンであっても構わない。
【0030】
また、第1乃至第5の処理工程は、エッチングや不純物のイオン注入等、PEP工程が用いられる種々の処理が適用できる。
【0031】
更に、PEP工程が連続している場合を例に取って説明したが、各PEP工程間に他の処理工程が介在されても良いのは言うまでもない。
【0032】
(変形例1)
上記第1実施の形態では、レイアウトパターン領域が2つの場合を例に取って説明したが、図5に示すように、4つのレイアウトパターン領域12−1〜12−4を設け、一枚のフォトマスクを4つの露光工程(PEP工程)に用いるようにしても良い。すなわち、ガラス基板11に、1つの半導体製品の4つの異なる露光工程で用いられる第1乃至第4のレイアウトパターン領域12−1〜12−4を設け、これらのレイアウトパターン領域12−1〜12−4間に、それぞれクロム(Cr)層等からなる遮光帯領域13−1〜13−4を配置して分離する。上記第1乃至第4のレイアウトパターン領域12−1〜12−4はそれぞれ、複数のチップに対応するチップパターンを有し、これらチップパターン間の領域にダイシング領域が配置されている。そして、露光工程では、4つのレイアウトパターン領域12−1〜12−4の中から1つを選択し、この選択したレイアウトパターン領域以外をブラインド処理して用いる。
【0033】
なお、レイアウトパターン領域を2つ及び4つ設ける場合を例に取って説明したが、3つまたは5つ以上設けても良いのはもちろんである。レイアウトパターン領域の数を増やせば一枚のフォトマスクで露光できる工程が増加するが、レイアウトパターン領域の面積が減少することにより、露光可能な面積が小さくなってスループットが低下し、ロットコストが上昇する。よって、レイアウトパターン領域の数は生産数やコスト等の条件に応じて設定する。
【0034】
図6は、半導体装置の生産数(生涯生産数)と生産コスト(生涯生産コスト)との関係を示している。実線は一枚のフォトマスクに複数のレイアウトパターン領域を設けた本第1の実施の形態による半導体装置の製造方法の場合を示し、破線は露光工程毎に一枚のフォトマスクを用いる従来技術を示している。生産数が多い場合には、レイアウトパターン領域の数を増やすと露光工程でのショット回数が多くなるので、スループットの低下により生産コストが増加する。一方、生産数が少ない場合にはマスク価格の低減により生産コストを低くできる。よって、生産数と生産コストの関係が交差する生産数PXより少ない生産数の時に適用するのが望ましい。
【0035】
(変形例2)
図7は、図1に示したフォトマスク(図5の場合も同様)の変形例を示している。この変形例では、各レイアウトパターン領域(チップ配置群)12−1,12−2に、各々のレイアウトパターン領域12−1,12−2で用いる位置合わせ用のマーク16−1A,16−1B,…とマーク16−2A,16−2B,…を設け、レイアウトパターン領域毎に位置合わせできるようにしている。
【0036】
レイアウトパターン領域毎に、それぞれの領域で使用する位置合わせ用のマークを設けることにより、露光装置のブラインド処理の設定を行って、いずれかのレイアウトパターン領域のみを露光する場合に、対応するマーク16−1A,16−1B,…または16−2A,16−2B,…を用いて位置合わせできるので、より正確な位置合わせが可能となる。
【0037】
(変形例3)
図8は、スキャンニング方式で露光する場合のレイアウトパターン領域の配置例を示している。ここではガラス基板11上に3つのレイアウトパターン領域12−1,12−2,12−3を露光光のスキャン方向SCと直交する方向に沿って配置している。レイアウトパターン領域12−1と12−2間にはクロム(Cr)層等からなる遮光帯領域13−1がスキャン方向に沿って配置され、レイアウトパターン領域12−2と12−3間には遮光帯領域13−2がスキャン方向に沿って配置されて分離されている。また、各レイアウトパターン領域12−1〜12−3中には、複数のチップ14−1A,14−1B,14−1C,…に対応するチップパターンが形成され、これらチップパターン間の領域にダイシング領域15−1,…が配置されている。
【0038】
このように、レイアウトパターン領域を露光光のスキャン方向SCに合わせて配置することにより、スキャンニング方式で露光する場合のステージの移動時間とアライメント調整時間の短縮を図ることができ、スループットの低下を抑制できる。
【0039】
(実施例1)
図9は、上記図2に示した半導体装置の製造方法の具体的な適用例を示している。この例では、半導体装置における異なる層を一枚のフォトマスクを用いてパターニングする。換言すれば、一枚のフォトマスクで複数のPEP工程を実行するものである。
【0040】
各PEP工程の前には、処理の対象となるポリシリコン層の形成工程、絶縁膜の形成工程、第1層目の金属層の形成工程、層間絶縁膜の形成工程、及び第2層目の金属層の形成工程等が含まれているが、ここでは説明を簡単にするためにPEP工程のみを抽出している。
【0041】
まず、第1のPEP工程では、ポリシリコン配線(MOSFETのゲート電極等も含む)用の一枚のフォトマスクを用いて第1の露光工程を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクにしてポリシリコン層をエッチングし、ポリシリコン配線やMOSFETのゲート電極等を形成する。
【0042】
次に、第2のPEP工程では、コンタクトホール及びヴィアホール用のフォトマスクを用いる。このコンタクトホール及びヴィアホール用のフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1がコンタクトホール、第2のレイアウトパターン領域12−2がヴィアホールに対応したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、この第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの第2の露光工程を実行した後、フォトレジストを現像してフォトレジストパターンを形成する。このパターン化したフォトレジストをマスクに用いて、例えば上記ポリシリコン層上に形成された絶縁膜にコンタクトホールの開口を行う。
【0043】
次の第3のPEP工程では、第1層目の金属配線及び第2層目の金属配線用のフォトマスクを用いて露光を行う。この第1層目の金属配線及び第2層目の金属配線用のフォトマスクは、図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第1層目の金属配線、第2のレイアウトパターン領域12−2が第2層目の金属配線に対応したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、この第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いて第3の露光工程を実行した後、例えば上記絶縁膜上に形成した第1層目の金属層をパターニングし、第2層目の金属配線を形成する。
【0044】
第4のPEP工程では、上記第2,第4工程用のフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示すようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて上記第1層目の金属配線上に形成した層間絶縁膜にヴィアホールを形成する。
【0045】
引き続き、第5のPEP工程では、上記第3,第5工程用のフォトマスクを用いて、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示したようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて第2層目の金属層をパターニングする。これによって、第2層目の金属配線を形成する。
【0046】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクをコンタクトホールの形成とヴィアホールの形成のための露光工程に用い、且つ一枚のフォトマスクを第1層目の金属配線と第2層目の金属配線をパターニングするための露光工程に用いることができる。すなわち、一枚のフォトマスクで異なる複数の露光工程で異なる領域を露光できるので、異なる層のパターニングを行う場合にフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0047】
(実施例2)
図10は、上記図2に示した半導体装置の製造方法の具体的な適用例を示している。この例では、OPC(光近接効果補正)がそれぞれ異なるフォトマスクを用いた半導体装置の製造方法を示しており、一枚のガラス基板にOPCが異なる第1,第2のレイアウトパターン領域を設けている。
【0048】
各PEP工程の前には、第1乃至第5のOPCで処理される層の形成工程等が含まれているが、ここでは説明を簡単にするためにPEP工程のみを抽出している。
【0049】
すなわち、第1の露光工程では、第1のOPCに対応する処理を施した一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第1の処理工程を行う。
【0050】
次に、第2の露光工程では、第2,第4のOPCに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第2のOPCに対応する処理、第2のレイアウトパターン領域12−2が第4のOPCに対応する処理を施したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第2の処理工程を行う。
【0051】
次の第3の露光工程では、第3,第5のOPCに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第3のOPCに対応する処理、第2のレイアウトパターン領域12−2が第5のOPCに対応する処理を施したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第3の処理工程を行う。
【0052】
第4の露光工程では、上記第2,第4のOPCに対応する処理を施したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示すようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第4の処理工程を行う。
【0053】
引き続き、第5の露光工程では、上記第3,第5のOPCに対応する処理を施したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示したようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第5の処理工程を行う。
【0054】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを第2,第4のOPCに対応する露光工程に用い、且つ一枚のフォトマスクを第3,第5のOPCに対応する露光工程に用いることができるので、OPC処理が異なる場合にもフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0055】
(実施例3)
図11は、上記図2に示した半導体装置の製造方法の具体的な適用例を示している。この例では、PPC(プロセス近接効果補正)がそれぞれ異なるフォトマスクを用いた半導体装置の製造方法を示しており、一枚のガラス基板にPPCが異なる第1,第2のレイアウトパターン領域を設けている。
【0056】
各PEP工程の前には、第1乃至第5のPPCで処理される層の形成工程等が含まれているが、ここでは説明を簡単にするためにPEP工程のみを抽出している。
【0057】
すなわち、第1の露光工程では、第1のPPCに対応する処理を施した一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第1の処理工程を行う。
【0058】
次に、第2の露光工程では、第2,第4のPPCに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第2のPPCに対応する処理、第2のレイアウトパターン領域12−2が第4のPPCに対応する処理を施したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第2の処理工程を行う。
【0059】
次の第3の露光工程では、第3,第5のPPCに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第3のPPCに対応する処理、第2のレイアウトパターン領域12−2が第5のPPCに対応する処理を施したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第3の処理工程を行う。
【0060】
第4の露光工程では、上記第2,第4のPPCに対応する処理を施したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示すようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第4の処理工程を行う。
【0061】
引き続き、第5の露光工程では、上記第3,第5のPPCに対応する処理を施したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示したようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第5の処理工程を行う。
【0062】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを第2,第4のPPCに対応する露光工程に用い、且つ一枚のフォトマスクを第3,第5のPPCに対応する露光工程に用いることができるので、PPC処理が異なる場合にもフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0063】
(実施例4)
図12は、上記図2に示した半導体装置の製造方法の具体的な適用例を示している。この例では、デザインルールがそれぞれ異なるフォトマスクを用いた半導体装置の製造方法を示しており、一枚のガラス基板にデザインルールが異なる第1,第2のレイアウトパターン領域を設けている。
【0064】
各PEP工程の前には、第1乃至第5のデザインルールで処理される層の形成工程等が含まれているが、ここでは説明を簡単にするためにPEP工程のみを抽出している。
【0065】
すなわち、第1の露光工程では、第1のデザインルールで形成した一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第1の処理工程を行う。
【0066】
次に、第2の露光工程では、第2,第4のデザインルールで形成した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第2のデザインルール、第2のレイアウトパターン領域12−2が第4のデザインルールで形成したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第2の処理工程を行う。
【0067】
次の第3の露光工程では、第3,第5のデザインルールで形成した一枚のフォトマスクを用いる。このフォトマスクは、例えば図1に示したフォトマスクにおける第1のレイアウトパターン領域12−1が第3のデザインルール、第2のレイアウトパターン領域12−2が第5のデザインルールで形成したパターンになっている。そして、第1のレイアウトパターン領域12−1を選択し、図4(a)に示すように第1のレイアウトパターン領域12−1以外をブラインド処理する。上記第1のレイアウトパターン領域12−1を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第3の処理工程を行う。
【0068】
第4の露光工程では、上記第2,第4のデザインルールで形成したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示すようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第4の処理工程を行う。
【0069】
引き続き、第5の露光工程では、上記第3,第5のデザインルールで形成したフォトマスクを用いる。そして、第2のレイアウトパターン領域12−2を選択し、この第2のレイアウトパターン領域12−2以外を図4(b)に示したようにブラインド処理する。この第2のレイアウトパターン領域12−2を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第5の処理工程を行う。
【0070】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを第2,第4のデザインルールに対応する露光工程に用い、且つ一枚のフォトマスクを第3,第5のデザインルールに対応する露光工程に用いることができるので、デザインルールが異なる場合にもフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0071】
なお、上記実施例1乃至4では、半導体装置における異なる層、光近接効果補正が異なる層、プロセス近接効果補正が異なる層、デザインルールが異なる層等に応じて複数のレイアウトパターン領域の中から、1つのレイアウトパターン領域を選択する場合を例に取って説明したが、これらの種々の異なる条件の中から複数を組み合わせて選択しても良い。
【0072】
[第2の実施の形態]
図13は、この発明の第2の実施の形態に係るフォトマスクの平面図である。前述した第1の実施の形態とその変形例及び実施例では、ガラス基板に1つの半導体製品の異なる露光工程で用いられる複数のレイアウトパターン領域を設けたのに対し、本第2の実施の形態では1つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域を設けている。そして、マスク検査を行って、上記複数のレイアウトパターン領域のうち良品のレイアウトパターン領域を選択して用いるようにしている。
【0073】
すなわち、図13に示すように、ガラス基板11に、1つの半導体製品の同一の露光工程で用いられる同一パターンの複数のレイアウトパターン領域12−1,12−1’を設けている。これらのレイアウトパターン領域12−1,12−1’は、クロム(Cr)層等からなる遮光帯領域13で分離されている。上記第1,第2のレイアウトパターン領域12−1,12−1’はそれぞれ、複数のチップ14−1A,14−1B,14−1C,…、14−1A’,14−1B’,14−1C’,…に対応するチップパターンを有し、これらチップパターン間の領域にダイシング領域15−1,15−1’が配置されている。
【0074】
また、各々のレイアウトパターン領域12−1,12−1’には、位置合わせ用のマーク16−1A,16−1B,…とマーク16−1A’,16−1B’,…が設けられており、レイアウトパターン領域毎に位置合わせ可能になっている。
【0075】
図14は、上記図13に示したフォトマスクを用いた半導体装置の製造工程におけるPEP工程について説明するための製造工程図である。まず、上記2つのレイアウトパターン領域12−1,12−1’を検査して良品を選択し(STEP1)、この選択したレイアウトパターン領域以外(非選択のレイアウトパターン領域)を図4(a)または図4(b)に示したようにブラインド処理する(STEP2)。上記選択したレイアウトパターン領域を用いてフォトレジストの露光を行った後(STEP3)、フォトレジストを現像してフォトレジストパターンを形成する(STEP4)。そして、このパターン化したフォトレジストをマスクに用いて対象となる層に対して処理を施す(STEP5)。
【0076】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクに設けた複数のレイアウトパターン領域から良品のみを選択して用いることができるので、たとえフォトマスクの精度を下げたり検査コストを下げても不良品が発生するのを抑制できる。よって、フォトマスクの数は削減できないものの、フォトマスクの歩留まりを向上でき、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【0077】
(変形例4)
なお、上記第2の実施の形態では、2つのレイアウトパターン領域を設ける場合を例に取って説明したが、図15に示すように3つのレイアウトパターン領域12−1,12−1’,12−1’’を設けても良いのはもちろんである。また、4つ以上のレイアウトパターン領域を設けて選択するようにしても良い。
【0078】
この際、各々のレイアウトパターン領域12−1,12−1’,12−1’’に、位置合わせ用のマークを設け、レイアウトパターン領域12−1,12−1’,12−1’’毎に位置合わせをできるようにするのが望ましい。
【0079】
また、レイアウトパターン領域を露光光のスキャン方向SCと直交する方向に沿って配置すれば、スキャンニング方式で露光する場合のステージの移動時間とアライメント調整時間の短縮を図ることができ、スループットの低下を抑制できる。
【0080】
(変形例5)
上述した第2の実施の形態及び変形例4に係るフォトマスクでは、1つの半導体製品の同一の露光工程で用いられる同一パターンの複数のレイアウトパターン領域を設ける場合を例に取って説明した。しかしながら、要求されるスペック(検査規格)の異なる複数のレイアウトパターン領域を一枚のガラス基板に形成しても良い。
【0081】
すなわち、図16に示すように、ガラス基板11上に検査規格の高いレイアウトパターン領域17−1,17−2と18−1,18−2を2つずつ配置し、検査規格の低いレイアウトパターン領域19,20は1つずつ配置する。
【0082】
このような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、マスク検査の際に、検査規格の高いレイアウトパターン領域17−1,17−2と18−1,18−2は、2つのうち少なくともどちらか一方が良品であれば当該フォトマスクを良品として扱うことができるので、フォトマスクの歩留まりを向上できる。検査規格の低いレイアウトパターン領域19,20の配置数を減らして占有面積を小さくするので、フォトマスクのコストを低減できる。
【0083】
上述したように、この発明の各実施の形態、その変形例並びに各実施例に係るフォトマスク及びその製造方法によれば、マスク精度を低下させることなく、且つコンポジットマスクを用いる場合のような不利益を生ずることなく、フォトマスクの価格を下げて製品の製造費や開発費を削減でき、半導体装置の製造コストも低減できる。
【0084】
また、i線露光の場合には、i線の最大露光領域によって一部の半導体製品ではフォトマスク上に描画できる領域の制約があった。しかし、一枚のガラス基板上に複数のレイアウトパターン領域を設けることにより、その制約を撤廃することが可能となり、マスク描画領域の有効活用ができる。
【0085】
更に、レイアウトパターン領域別に検査規格を変更可能にすることで、フォトマスク作製の歩留まりの向上にも効果がある。
【0086】
以上各実施の形態、その変形例及び各実施例を用いてこの発明の説明を行ったが、この発明は上記各実施の形態やその変形例、各実施例等に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態、その変形例、各実施例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態、その変形例、各実施例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0087】
【発明の効果】
以上説明したように、この発明によれば、半導体装置の製造コストを削減できるフォトマスク、及びこのマスクを用いた半導体装置の製造方法が得られる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係るフォトマスクの平面図。
【図2】この発明の実施の形態に係る半導体装置の製造方法について説明するためのもので、図1に示したフォトマスクを用いた半導体装置の製造工程の一部を抽出して示す製造工程図。
【図3】図2に示した各PEP工程をより詳細に示す製造工程図。
【図4】図2に示した製造工程におけるブラインド処理について説明するための平面図。
【図5】この発明の第1の実施の形態に係るフォトマスクの第1の変形例を示す平面図。
【図6】半導体装置の生産数と生産コストとの関係を従来と第1の実施の形態とで比較して示す図。
【図7】この発明の第1の実施の形態に係るフォトマスクの第2の変形例を示す平面図。
【図8】この発明の第1の実施の形態に係るフォトマスクの第3の変形例を示す平面図。
【図9】この発明の第1の実施の形態に係る半導体装置の製造方法における第1の実施例を示す製造工程図。
【図10】この発明の第1の実施の形態に係る半導体装置の製造方法における第2の実施例を示す製造工程図。
【図11】この発明の第1の実施の形態に係る半導体装置の製造方法における第3の実施例を示す製造工程図。
【図12】この発明の第1の実施の形態に係る半導体装置の製造方法における第4の実施例を示す製造工程図。
【図13】この発明の第2の実施の形態に係るフォトマスクの平面図。
【図14】図13に示したフォトマスクを用いた半導体装置の製造工程におけるPEP工程について説明するための製造工程図。
【図15】この発明の第2の実施の形態に係るフォトマスクの第4の変形例の平面図。
【図16】この発明の第2の実施の形態に係るフォトマスクの第5の変形例の平面図。
【図17】従来のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造工程について説明するためのもので、フォトマスクの平面図。
【図18】従来のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造工程について説明するためのもので、半導体装置の製造工程の一部を抽出して示す製造工程図。
【図19】フォトマスクの価格を低減できる従来のフォトマスクを示す平面図。
【符号の説明】
11…ガラス基板、12−1〜12−4,12−1,12−1’,12−1’’,17−1,17−2,18−1,18−2,19,20…レイアウトパターン領域、13,13−1〜13−4…遮光帯領域、14−1A,14−1B,14−1C,14−2A,14−2B,14−2C,14−3A,14−3B,14−3C,14−4A,14−4B,14−4C…チップ、15,15−1,15−2…ダイシング領域、16−1A,16−1B,16−1A’,16−1B’…位置合わせ用のマーク、SC…スキャン方向。
Claims (26)
- 1つの製品の異なる露光工程で用いられる複数のレイアウトパターン領域と、前記複数のレイアウトパターン領域を分離する遮光帯領域とを単一の基板に備えることを特徴とするフォトマスク。
- 前記複数のレイアウトパターン領域は、半導体装置における異なる層に対応することを特徴とする請求項1に記載のフォトマスク。
- 前記複数のレイアウトパターン領域は、光近接効果補正が異なることを特徴とする請求項1または2に記載のフォトマスク。
- 前記複数のレイアウトパターン領域は、プロセス近接効果補正が異なることを特徴とする請求項1乃至3いずれか1つの項に記載のフォトマスク。
- 前記複数のレイアウトパターン領域は、デザインルールが異なることを特徴とする請求項1乃至4いずれか1つの項に記載のフォトマスク。
- 前記複数のレイアウトパターン領域はそれぞれ、レイアウトパターン領域毎に設けられ、各々が対応するレイアウトパターン領域の位置合わせを行うための複数のマークを備えることを特徴とする請求項1乃至5いずれか1つの項に記載のフォトマスク。
- 前記複数のレイアウトパターン領域は、露光光のスキャン方向と直交する方向に配置され、前記遮光帯領域は、前記露光光のスキャン方向に沿って配置されることを特徴とする請求項1乃至6いずれか1つの項に記載のフォトマスク。
- 前記複数のレイアウトパターン領域はそれぞれ、複数のチップに対応するチップパターンと、各チップパターン間の領域に配置されるダイシング領域とを有することを特徴とする請求項1乃至7いずれか1つの項に記載のフォトマスク。
- 1つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域と、前記複数のレイアウトパターン領域を分離する遮光帯領域とを単一の基板に備え、前記複数のレイアウトパターン領域のうち良品のレイアウトパターン領域を選択して用いることを特徴とするフォトマスク。
- 前記複数のレイアウトパターン領域は、露光光のスキャン方向と直交する方向に配置され、前記遮光帯領域は、前記露光光のスキャン方向に沿って配置されることを特徴とする請求項9に記載のフォトマスク。
- 前記複数のレイアウトパターン領域はそれぞれ、複数のチップに対応するチップパターンと、各チップパターン間の領域に配置されるダイシング領域とを有することを特徴とする請求項9または10に記載のフォトマスク。
- 複数の第1のレイアウトパターン領域と、前記複数の第1のレイアウトパターン領域を分離する第1の遮光帯領域と、同一パターンの複数の第2のレイアウトパターン領域と、前記第2のレイアウトパターン領域を分離する第2の遮光帯領域とを単一の基板に備え、
前記第1のレイアウトパターン領域は1つの製品の異なる露光工程で用いられ、前記第2のレイアウトパターン領域は良品のレイアウトパターン領域を選択して前記第1のレイアウトパターン領域と異なる露光工程で用いることを特徴とするフォトマスク。 - 前記複数の第1のレイアウトパターン領域は、半導体装置における異なる層に対応することを特徴とする請求項12に記載のフォトマスク。
- 前記複数の第1のレイアウトパターン領域は、光近接効果補正が異なることを特徴とする請求項12または13に記載のフォトマスク。
- 前記複数の第1のレイアウトパターン領域は、プロセス近接効果補正が異なることを特徴とする請求項12乃至14いずれか1つの項に記載のフォトマスク。
- 前記複数の第1のレイアウトパターン領域は、デザインルールが異なることを特徴とする請求項12乃至15いずれか1つの項に記載のフォトマスク。
- 前記複数の第1のレイアウトパターン領域及び前記複数の第2のレイアウトパターン領域はそれぞれ、レイアウトパターン領域毎に設けられ、各々が対応するレイアウトパターン領域の位置合わせを行うための複数のマークを備えることを特徴とする請求項12乃至16いずれか1つの項に記載のフォトマスク。
- 前記複数の第1のレイアウトパターン領域及び前記複数の第2のレイアウトパターン領域はそれぞれ、露光光のスキャン方向と直交する方向に配置され、前記遮光帯領域は、前記露光光のスキャン方向に沿って配置されることを特徴とする請求項12乃至17いずれか1つの項に記載のフォトマスク。
- 前記複数の第1のレイアウトパターン領域及び前記複数の第2のレイアウトパターン領域はそれぞれ、複数のチップに対応するチップパターンと、各チップパターン間の領域に配置されるダイシング領域とを有することを特徴とする請求項12乃至18いずれか1つの項に記載のフォトマスク。
- 異なる露光工程で用いられる複数のレイアウトパターン領域が遮光帯領域で分離されたフォトマスクからレイアウトパターン領域を選択する第1の選択工程と、
前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、選択した前記レイアウトパターン領域を用いてフォトレジストを露光する第1の露光工程と、
前記第1の露光工程で露光したフォトレジストを現像してフォトレジストのパターンを形成する第1の現像工程と、
前記第1の現像工程でパターン化された前記フォトレジストを用いて処理を行う第1の処理工程と、
前記フォトマスクから別のレイアウトパターン領域を選択する第2の選択工程と、
前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、前記フォトマスクの選択した前記レイアウトパターン領域を用いてフォトレジストを露光する第2の露光工程と、
前記第2の露光工程で露光したフォトレジストを現像してフォトレジストのパターンを形成する第2の現像工程と、
前記第2の現像工程でパターン化された前記フォトレジストを用いて処理を行う第2の処理工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記第1,第2の選択工程はそれぞれ、処理する層、光近接効果補正、プロセス近接効果補正、及びデザインルールの少なくともいずれか1つに応じて行われることを特徴とする請求項20に記載の半導体装置の製造方法。
- 前記第1,第2の選択工程はそれぞれ、露光光のスキャン方向と直交する方向に選択するものであることを特徴とする請求項20または21に記載の半導体装置の製造方法。
- 前記ブラインド処理は、露光装置におけるブラインド領域の設定を変更して行うことを特徴とする請求項20乃至22いずれか1つの項に記載の半導体装置の製造方法。
- 前記第1,第2の処理工程はそれぞれ、エッチングを含むことを特徴とする請求項20乃至23いずれか1つの項に記載の半導体装置の製造方法。
- 1つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域が遮光帯領域で分離されたフォトマスクを検査し、良品のレイアウトパターン領域を選択する工程と、
前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、前記フォトマスクの選択した前記レイアウトパターン領域を用いてフォトレジストを露光する工程と、
前記露光したフォトレジストを現像してフォトレジストのパターンを形成する工程と、
パターン化された前記フォトレジストを用いて処理を行う工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記第1,第2の処理工程は、エッチングを含むことを特徴とする請求項25に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003114784A JP2004317975A (ja) | 2003-04-18 | 2003-04-18 | フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003114784A JP2004317975A (ja) | 2003-04-18 | 2003-04-18 | フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004317975A true JP2004317975A (ja) | 2004-11-11 |
Family
ID=33474252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003114784A Withdrawn JP2004317975A (ja) | 2003-04-18 | 2003-04-18 | フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004317975A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005084379A (ja) * | 2003-09-09 | 2005-03-31 | Renesas Technology Corp | フォトマスクおよび半導体装置の製造方法 |
JP2007142328A (ja) * | 2005-11-22 | 2007-06-07 | Renesas Technology Corp | 半導体装置の製造方法、マスクおよび半導体装置 |
JP2008098203A (ja) * | 2006-10-05 | 2008-04-24 | Fujitsu Ltd | 膜のパターニング方法及び露光用マスク |
JP2009533868A (ja) * | 2006-04-14 | 2009-09-17 | アルテラ コーポレイション | 二重露光フォトリソグラフィ方法 |
US7755207B2 (en) | 2005-07-27 | 2010-07-13 | Ricoh Company, Ltd. | Wafer, reticle, and exposure method using the wafer and reticle |
WO2011019354A1 (en) * | 2009-08-14 | 2011-02-17 | Hewlett-Packard Development Company, L.P. | Multilayer circuit |
JP2011124356A (ja) * | 2009-12-10 | 2011-06-23 | Dainippon Printing Co Ltd | レチクルを用いた複数パターンの形成方法及びパターン形成装置 |
WO2014123030A1 (ja) * | 2013-02-07 | 2014-08-14 | 堺ディスプレイプロダクト株式会社 | フォトマスク、フォトマスクの製造方法及び露光装置 |
JP2020510864A (ja) * | 2017-02-21 | 2020-04-09 | ケーエルエー コーポレイション | 2つのフォトマスクを比較することによるフォトマスクの検査 |
-
2003
- 2003-04-18 JP JP2003114784A patent/JP2004317975A/ja not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005084379A (ja) * | 2003-09-09 | 2005-03-31 | Renesas Technology Corp | フォトマスクおよび半導体装置の製造方法 |
US7755207B2 (en) | 2005-07-27 | 2010-07-13 | Ricoh Company, Ltd. | Wafer, reticle, and exposure method using the wafer and reticle |
JP2007142328A (ja) * | 2005-11-22 | 2007-06-07 | Renesas Technology Corp | 半導体装置の製造方法、マスクおよび半導体装置 |
JP2009533868A (ja) * | 2006-04-14 | 2009-09-17 | アルテラ コーポレイション | 二重露光フォトリソグラフィ方法 |
JP2008098203A (ja) * | 2006-10-05 | 2008-04-24 | Fujitsu Ltd | 膜のパターニング方法及び露光用マスク |
WO2011019354A1 (en) * | 2009-08-14 | 2011-02-17 | Hewlett-Packard Development Company, L.P. | Multilayer circuit |
US9793275B2 (en) | 2009-08-14 | 2017-10-17 | Hewlett Packard Enterprise Development Lp | Multilayer circuit |
JP2011124356A (ja) * | 2009-12-10 | 2011-06-23 | Dainippon Printing Co Ltd | レチクルを用いた複数パターンの形成方法及びパターン形成装置 |
WO2014123030A1 (ja) * | 2013-02-07 | 2014-08-14 | 堺ディスプレイプロダクト株式会社 | フォトマスク、フォトマスクの製造方法及び露光装置 |
US9563118B2 (en) | 2013-02-07 | 2017-02-07 | Sakai Display Products Corporation | Photomask, method of manufacturing photomask and exposure apparatus |
JP2020510864A (ja) * | 2017-02-21 | 2020-04-09 | ケーエルエー コーポレイション | 2つのフォトマスクを比較することによるフォトマスクの検査 |
JP7035069B2 (ja) | 2017-02-21 | 2022-03-14 | ケーエルエー コーポレイション | 2つのフォトマスクを比較することによるフォトマスクの検査 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7569309B2 (en) | Gate critical dimension variation by use of ghost features | |
US8143731B2 (en) | Integrated alignment and overlay mark | |
US7316935B1 (en) | Reticle for layout modification of wafer test structure areas | |
US7807343B2 (en) | EDA methodology for extending ghost feature beyond notched active to improve adjacent gate CD control using a two-print-two-etch approach | |
US7008731B2 (en) | Method of manufacturing a photomask and method of manufacturing a semiconductor device using the photomask | |
JP2001135569A (ja) | 逐次露光方法および逐次露光用マスク | |
JP2004317975A (ja) | フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法 | |
US20020081502A1 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
US7745067B2 (en) | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements | |
US20060093924A1 (en) | Method and apparatus for correction of defects in lithography masks | |
JP2002196470A (ja) | フォトマスクの製造方法および半導体集積回路装置の製造方法 | |
US6841313B2 (en) | Photomask with dies relating to different functionalities | |
KR100529619B1 (ko) | 반도체 소자의 마스크 및 그 패턴 형성 방법 | |
WO2021164608A1 (zh) | 应用于半导体光刻工艺中的掩膜版及光刻工艺方法 | |
US7378289B1 (en) | Method for forming photomask having test patterns in blading areas | |
US11094644B2 (en) | Integrated circuit with scribe lane patterns for defect reduction | |
TWI406145B (zh) | 光罩缺陷判定方法 | |
JPH1069059A (ja) | レチクルマスクの作成方法 | |
US20170005015A1 (en) | Monitor process for lithography and etching processes | |
JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
KR20170052886A (ko) | 포토마스크 블랭크 및 이를 이용한 포토마스크 제조방법 | |
JP2007165347A (ja) | 半導体装置の製造方法、ウェハおよびウェハの製造方法 | |
CN114326336B (zh) | 一种大尺寸芯片曝光方法 | |
JP2004214256A (ja) | 半導体装置の製造方法 | |
JP2009049161A (ja) | ショット分割繋ぎ位置選択方法及びショット分割露光システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |