JP2009533868A - 二重露光フォトリソグラフィ方法 - Google Patents
二重露光フォトリソグラフィ方法 Download PDFInfo
- Publication number
- JP2009533868A JP2009533868A JP2009505416A JP2009505416A JP2009533868A JP 2009533868 A JP2009533868 A JP 2009533868A JP 2009505416 A JP2009505416 A JP 2009505416A JP 2009505416 A JP2009505416 A JP 2009505416A JP 2009533868 A JP2009533868 A JP 2009533868A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- pattern
- work surface
- layer
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】二重露光フォトリソグラフィ方法を提供する。
【解決手段】第1の高解像度パターンが、作業表面上の第1のフォトレジスト層に形成され、第1の層の一部分は除去されて、作業表面上にこのパターンを露出する。作業表面の露出部分と第1の層の残り部分とは、次に、第2のフォトレジスト層によって覆われる。第2のより低解像度のパターンが、次に第2の層に形成され、第2の層の一部分が除去され、第1のパターンの部分集合である第3のパターンを作業表面上に露出する。標準(非カスタム)マスクを使用して第1のパターンを形成することができ、一方、カスタムであるがより低解像度のマスクは、第2のパターンを形成するのに使用される。
【選択図】図1
【解決手段】第1の高解像度パターンが、作業表面上の第1のフォトレジスト層に形成され、第1の層の一部分は除去されて、作業表面上にこのパターンを露出する。作業表面の露出部分と第1の層の残り部分とは、次に、第2のフォトレジスト層によって覆われる。第2のより低解像度のパターンが、次に第2の層に形成され、第2の層の一部分が除去され、第1のパターンの部分集合である第3のパターンを作業表面上に露出する。標準(非カスタム)マスクを使用して第1のパターンを形成することができ、一方、カスタムであるがより低解像度のマスクは、第2のパターンを形成するのに使用される。
【選択図】図1
Description
本発明は、二重露光フォトリソグラフィ方法に関する。本発明は、極めて高い解像度での作業表面の加工に特に有用である。本発明は、集積回路内の半導体基板の表面上に形成されたメタライゼーション層又はビアの加工に関連して以下に説明するが、本発明は、基板又は基板上のポリシリコンのような他の層の加工に使用することができると考えられる。
多くの種類の集積回路(IC)は、標準化された構造を含む。これらのICは特定用途向け集積回路(ASIC)と呼ばれる。これらのASICとしては、予め設計された標準回路のライブラリから選択され、ASIC全体を形成するために独特な配列に互いに接続した様々な回路(又はセル)を含む標準セルASICと、特定の論理機能を達成するために選択的に相互接続した論理素子のアレイを含むプログラマブル論理デバイス(PLD)と、プログラマブルスイッチによって相互接続可能な標準回路であるフィールド・プログラマブル・ゲート・アレイ(FPGA)とが挙げられる。標準セルASIC内のセルの間の接続は、ASICのメタライゼーション層及びビアに形成され、これらの接続は、これらの層を形成するために使用されるマスク上に指定される。結果として、各マスク層は、カスタマイズする必要があり、長期の設計サイクル及びかなりの非反復エンジニアリング(NRE)コストが生じる。設計スペクトルの他方の側では、FPGAの回路を相互接続するプログラマブルスイッチは、通常FPGAの一部分である設定可能メモリ内に格納されたビットによって制御又は設定される。結果として、FPGAを形成するために使用されるマスク層は、カスタマイズを必要とせず、その結果、開発がより迅速であり、かつNREコストがない。しかし、FPGAは、同じタスクを達成する標準セルASICに比べて、より高いユニット価格及びより高い電力消費を通常有する。ASICに関する更に別の情報は、M.J.S.Smith著「特定用途向け集積回路」(Addison−Wesley、 1997)に見出すことができる。
より最近の発展は、構造化ASIC又は構造化アレイ又はプラットフォームASICと様々に称される別の種類のASICである。構造化ASICは、標準セルASICに比べてより迅速な開発時間及び低いNREコストを提供し、高級FPGAに比べて顕著に低いユニットコスト及び電力と、多くの場合により高い性能とを提供する。構造化ASICは、予備加工して予備検証されたメタライゼーションの基部層内にメモリ、位相ロックループ(PLL)、クロックネットワーク、及び電力バスのような論理及びハード機能を組み込んでいる。従って、これらの層を形成するマスクは、各種の構造化ASICに使用される標準(すなわち、非カスタム)マスクであり、これらの設計に伴うNREコストは、多数のデバイスにわたって分散させることができる。構造化ASICは、重要な金属層を形成するごく僅かの高解像度マスクを用いてカスタマイズされる。一般的に、これらの高解像度マスクは、最小特徴部を形成するのに使用され、この特徴部は、それらが使用される技術ノードに対して形成することができる。
1つの種類の構造化ASICは、本発明の譲り受け人である「Altera Corporation」によって供給される「HardCopy(登録商標)」構造化ASICである。「HardCopy(登録商標)」構造化ASICは、ASICの基部層内にAlteraの「Stratix(登録商標)」FPGAシリーズ(及び同等I/O)からのハード機能を組み込んでいる。
Alteraの「HardCopy(登録商標)」ASICのような構造化ASICは、開発を加速し、NREコストを低減するのに使用されて成功している。1つの特に有利な設計工程は、プロトタイプ化のための90nmFPGAを使用する設計を検証し、次に、そのFPGA検証済み設計を構造化ASIC内に移動させることである。この設計工程は、Ro Chawlaによるいくつかの論文に説明されており、それらは、Alteraのウェブサイドで入手可能である。
この設計工程は、90nm技術ノードを使用する設計に対してよく機能してきたが、65nm技術ノードのようなより進歩した技術ノードに移行するとマスクコストが顕著に上昇する。特に、65nm技術ノードのカスタム金属層に使用されるマスクのコストは、90nm技術ノードのカスタム金属層に使用されるこうしたマスクのコストの2倍を超える。
M.J.S.Smith著「特定用途向け集積回路」(Addison−Wesley、 1997)
Ro Chawla、論文、Alteraウェブサイド
S.A.Campbell著「微小電子製作の化学及び工学」、7章(Oxford、2版、2001)
J.D.Plummer他著「シリコンVLSI技術」、5章(Prentice Hall、2000)
本発明は、構造化ASICなどの製造におけるマスクのコストを低減する方法及び装置である。1対のマスク及び一部分の付加的な加工段階が、単一の高解像度マスク及び従来型加工の代わりに使用される。
本発明の例示的な実施形態では、第1のフォトレジスト層が、メタライゼーション又は誘電体の層のような作業表面上に形成される。フォトレジストは、次に、第1のマスクによって定められた特徴部を有するパターンで化学線に露光される。好ましくは、マスクは、極めて高い解像度のマスクであり、マスクによって定められる特徴部は、構造が形成されるフォトレジストの領域全体にわたって延びる規則的アレイの形態にある。
露光段階に引き続き、フォトレジストの一部分が選択的に除去されて、下に重なる作業表面の一部分を露出させる。
第2のフォトレジスト層が、次に、第1のフォトレジスト層上と作業表面上の露出パターン上とに形成される。第2のフォトレジスト層は、次に、第2のマスクによって定められる特徴部を有する第2のパターンで化学線に露光される。好ましくは、第2のマスクは、第1のマスクよりも低い解像度を有し、結果として第1のマスクよりもかなり廉価である。加えて、より低い解像度の露光は、高解像度露光よりも低い周波数での放射線を用いて行うことができ、かつ恐らくはより廉価な露光機器を用いて行うことができる。第2のマスクによって定められる特徴部は、第1のマスクによって定められる特徴部に整列している。
露光段階に引き続き、第2のフォトレジスト層の一部分が選択的に除去されて、下に重なる作業表面の一部分を露出させる。第2の層から除去されたフォトレジストの一部分は、第2のフォトレジスト層の一部分の除去が、作業表面上で以前に露出された第1のパターンの部分集合である作業表面上の第3のパターンを露出するように、以前の除去段階でフォトレジストが除去された領域である第1のフォトレジストの領域に整列させる。
更に、第2のフォトレジスト層の一部分を除去するのに使用された処理は、好ましくは、第2のフォトレジスト層のそれらの部分を除去し、一方で第1のフォトレジスト層を所定の位置に残す。結果として、作業表面上に露出された第3のパターンの特徴部は、第3のパターンがより低解像度の第2のマスクによって一部決められたにも関わらず、第1のパターンの特徴部の高解像度を有する。次に、作業表面の露出部分は、標準技術を用いて加工することができる。
本発明によれば、第1のマスクは、構造化ASICの形成に使用される標準マスクの1つであるのに対して、第2のマスクは、カスタムマスクの1つである。結果として、第1のマスクは、高解像度マスクであるが、そのNREコストを多数のデバイスにわたって分散させ、それによって製造されるデバイス当たりのマスクのコストを低減することができる。更に、第2のマスクは、特定デバイスのためにのみ設計されたカスタムマスクであるが、それは、第1のマスクのように高解像度であることは必要とされず、一部の場合には、かなり廉価である可能性がある。
本出願人の発明の特定の用途において、第1のマスクは、接続をメタライゼーション層又はビアのアレイによって行うことができると考えられる全ての位置で作業表面を露出させるのに使用することができ、第2のマスクは、接続が特定のデバイスにおいて必要とされる位置のみを露出させるために使用される。
本発明の代替的な実施形態では、フォトレジストの1つ又はそれよりも多くの層の代わりに、1つ又はそれよりも多くのハードマスクを使用することができる。
当業技術で公知のように、ポジ型及びネガ型フォトレジストを利用することができる。ポジ型フォトレジストは、化学線での露光の結果として現像液により可溶になり、一方、ネガ型フォトレジストは、化学線での露光の結果として可溶性が減少する。どの種類のフォトレジストが使用されたとしても、露光パターンがフォトレジストに形成され、公知の方法を用いてフォトレジスト層のより可溶な部分が除去される。ネガ型フォトレジストの使用は、両方の露光段階をフォトレジストの同じ層において順次的に行うことができ、それによって第2のフォトレジスト層を付加させる必要性を解消するという追加の利点を有する。そのような場合には、2つの露光は、有利な態様においては、異なる放射線周波数を用いて行われ、高解像度の露光は、より高い周波数で行われる。
本発明のこれら及び他の目的及び利点は、以下の「発明を実施するための最良の形態」でより容易に明白になるであろう。
当業技術で公知のように、メタライゼーションのいくつかの層は、半導体基板の表面上に積み重ねて形成される。下に重なる基板内に形成された回路を相互接続する導電性経路を形成するために、標準フォトリソグラフィ段階を用いてメタライゼーションの層内にパターンが形成される。アルミニウムメタライゼーションの1つの層を形成し加工するための一般的手順が図1に示されている。更なる詳細は、S.A.Campbell著「微小電子製作の化学及び工学」、7章(Oxford、2版、2001)、及びJ.D.Plummer他著「シリコンVLSI技術」、5章(Prentice Hall、2000)のような半導体加工に関する多くの教科書に見出すことができる。
図1に示すように、段階10で、金属の層が下に重なる表面上に形成される。段階20で、均一なフォトレジスト層が金属層上に形成される。段階30で、フォトレジストが、マスクによって定められた特徴部を有するパターンで化学線に露光される。露光段階に続き、段階40で、下に重なる金属層の一部分を露出させるためにフォトレジストの一部分が選択的に除去される。当業技術で公知のように、異なる型のフォトレジストを利用することができ、ネガ型フォトレジストは、化学線での露光の結果として現像液への可溶性が落ち、ポジ型フォトレジストは、より可溶になる。どの種類のフォトレジストが使用されたとしても、露光パターンがフォトレジスト内に形成され、公知の方法を用いてフォトレジスト層のより可溶な部分が除去される。結果として、このパターンのネガ又はポジのいずれかがフォトレジスト層から除去され、下の金属層が露出される。段階50で、次に、金属層の露出部分が除去され、それによってフォトレジストから金属層にパターンが転写される。段階60で、フォトレジストが除去されて金属層内に形成されたパターンが残され、段階70で、パターン化金属層上に絶縁層が形成される。段階80で、絶縁層内の選択された場所にビアが形成され、パターン化金属層への電気的接続を提供する。この時点で、上述の段階を用いて、別の金属層を絶縁層の上に形成することができる。
構造化ASICの形成においては、この処理は、メモリ、PLL、クロック、及び電力バスのような論理及びハード機能を提供するメタライゼーション層を形成するために標準(すなわち、非カスタム)マスクを用いて数回反復される。構造化ASICは、重要な金属層を形成する僅かな高解像度のカスタムマスクを用いて完成される。
当業技術で公知のように、最新の技術ノードは、ダマシン処理によって作られた銅メタライゼーションを使用する。銅メタライゼーションの形成において使用されるフォトリソグラフィ処理は、アルミニウムメタライゼーションの形成において使用されるものと同様であるが、ダマシン処理においては、作業表面は、誘電体層であってその中にマスクパターンがトレンチ又はビアとして転写され、それは、続いて電気メッキによって銅で充填される。
本発明は、加工段階の従来型手順を1つ又はそれよりも多くのメタライゼーションの層の形成において変更する。図2Aは、例示的な実施形態の段階を表す流れ図である。図2Bは、この段階に関連する加工を表す図2Aの段階に並行した一連の概略図を示している。段階120で、フォトレジスト210の第1の層が、メタライゼーション又は誘電体の層のような作業表面200上に形成される。段階130で、次に、このフォトレジストが、図3Aに示すマスク300のような第1のマスクによって定められた特徴部を有するパターンで化学線に露光される。図3Aに示すように、このマスクは、極めて高解像度のマスクであり、このマスクによって定められる特徴部は、構造が形成されるフォトレジストの領域全体にわたる規則的アレイの形態にある。従って、マスク300は、標準又は非カスタムマスクである。フォトレジスト上に形成された放射線パターンの要素は、図2Bにおいてダッシュ記号220として表現されている。しかし、放射線は、好ましくは、肉眼では不可視の高周波数領域内にあり、ダッシュ記号220のパターンを形成するマスクは、ダッシュ記号の領域ではこの放射線に透明であり、他の全ての領域で不透明であることに注意されたい。
露光段階に引き続き、段階140で、下に重なる作業表面200の一部分202を露出させるために、フォトレジストの一部分が選択的に除去される。当業技術で公知のように、ポジ型及びネガ型のフォトレジストを利用することができるが、図2Bは、ポジ型フォトレジスト及びポジ型マスクの使用を示している。どの種類のフォトレジストが使用されたとしても、露光パターンがフォトレジスト内に形成され、公知の方法を用いてフォトレジスト層のより可溶な部分が除去される。結果として、このパターンのネガ又はポジのいずれかがフォトレジスト層から除去され、下の作業表面上の第1の高解像度パターンが露出される。次に、フォトレジスト層210の残り部分がハードベークされ、それによってそれらは、その後の加工段階の影響を受けないようになる。
次に、段階150で、第2のフォトレジスト層230が、第1のフォトレジスト層210上及び作業表面上の露出パターン202上に形成される。段階160で、次に、第2のフォトレジスト層が、図3Bに示すマスク310のような第2のマスクによって定められた特徴部を有する第2のパターンで化学線に露光される。好ましくは、第2のマスクは、第1のマスクよりも低い解像度を有し、結果として、マスク310がカスタムマスクであるにも関わらず、かなり低コストである。有利な態様においては、段階160のより低解像度の露光は、段階130の高放射線露光よりも低い周波数でも行われ、より廉価な露光機器が使用される。第2のマスクによって定められた特徴部は、第1のマスクによって定められた特徴部に整列している。フォトレジスト上に形成された放射パターンの要素は、図2Bにおいてダッシュ記号240によって表現されている。ここでもまた、放射線は、通常は不可視であり、マスクは、ダッシュ記号240の領域でこの放射線に透明であり、他の全ての領域で不透明である。
露光段階に引き続き、段階170で、下に重なる作業表面の一部分204を露出させるために、第2のフォトレジスト層の一部分が選択的に除去される。ここでもまた、ポジ型又はネガ型フォトレジストを利用することができるが、図2Bは、ポジ型フォトレジスト及びポジ型マスクの使用を示している。図2Bの最下段の概略図に示すように、第2の層から除去されたフォトレジストの一部分は、第2のフォトレジスト層の一部分が、作業表面上に既に露出された第1のパターン202の部分集合である作業表面上の第3のパターン204を露出させるように、段階140でフォトレジストが除去された領域である第1のフォトレジストの領域に整列している。論理的には、第3のパターンは、第1及び第2の放射パターンの論理ANDである。
更に、第2のフォトレジスト層の一部分の除去に使用される処理は、好ましくは、第2のフォトレジスト層のそれらの部分を除去する一方で、第1のフォトレジスト層を所定位置に残す。結果として、作業表面上に露出された第3のパターンの特徴部は、第3のパターンがより低解像度の第2のマスクによって一部決められたにも関わらず、第1のパターンの特徴部の高解像度を有する。次に、作業表面の露出表面は、標準リソグラフィ加工技術を用いて加工することができる。例えば、作業表面がメタライゼーションの層である場合、メタライゼーションの一部分は、接続パターンを形成するために除去することができ、作業表面が誘電体である場合、誘電体の一部分は、除去された部分内の銅の電気メッキよりも前に除去することができる。
図3A及び図3Bは、マスク300及びマスク310、並びに作業表面200上に形成されるパターンに対するそれらの関係を示している。簡略化のために、ダイ周囲領域内でマスクによって定められた特徴部は示されていないことに注意されたい。マスク300は、例示的には、高等級の光学近接効果補正(OPC)マスク及び/又は位相シフトマスク(PSM)であり、これは、透明円形開口302を通過して円形領域の規則的アレイをフォトレジスト層210上に感光させる。マスク300の他の領域全ては、露光段階の間で使用される放射線の周波数で不透明である。次に、フォトレジスト層210がこれらの円形領域内で除去され作業表面200上に、円形領域202が露出される。マスク310は、例示的には、不透明領域312及び透明領域314を有する低等級のバイナリマスクであり、透明領域314の映像であるフォトレジスト層230領域上を露光させる。フォトレジスト層230の露光領域は、図3Bに表されるように既に露出された円形領域の一部分304に整列している。結果として、フォトレジスト層230の露光領域が段階170で除去された時、作業表面の既に露出された円形領域の一部分204のみが再度露出される。次に、これらの領域は、例えば、ビアを形成するなどの更に別の加工を受けることができる。
例えば、図3A及び図3Bのマスクは、「Altera Corporation」の「Hardcopy(登録商標)」構造化ASIC内の相互接続及びビアを形成するために使用することができる。このような用途においては、例示的には、高等級の光学近接効果補正(OPC)マスク及び/又は位相シフトマスク(PSM)であるマスク300は、構造化ASIC内の作業表面上のその層内に作ることができると考えられるあらゆる接続を作るために使用することができる作業表面上のパターンを形成するのに使用される。次に、例示的には、低等級のバイナリマスクであるマスク310は、要求される特定の構造化ASIC内の作業表面のその層内に要求されるそれらの接続のみを作る作業表面上のパターンを形成するのに使用される。
本発明を実施するための代替方法においては、ハードマスクをフォトレジストの代わりに使用することができる。ハードマスクは、窒化珪素又は炭化珪素のような材料の層である。図4Aは、1つのこうした代替的な実施形態の段階を表す流れ図である。図4Bは、この段階に関連する加工を表す図4Aの段階に並行した一連の概略図を示している。段階510で、ハードマスク層410が、メタライゼーション又は誘電体の層である作業表面400上に形成される。段階520で、第1のフォトレジスト層420が、ハードマスク410の上に形成される。段階530で、次に、このフォトレジストは、図3Aに示すマスク300のような第1のマスクによって定められた特徴部を有するパターンで化学線に露光される。図3Aに示すように、このマスクは、極めて高解像度のマスクであり、このマスクによって定められる特徴部は、構造が形成されるフォトレジストの領域全体にわたる規則的アレイの形態にある。従って、マスク300は、標準又は非カスタムマスクである。フォトレジスト上に形成された放射線パターンの要素は、図4Bにおいてダッシュ記号430として表現されている。しかし、放射線は、好ましくは、肉眼では不可視の高周波数領域内にあり、ダッシュ記号430のパターンを形成するマスクは、ダッシュ記号の領域ではこの放射線に透明であり、他の全ての領域で不透明であることに注意されたい。
露光段階に引き続き、段階540で、下に重なるハードマスク表面410の一部分412を露出させるために、フォトレジストの一部分が選択的に除去される。当業技術で公知のように、ポジ型及びネガ型のフォトレジストを利用することができるが、図4Bは、ポジ型フォトレジスト及びポジ型マスクの使用を示している。どの種類のフォトレジストが使用されたとしても、露光パターンがフォトレジスト内に形成され、公知の方法を用いてフォトレジスト層のより可溶な部分が除去される。結果として、このパターンのネガ又はポジのいずれかがフォトレジスト層から除去され、下の作業表面上の第1の高解像度パターンが露出される。段階550で、ハードマスク層の露出部分は、下に重なる作業表面400の一部分402を露出するために除去される。例示的には、この除去は、エッチング処理によって行われる。
次に、段階560で、第2のフォトレジスト層450が、作業表面400上の露出部分とハードマスク層410の残り部分との上に形成される。段階570で、次に、第2のフォトレジスト層が、図3Bに示すマスク310のような第2のマスクによって定められた特徴部を有する第2のパターンで化学線に露光される。好ましくは、第2のマスクは、第1のマスクよりも低い解像度を有し、結果として、マスク310がカスタムマスクであるにも関わらず、かなり低コストである。有利な態様においては、段階570のより低解像度の露光はまた、段階530の高解像度露光よりも低い周波数で行われ、より廉価な露光機器が使用される。第2のマスクによって定められた特徴部は、第1のマスクによって定められた特徴部に整列している。フォトレジスト上に形成された放射パターンの要素は、図4Bにおいてダッシュ記号460によって表現されている。ここでもまた、放射線は、通常は不可視であり、マスクは、ダッシュ記号460の領域でこの放射線に透明であり、他の全ての領域で不透明である。
露光段階に引き続き、段階580で、下に重なる作業表面の一部分404を露出させるために、第2のフォトレジスト層の一部分が選択的に除去される。ここでもまた、ポジ型又はネガ型フォトレジストを利用することができるが、図4Bは、ポジ型フォトレジスト及びポジ型マスクの使用を示している。図4Bに示すように、第2の層から除去されたフォトレジストの一部分は、露出部分404が、作業表面上に既に露出された第1のパターン402の部分集合である作業表面上の第3のパターンを形成するように、段階550で除去された第1のハードマスク層の領域に整列している。
結果として、作業表面上に露出された第3のパターンの特徴部は、第3のパターンがより低解像度の第2のマスクによって一部分判断されたにも関わらず、第1のパターンの特徴部の高解像度を有する。次に、作業表面の露出表面は、標準リソグラフィ加工技術を用いて加工することができる。
代替的に、ハードマスクのデュアルセットを使用することができる。図5Aは、この代替的な実施形態の段階を表す流れ図である。図5Bは、この段階に関連する加工を表す図5Aの段階に並行した一連の概略図を示している。段階710で、第1のハードマスク層610が、メタライゼーション又は誘電体の層である作業表面600上に形成される。段階720で、第1のフォトレジスト層610が、ハードマスク層610上に形成される。段階730で、次に、このフォトレジストは、図3Aに示すマスク300のような第1のマスクによって定められた特徴部を有するパターンで化学線に露光される。図3Aに示すように、このマスクは、極めて高解像度のマスクであり、このマスクによって定められる特徴部は、構造が形成されるフォトレジストの領域全体にわたる規則的アレイの形態にある。従って、マスク300は、標準又は非カスタムマスクである。フォトレジスト上に形成された放射線パターンの要素は、図5Bにおいてダッシュ記号630として表現されている。しかし、放射線は、好ましくは、肉眼では不可視の高周波数領域内にあり、ダッシュ記号630のパターンを形成するマスクは、ダッシュ記号の領域ではこの放射線に透明であり、他の全ての領域で不透明であることに注意されたい。
露光段階に引き続き、段階740で、下に重なるハードマスク表面610の一部分612を露出させるために、フォトレジストの一部分が選択的に除去される。当業技術で公知のように、ポジ型及びネガ型のフォトレジストを利用することができるが、図5Bは、ポジ型フォトレジスト及びポジ型マスクの使用を示している。どの種類のフォトレジストが使用されたとしても、露光パターンがフォトレジスト内に形成され、公知の方法を用いてフォトレジスト層のより可溶な部分が除去される。結果として、このパターンのネガ又はポジのいずれかがフォトレジスト層から除去され、下の作業層上の第1の高解像度パターンが露出される。段階750で、ハードマスク層の露出部分は、下に重なる作業表面600の一部分602を露出するために除去される。例示的に、この除去は、エッチング処理によって行われる。
段階760で、第2のハードマスク層640が、作業表面600の露出部分と第1のハードマスク層の残り部分との上に形成される。第2のハードマスク層は、両方の層に適用される処理により、第1の層の顕著な除去なしに第2のハードマスク層を除去することができるように、第1のハードマスク層とは十分に異なるものである。一般的に、2つのハードマスク層は、異なる材料である。
段階770で、次に、第2のフォトレジスト層650が、第2のハードマスク層640上に形成される。段階780で、次に、第2のフォトレジスト層が、図3Bに示すマスク310のような第2のマスクによって定められた特徴部を有する第2のパターンで化学線に露光される。好ましくは、第2のマスクは、第1のマスクよりも低い解像度を有し、結果として、マスク310がカスタムマスクであるにも関わらず、かなり低コストである。有利な態様においては、段階570のより低解像度の露光は、段階530の高解像度光よりも低い周波数でも行われ、より廉価な露光機器が使用される。第2のマスクによって定められた特徴部は、第1のマスクによって定められた特徴部に整列している。フォトレジスト上に形成された放射パターンの要素は、図5Bにおいてダッシュ記号660によって表現されている。ここでもまた、放射線は、通常は不可視であり、マスクは、ダッシュ記号660の領域でこの放射線に透明であり、他の全ての領域で不透明である。
露光段階に引き続き、段階790で、下に重なる第2のハードマスク層640の一部分644を露出させるために、第2のフォトレジスト層の一部分が選択的に除去される。ここでもまた、ポジ型又はネガ型フォトレジストを利用することができる。図5Bに示すように、第2の層から除去されるフォトレジストの一部分は、段階750で除去された第1のハードマスク層の領域に整列している。
段階800で、第2のハードマスク層の露出部分が、作業表面上に既に露出された第1のパターン602の部分集合である作業表面上の第3のパターン604を露出させることに関して除去される。例示的に、この除去は、エッチング処理によって行われ、この処理は、第2のハードマスク層のそれらの部分を除去し、一方で第1のハードマスク層を所定の位置に残す。結果として、作業表面上に露出された第3のパターンの特徴部は、第3のパターンがより低解像度の第2のマスクによって一部分判断されたにも関わらず、第1のパターンの特徴部の高解像度を有する。次に、作業表面の第3の部分は、標準リソグラフィ加工技術を用いて加工することができる。
本発明の更に別の実施形態では、ネガ型フォトレジストの単層が使用される。本発明の手順は、段階がフォトレジストの単層上で行われることを除いて、図2A及び図2Bに関して説明したものと同様である。この処理においては、フォトレジストの層が、メタライゼーション又は誘電体の層のような作業表面上に最初に形成される。次に、このフォトレジストは、図3Aに示されているマスク300の相補体のような第1のマスクによって定められた特徴部を有するパターンで、このフォトレジストが感受性である第1の波長の化学線に露光される。図3Aに示すように、このマスクは、極めて高解像度のマスクであり、このマスクによって定められる特徴部は、構造が形成されるフォトレジストの領域全体にわたる規則的アレイの形態にある。従って、マスク300は、標準又は非カスタムマスクである。
次に、このフォトレジストは、図3Bに示されているマスク310の相補体のような第2のマスクによって定められた特徴部を有する第2のパターンで化学線に露光される。好ましくは、第2のマスクは、第1のマスクよりも低い解像度を有し、結果として、マスク310がカスタムマスクであるにも関わらず、第1のマスクよりもかなり廉価である。有利な態様においては、より低い解像度の露光はまた、高解像度露光よりも低い周波数でより廉価な露光装置を用いて行われる。第2のマスクによって定められる特徴部は、第1のマスクによって定められる特徴部に整列している。
2つの露光段階に引き続き、あらゆる露光段階の間に露光されなかったフォトレジストの部分は、下に重なる作業表面の一部分を露出するために選択的に除去される。結果として、いずれか又は両方の露光段階で露光されなかったフォトレジストの領域は、フォトレジスト層から除去され、下の作業表面上の第3の高解像度のパターンが露出される。論理的には、第3のパターンは、第1及び第2の放射パターンの論理ORの補完であり、第1及び第2の放射パターンが、それぞれ、マスク300及びマスク310の補完である時は、第3のパターンは、図2Bの第1及び第2の放射パターンの論理ANDである。
本発明を特定的な実施形態に関して説明したが、本発明の多くの変形を実施することができる。例えば、各種のフォトレジスト及び各種のマスク(異なるハードマスク材料又は異なる数のマスクなど)を本発明の実施において使用することができる。フォトレジストの2つの層が使用される時は、上層の一部分を除去する処理が所定位置に残る下層の部分に影響しないことを保証するように、材料を選択する際に注意すべきである。
10 金属の層が下に重なる表面上に形成される段階
20 均一なフォトレジスト層が金属層上に形成される段階
30 フォトレジストが化学線に露光される段階
20 均一なフォトレジスト層が金属層上に形成される段階
30 フォトレジストが化学線に露光される段階
Claims (32)
- 作業表面上に第1のフォトレジスト層を形成する段階と、
前記第1のフォトレジスト層を第1のフォトリソグラフィマスクによって定められた特徴部を有する第1のパターンで化学線に露出する段階と、
前記作業表面上の第1のパターンを露出するために、前記化学線によって形成された前記第1のフォトレジスト層の一部分を除去する段階と、
前記第1のフォトレジスト層上と前記作業表面上の前記露出パターン上とに第2のフォトレジスト層を形成する段階と、
第2のフォトリソグラフィマスクによって定められた特徴部を有し、かつ前記作業表面上の露出された前記第1のパターンに整列した第2のパターンで、前記第2のフォトレジスト層を化学線に露出する段階と、
前記作業表面上の第3のパターンを露出するために、前記化学線によって形成された前記第2のフォトレジスト層の一部分を除去する段階と、
前記第3のパターンを前記作業表面に転写する段階と、
を含み、
前記第1のフォトリソグラフィマスクは、構造化された特定用途向け集積回路(ASIC)の形成に使用される非カスタムマスクであり、前記第2のフォトリソグラフィマスクは、ASICの形成に使用されるカスタムマスクである、
ことを特徴とする二重露光フォトリソグラフィ方法。 - 前記第1のフォトリソグラフィマスクは、前記第2のフォトリソグラフィマスクよりも高い解像度を有することを特徴とする請求項1に記載のフォトリソグラフィ方法。
- 前記第1のフォトリソグラフィマスクは、位相シフトマスク又は光学近接効果補正マスクであることを特徴とする請求項1に記載のフォトリソグラフィ方法。
- 前記第2のフォトリソグラフィマスクは、バイナリマスクであることを特徴とする請求項1に記載のフォトリソグラフィ方法。
- 前記作業表面は、メタライゼーションの層であることを特徴とする請求項1に記載の方法。
- 前記作業表面は、誘電体層であり、前記第3のパターンを該作業表面に転写する前記段階は、該第3のパターンによって形成された該作業表面の一部分を除去する段階を含むことを特徴とする請求項1に記載の方法。
- 前記第2のフォトレジスト層をハードベークする段階を更に含むことを特徴とする請求項1に記載の方法。
- 作業表面上に第1のハードマスク層を形成する段階と、
前記第1のハードマスク層上に第1のフォトレジスト層を形成する段階と、
第1のフォトリソグラフィマスクによって形成された特徴部を有する第1のパターンで、前記第1のフォトレジスト層を化学線に露出する段階と、
前記第1のハードマスク層上の第1のパターンを露出するために、前記化学線によって形成された前記第1のフォトレジスト層の一部分を除去する段階と、
前記第1のハードマスク層の一部分を除去して、前記作業表面上の前記第1のパターンを露出する段階と、
前記第1のハードマスク層の残りの部分上及び前記作業表面の露出部分上に第2のフォトレジスト層を形成する段階と、
第2のフォトリソグラフィマスクによって定められた特徴部を有し、かつ前記作業表面上に露出された前記第1のパターンに整列した第2のパターンで、前記第2のフォトレジスト層を化学線に露出させる段階と、
前記作業表面上の第3のパターンを露出するために、前記化学線によって形成された前記第2のフォトレジスト層の一部分を除去する段階と、
前記作業表面に前記第3のパターンを転写する段階と、
を含むことを特徴とする二重露光フォトリソグラフィ方法。 - 前記第1のフォトリソグラフィマスクは、前記第2のフォトリソグラフィマスクよりも高い解像度を有することを特徴とする請求項8に記載のフォトリソグラフィ方法。
- 前記第1のフォトリソグラフィマスクは、位相シフトマスク又は光学近接効果補正マスクであることを特徴とする請求項8に記載のフォトリソグラフィ方法。
- 前記第2のフォトリソグラフィマスクは、バイナリマスクであることを特徴とする請求項8に記載のフォトリソグラフィ方法。
- 前記第1のフォトリソグラフィマスクは、構造化された特定用途向け集積回路(ASIC)の形成に使用される非カスタムマスクであり、前記第2のフォトリソグラフィマスクは、ASICの形成に使用されるカスタムマスクであることを特徴とする請求項8に記載の方法。
- 前記作業表面は、メタライゼーションの層であることを特徴とする請求項8に記載の方法。
- 前記作業表面は、誘電体層であり、前記第3のパターンを該作業表面に転写する前記段階は、該第3のパターンによって形成された該作業表面の一部分を除去する段階を含むことを特徴とする請求項8に記載の方法。
- 構造化された特定用途向け集積回路(ASIC)を形成する方法であって、
(a)第1の作業表面上に第1のフォトレジスト層を形成する段階、
(b)前記第1のフォトレジスト層を第1のフォトリソグラフィマスクによって定められる特徴部を有する第1のパターンで化学線に露出する段階、
(c)前記第1の作業表面上に第1のパターンを露出するために、前記化学線によって形成された前記第1のフォトレジスト層の一部分を除去する段階、
(d)前記第1の作業表面に前記第1のパターンを転写する段階、
(e)前記第1の作業表面上に第2の作業表面を形成する段階、
(f)前記第2の作業表面上に第2のフォトレジスト層を形成する段階、
(g)前記第2のフォトレジスト層を第2のフォトリソグラフィマスクによって定められる特徴部を有する第2のパターンで化学線に露出する段階、
(h)前記第2の作業表面上に第2のパターンを露出するために、前記化学線によって形成された前記第2のフォトレジスト層の一部分を除去する段階、
(i)前記第2のフォトレジスト層上と前記第2の作業表面上の前記露出パターン上とに第3のフォトレジスト層を形成する段階、
(j)第3のフォトリソグラフィマスクによって定められた特徴部を有し、かつ前記第2の作業表面上に露出された前記第2のパターンに整列した第3のパターンで、前記第3のフォトレジスト層を化学線に露出する段階、
(k)前記第2の作業表面上に第4のパターンを露出するために、前記化学線によって形成された前記第3のフォトレジスト層の一部分を除去する段階、及び
(l)前記第2の作業表面に前記第4のパターンを転写する段階、
を含むことを特徴とする方法。 - 段階(b)及び(f)で使用される前記マスクは、非カスタムマスクであり、段階(i)で使用される前記マスクは、カスタムマスクであることを特徴とする請求項15に記載の方法。
- 前記第2のフォトリソグラフィマスクは、前記第3のフォトリソグラフィマスクよりも高い解像度を有することを特徴とする請求項15に記載の方法。
- 前記第3のフォトリソグラフィマスクは、バイナリマスクであることを特徴とする請求項15に記載の方法。
- 前記第2のフォトリソグラフィマスクは、位相シフトマスク又は光学近接効果補正マスクであることを特徴とする請求項15に記載の方法。
- 段階(a)から(e)は、前記第1の作業表面の上方に形成された少なくとも1つの付加的な作業表面に対して反復されることを特徴とする請求項15に記載の方法。
- 各段階(b)及び段階(f)に使用される前記フォトリソグラフィマスクは、非カスタムマスクであることを特徴とする請求項20に記載の方法。
- 作業表面上に第1のハードマスク層を形成する段階と、
前記第1のハードマスク層上に第1のフォトレジスト層を形成する段階と、
前記第1のフォトレジスト層を第1のフォトリソグラフィマスクによって定められた特徴部を有する第1のパターンで化学線に露出する段階と、
前記第1のハードマスク層上に第1のパターンを露出するために、前記化学線によって形成された前記第1のフォトレジスト層の一部分を除去する段階と、
前記第1のハードマスク層の一部分を除去して、前記作業表面上に前記第1のパターンを露出する段階と、
前記第1のハードマスク層の残りの部分上及び前記作業表面の露出部分上に第2のハードマスク層を形成する段階と、
前記第2のハードマスク層上に第2のフォトレジスト層を形成する段階と、
第2のフォトリソグラフィマスクによって定められた特徴部を有し、かつ前記作業表面上に露出された前記第1のパターンに整列した第2のパターンで、前記第2のフォトレジスト層を化学線に露出する段階と、
前記第2のハードマスク層上に第2のパターンを露出するために、前記化学線によって形成された前記第2のフォトレジスト層の一部分を除去する段階と、
前記第2のハードマスク層の一部分を除去して、前記作業表面上に第3のパターンを露出する段階と、
前記作業表面に前記第3のパターンを転写する段階と、
を含むことを特徴とする二重露光フォトリソグラフィ方法。 - 前記第1のフォトリソグラフィマスクは、前記第2のフォトリソグラフィマスクよりも高い解像度を有することを特徴とする請求項22に記載のフォトリソグラフィ方法。
- 前記第1のフォトリソグラフィマスクは、位相シフトマスク又は光学近接効果補正マスクであることを特徴とする請求項22に記載のフォトリソグラフィ方法。
- 前記第2のフォトリソグラフィマスクは、バイナリマスクであることを特徴とする請求項22に記載のフォトリソグラフィ方法。
- 前記第1のフォトリソグラフィマスクは、構造化された特定用途向け集積回路(ASIC)の形成に使用される非カスタムマスクであり、前記第2のフォトリソグラフィマスクは、ASICの形成に使用されるカスタムマスクであることを特徴とする請求項22に記載の方法。
- 前記作業表面は、メタライゼーションの層であることを特徴とする請求項22に記載の方法。
- 前記作業表面は、誘電体層であり、前記第3のパターンを該作業表面に転写する前記段階は、該第3のパターンによって形成された該作業表面の一部分を除去する段階を含むことを特徴とする請求項22に記載の方法。
- 半導体集積回路の製作に使用するための1組のフォトリソグラフィマスクであって、
少なくとも1つが高解像度マスクである複数の非カスタムマスクと、
前記高解像度マスクよりも低い解像度を有する少なくとも1つのカスタムマスクと、
を含むことを特徴とするマスク。 - 前記カスタムマスクは、バイナリマスクであることを特徴とする請求項29に記載のフォトリソグラフィマスクの組。
- 前記高解像度マスクは、位相シフトマスク又は光学近接効果補正マスクであることを特徴とする請求項29に記載のフォトリソグラフィマスクの組。
- 作業表面上にネガ型フォトレジストの層を形成する段階と、
前記フォトレジスト層を第1のフォトリソグラフィマスクによって定められた特徴部を有する第1のパターンで化学線に露出する段階と、
第2のフォトリソグラフィマスクによって定められた特徴部を有し、かつ前記第1のパターンに整列した第2のパターンで、前記フォトレジスト層を化学線に露出する段階と、
前記作業表面上に第3のパターンを露出させるために、前記第1又は第2のパターンで前記化学線によって露光されていない前記フォトレジスト層の一部分を除去する段階と、
前記作業表面に前記第3のパターンを転写する段階と、
を含み、
前記第1のフォトリソグラフィマスクは、構造化された特定用途向け集積回路(ASIC)の形成に使用される非カスタムマスクであり、前記第2のフォトリソグラフィマスクは、ASICの形成に使用されるカスタムマスクである、
ことを特徴とする二重露光フォトリソグラフィ方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US79203806P | 2006-04-14 | 2006-04-14 | |
US11/710,650 US20070243492A1 (en) | 2006-04-14 | 2007-02-23 | Double exposure photolithographic process |
PCT/US2007/008746 WO2007120602A2 (en) | 2006-04-14 | 2007-04-04 | Double exposure photolithographic process |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009533868A true JP2009533868A (ja) | 2009-09-17 |
Family
ID=38605214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009505416A Pending JP2009533868A (ja) | 2006-04-14 | 2007-04-04 | 二重露光フォトリソグラフィ方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070243492A1 (ja) |
JP (1) | JP2009533868A (ja) |
WO (1) | WO2007120602A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7829266B2 (en) * | 2007-08-07 | 2010-11-09 | Globalfoundries Inc. | Multiple exposure technique using OPC to correct distortion |
JP5516587B2 (ja) * | 2009-08-11 | 2014-06-11 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US9231481B2 (en) | 2013-04-26 | 2016-01-05 | Motorola Solutions, Inc. | Power converter apparatus |
CN103367120B (zh) * | 2013-07-08 | 2018-01-26 | 上海集成电路研发中心有限公司 | 高分辨率沟槽图形的形成方法 |
CN105137725A (zh) * | 2015-09-27 | 2015-12-09 | 上海华力微电子有限公司 | 基于多重曝光的图形制作方法 |
CN105842996B (zh) * | 2016-05-30 | 2017-12-08 | 上海华力微电子有限公司 | 一种光刻机的晶圆承载吸附压力优化方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05165223A (ja) * | 1991-12-17 | 1993-07-02 | Matsushita Electron Corp | 微細レジストパターンの形成方法 |
JPH07226362A (ja) * | 1994-02-10 | 1995-08-22 | Ricoh Co Ltd | フォトレジストパターン形成方法 |
JP2002026122A (ja) * | 2000-07-04 | 2002-01-25 | Sony Corp | 半導体装置の製造方法 |
JP2004317975A (ja) * | 2003-04-18 | 2004-11-11 | Toshiba Corp | フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法 |
WO2005040920A2 (en) * | 2003-10-17 | 2005-05-06 | Intel Corporation | Multistep process for creating irregularities in a repating array of pattern elements |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5998226A (en) * | 1998-04-02 | 1999-12-07 | Lsi Logic Corporation | Method and system for alignment of openings in semiconductor fabrication |
US6777143B2 (en) * | 2002-01-28 | 2004-08-17 | Taiwan Semiconductor Manufacturing Company | Multiple mask step and scan aligner |
US7651821B2 (en) * | 2002-03-04 | 2010-01-26 | Massachusetts Institute Of Technology | Method and system of lithography using masks having gray-tone features |
-
2007
- 2007-02-23 US US11/710,650 patent/US20070243492A1/en not_active Abandoned
- 2007-04-04 WO PCT/US2007/008746 patent/WO2007120602A2/en active Application Filing
- 2007-04-04 JP JP2009505416A patent/JP2009533868A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05165223A (ja) * | 1991-12-17 | 1993-07-02 | Matsushita Electron Corp | 微細レジストパターンの形成方法 |
JPH07226362A (ja) * | 1994-02-10 | 1995-08-22 | Ricoh Co Ltd | フォトレジストパターン形成方法 |
JP2002026122A (ja) * | 2000-07-04 | 2002-01-25 | Sony Corp | 半導体装置の製造方法 |
JP2004317975A (ja) * | 2003-04-18 | 2004-11-11 | Toshiba Corp | フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法 |
WO2005040920A2 (en) * | 2003-10-17 | 2005-05-06 | Intel Corporation | Multistep process for creating irregularities in a repating array of pattern elements |
Also Published As
Publication number | Publication date |
---|---|
WO2007120602A2 (en) | 2007-10-25 |
WO2007120602A3 (en) | 2008-07-10 |
US20070243492A1 (en) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | Standard cell layout with regular contact placement | |
US8151225B2 (en) | Pattern layout designing method, semiconductor device manufacturing method, and computer program product | |
JP5567248B2 (ja) | ゲートパターンを形成するための二重露光二重レジスト層プロセス | |
KR101719867B1 (ko) | 단일 노출로 복수의 층 패턴을 형성하기 위해 3상태를 갖는 포토마스크 | |
US5702868A (en) | High resolution mask programmable via selected by low resolution photomasking | |
US20110014786A1 (en) | Method, system, and program product for routing an integrated circuit to be manufactured by doubled patterning | |
JP2009533868A (ja) | 二重露光フォトリソグラフィ方法 | |
KR20140041344A (ko) | 패턴 형성 방법 | |
KR19980018900A (ko) | 반도체장치의 제조방법 및 노광용 마스크(method of manufacturing the semiconductor device and mask for use in exposing) | |
JP6366412B2 (ja) | パターン形成方法 | |
EP2926364A1 (en) | Metal density distribution for double pattern lithography | |
CN101421675A (zh) | 双重曝光光刻工艺 | |
US8753976B1 (en) | Methods and apparatus for etching photo-resist material through multiple exposures of the photo-resist material | |
KR101326945B1 (ko) | 3중 패터닝을 사용한 집적 회로 방법 | |
JP2000012541A (ja) | 半導体装置の製造方法 | |
US8685630B2 (en) | Methods of forming a pattern in a material and methods of forming openings in a material to be patterned | |
JP2001174975A (ja) | 半導体装置の伝導配線マスクの製造方法 | |
US6372647B1 (en) | Via masked line first dual damascene | |
US20030027419A1 (en) | Tri-tone photomask to form dual damascene structures | |
US6605481B1 (en) | Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit | |
US20070178409A1 (en) | Exposure method of forming three-dimensional lithographic pattern | |
TW201921123A (zh) | 半導體裝置的形成方法 | |
JP2003315974A (ja) | 露光マスクの作製方法および露光方法 | |
TWI834060B (zh) | 積體電路結構、製造多個通孔結構的方法和產生積體電路佈局圖的方法 | |
CN113504706B (zh) | 存储器的光刻曝光方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120611 |