TWI834060B

TWI834060B - 積體電路結構、製造多個通孔結構的方法和產生積體電路佈局圖的方法

Info

Publication number: TWI834060B
Application number: TW110133272A
Authority: TW
Inventors: 彭士瑋; 蕭志民; 張景旭; 曾健庭
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2021-01-28
Filing date: 2021-09-07
Publication date: 2024-03-01

Abstract

一種產生積體電路佈局圖的方法，其包含以下流程：獲得對應於多個相鄰金屬層的由第一軌道群組和第二軌道群組相交形成的網格；決定符合第一規則的第一軌道群組的第一間距和第二軌道群組的第二間距；應用通孔定位圖案到網格上，從而將多個通孔區限制在多個交錯對角網格線上；將多個通孔區擺放在多個交錯對角網格線的部分或全部網格交點；以及產生包含沿著多個交錯對角網格線擺放的多個通孔區的積體電路佈局圖。

Description

積體電路結構、製造多個通孔結構的方法和產生積體電路佈局圖的方法

本揭示文件有關一種積體電路結構、製造通孔結構方法和產生積體電路佈局圖方法，尤指一種使得佈線效率獲得改善的積體電路結構、產生積體電路佈局圖的方法和製造通孔結構的方法。

積體電路(IC)在越小的裝置中已是逐漸的趨勢，其裝置消耗更少的功率，但是比早期技術以在更高速中提供更多功能。IC通常包含表示在IC佈局圖中的多個半導體裝置中。IC佈局圖是分層的且包含根據半導體裝置的設計規格執行較高等級功能的模組。這些模組通常由單元的組合組成，每個單元代表一或多個用於執行特定功能的半導體結構。

為了形成較高等級的模組且能夠與外部連接，單元和其他IC功能透過在重疊金屬層中形成的互連結構互相佈線。單元佈局和互連佈線是IC整體設計過程的一部分。多種電子設計自動化(electronic design automation，簡稱EDA)工具用於產生、修訂和驗證半導體裝置的設計。

本揭示文件提供產生積體電路佈局圖的方法，其中產生積體電路佈局圖的方法包含以下運作：獲得對應於多個相鄰金屬層的由一第一軌道群組和一第二軌道群組相交形成的一網格；決定符合一第一規則的該第一軌道群組的一第一間距和該第二軌道群組的一第二間距；應用一通孔定位圖案到該網格上，從而將多個通孔區限制在多個交錯對角網格線上；將該多個通孔區擺放在該多個交錯對角網格線的部分或全部網格交點；以及產生包含沿著該多個交錯對角網格線擺放的該多個通孔區的一積體電路佈局圖。

本揭示文件提供積體電路結構，其中積體電路結構包含多個第一金屬段、多個第二金屬段和多個通孔結構，在半導體基板的第一金屬層，其中多個第一金屬段對應於多個第一軌道，多個第二金屬段，在與第一金屬層相鄰的半導體基板的第二金屬層，其中多個第二金屬段對應於垂直於多個第一軌道的多個第二軌道，以及多個通孔結構用於電接連多個第一金屬段到多個第二金屬段，其中多個第一軌道和多個第二軌道的多個交點位置定義網格，且網格包含與第二對角網格線群組相交的第一對角網格線群組，第一對角網格線群組包含多個通孔結構中擺放於多個連續交點位置的至少三個通孔結構，以及第二對角網格線群組不包含多個通孔結構中的任一通孔結構。

本揭示文件提供製造多個通孔結構的方法，其中製造多個通孔結構的方法包含以下運作：提供一積體電路光罩，其中該記體電路光罩包含沿著一網格的多個交錯對角網格線擺放的多個通孔特徵和多個輔助特徵；對齊該積體電路光罩與一半導體基板中一第一金屬層的多個金屬段，其中該多個金屬段的一間距對應於該網格的一第一間距；執行包含積體電路光罩的一或多個微影製程，從而定義對應於該多個通孔特徵的多個通孔結構位置；以及在定義的該多個通孔結構位置形成多個通孔結構。

100:積體電路佈局圖

MAR,MBR,MR1,MR2,MR3:金屬區

VL1,VL2,VL3,VL4,VL5,VL6:通孔位置

MAP,MAP1,MAP2,MBP:軌道間距

VP:距離

200L:積體電路佈局圖

AT1,AT2,AT3,AT4,AT5,AT6,AT7,AT8:金屬軌道

BT1,BT2,BT3,BT4,BT5,BT6,BT7,BT8:金屬軌道

D1,D2,D3,D4,D5,D6,D7,D8,D9,D10,D11,D12,D13:對角網格線

200F:禁止位置

200V:通孔區

200M:積體電路光罩

200AF:輔助特徵

300:產生積體電路佈局圖的方法

310,320,330,340,350,360,370,380:步驟

400:製造積體電路光罩的方法

410,420,430,440:步驟

500:積體電路製造系統

510:輻射源

520:輻射

530:半導體基板

PR1,PR2:光阻層

IV:圖像

V:通孔結構

DL:介電層

Mx:金屬段

600:製造多個通孔結構的方法

610,620,630,640:步驟

T1~TN:軌道

RV:距離

E2E:端到端間距

VE:通孔圍欄

VW:通孔寬度

CH1:第一單元高度

CH2:第二單元高度

900:應用金屬規則的方法

910,920,930:步驟

1000:積體電路設計系統

1008:匯流排

1010:輸入輸出介面

1002:處理器

1012:網路介面

1014:網路

1004:非暫態電腦可讀取儲存媒體

1006:儲存電腦程式碼

1007:積體電路設計儲存裝置

1042:使用者界面

1100:積體電路製造系統

1120:設計廠

1122:積體電路設計佈局圖

1130:光罩廠

1132:光罩資料準備

1144:光罩製造

1145:光罩

1150:積體電路製造廠

1152:晶圓加工工具

1153:半導體晶圓

1160:製造積體電路裝置

當與附圖一起閱讀時，根據以下詳細描述可以最好地理解本揭示文件的各方面。值得注意的是根據行業中的標準實踐，各種特徵未按比例繪製。實際上，為了清楚起見，可以任意地增減各種特徵的尺寸。

第1圖是根據一些實施例的積體電路佈局圖的示意圖。

第2A圖、第2B圖和第2C圖是根據一些實施例的積體電路佈局圖的示意圖。

第2D圖是根據一些實施例的積體電光罩的示意圖。

第3圖是根據一些實施例的產生積體電路佈局圖的方法的流程圖。

第4圖是根據一些實施例的製造積體電路光罩的方法的流程圖。

第5A圖和第5B圖是根據一些實施例的積體電路製造系統的示意圖。

第6圖是根據一些實施例的製造多個通孔結構的方法的流程圖。

第7A圖、第7B圖、第7C圖、第7D圖和第8圖是根據一些實施例的金屬規則示意圖。

第9圖是根據一些實施例的應用金屬規則的方法的流程圖。

第10圖是根據一些實施例的積體電路設計系統的方塊示意圖。

第11圖是根據一些實施例的積體電路製造系統和與其相關聯的積體電路製造流程的方塊示意圖。

本揭示文件提供多個不同的實施例與示例，用於實現所提供標的之不同的特徵。為使本揭示文件易於理解，將於下文中描述元件、數值、操作、材料、配置等的具體例子。當然，這些僅為舉例，並非意圖用於限制。其他元件、數值、操作、材料、配置等是可以被考慮的。舉例來說，在下面的敘述中，第一特徵形成於第二特徵上或上方可包含第一和第二特徵是以直接接觸形成的實施例，並且還可以包含附加特徵可能在第一和第二特徵之間形成的實施例，使得第一和第二特徵可以不直接接觸。除此之外，本揭示文件可能在多種示例中重複參考數字和/或字母。其重複是為了簡單和清楚的目的，並且其本身不影響所討論的多種實施例和/或配置之間的關係。

此外，以下的空間相對位置術語，例如之下、下方、較低、上方、之上等，可能在本文中被使用，以便於描述一個元件或特徵與另一個元件或特徵如圖式所繪示的關係。除附圖中描繪的方向之外，空間相對位置術語還包含裝置在使用中或操作中的不同方向。該裝置可以設置於其他方向(旋轉90度或在其他方向上)，而本文使用的空間相對位置術語同樣可以用相應的方式解釋。

在多種實施例中，沿著多個交錯對角網格線設置多個通孔區並且多個輔助特徵填充於空洞位置，從而形成多個連續對角通孔圖案。和不是基於連續對角通孔圖案的方法相比，基於自圖案一致性獲得圖案益處的積體電路佈局圖和光罩的製程和積體電路結構使得良率獲得改善。在一些實施例中，將一種或多種金屬規則應用於與通孔區相鄰的金屬層中的一層或兩層，而與不應用這些金屬規則的方法相比，此方法使得佈線效率獲得改善。

在下面的討論中，第1圖至第3圖是關於根據一些實施例的產生積體電路佈局圖的方法，其中積體電路佈局圖對應於包括連續對角通孔圖案的積體電路結構，第4圖是根據一些實施例的關於製造積體電路光罩的方法，其中積體電路光罩包括連續對角通孔圖案，第5A圖至第6圖是關於根據一些實施例的一種製造積體電路結構的方法，其中積體電路結構包括在連續對角通孔圖案中多個通孔結構，第7A圖至第9圖是根據一些實施例關於生成包括金屬規則的積體電路佈局圖的方法，而第10圖和第11圖有關根據一些實施例的系統和製造流程。

第1圖是根據一些實施例的積體電路佈局圖100的示意圖。第1圖描繪了積體電路佈局圖100的平面圖以及X和Y方向。在多種實施例中，積體電路佈局圖100是以下配合第2A圖至第2C圖討論的積體電路佈局圖200L的一部分。在一些實施例中，積體電路佈局圖100對應於基於積體電路佈局圖100製造的積體電路結構。

積體電路佈局圖100包括通孔位置VL1~VL6。通孔位置(如通孔位置V1~V6)是對應於相鄰金屬層中互相垂直的金屬軌道(未繪示於第1圖)的交點的積體電路佈局圖的一部分，金屬軌道對應於在相鄰金屬層中至少部分定義了金屬段的金屬區的位置。

在第1圖所示的實施例中，積體電路佈局圖100包括在相鄰金屬層中第一金屬層中的多個金屬區MAR和在相鄰金屬層中第二層金屬中的多個金屬區MBR。在一些實施例中，金屬區MAR和MBR對應於配合下面第7A圖至第7D圖討論的金屬區MR1~MR3。在一些實施例中，金屬區MAR和MBR代表根據金屬區MAR和MBR製造的積體電路結構的金屬段(如下面配合第5B圖討論的金屬段Mx)。

每個金屬軌道交點位置定義能夠放置通孔區的位置。通孔區(如下面配合第2A圖至第2D圖討論的通孔區200V)是能夠至少部分定義相鄰金屬層的金屬段之間的電連接的金屬電路佈局圖的一部份，如下面配合第5B圖討論的通孔結構V。

相鄰金屬層的第一層中的多個金屬軌道具有軌道間距MAP，而相鄰金屬層的第二層中的金屬軌道具有大於或小於軌道間距MAP的軌道間距MBP。在多種實施例中，軌道間距MAP對應於覆蓋在相鄰的第二金屬層上的第一金屬層，且軌道間距MAP大於或小於軌道間距MBP，或軌道間距MBP對應於覆蓋在相鄰的第一金屬層上的第二層金屬且軌道間距MBP大於或小於軌道間距MAP。

第1圖中描繪的金屬區MAR和MBR以及通孔位置V1~V6的數量、位置和相對尺寸是是出於說明目的呈現，而非限制性的示例。在多種實施例中，積體電路佈局圖100包括具有不同於第1圖所示的數量、位置和/或相對尺寸的金屬區MAR和MBR以及通孔位置V1~V6。

通孔位置VL1和VL2各自在Y方向上與對應的通孔位置VL3或VL4間隔軌道間距MAP，通孔位置VL3和VL4各自在Y方向上與對應的通孔位置VL5或VL6間隔軌道間距MAP，並且通孔位置VL1、VL3和VL5各自在X方向上與對應的通孔位置VL2、VL4或VL6間隔軌道間距MBP。

基於相鄰金屬層的金屬軌道是垂直的，每個給定的通孔位置V1~V6(如通孔位置VL1)與每個對應的對角相鄰的通孔位置VL1~VL6(如通孔位置VL4)間隔一段距離VP。距離VP具有直角三角形的斜邊值，且直角三角形包括對應於金屬間距MAP和MBP的邊，如下式：

通孔區在通孔位置VL1~VL6的配置方式是軌道間距MAP和MBP以及距離VP的數值的函數，此函數關聯於間距限制，而間距限制是關聯於用於形成由通孔區定義的通孔的製程。在一些實施例中，製程包括一個或多個微影作業使得通孔間距限制基於所運用的電磁輻射的波長(如極紫外(EUV)光)，如下面配合第2D圖進一步討論的。

給定的製程包括最小通孔間距規則，以使所有通孔的間隔大於或等於最小通孔間距規則。在多種實施例中，製程還包括通孔間距臨界值，以使應用於通孔間距值的上限不會大於通孔間距臨界值，並且應用於通孔間距值的通孔間距上限的範圍從最小通孔間距規則到通孔間距臨界值。

總而言之，在軌道間距MAP或MBP中的較小者大於通孔間距臨界值的情況下，不適用通孔間距限制，而在軌道間距MAP或MBP中的較小者在最小通孔間距規則到通孔間距臨界值範圍內的情況下，通孔間距限制則適用。在一些實施例中，通孔間距限制包括具有相同通孔間距的通孔區。

對於最小通孔間距規則和通孔間距臨界值而言，減小的數值對應於給定的製程減小的特徵尺寸，較小的數值從而對應於更進步的流程。在一些實施例中，最小通孔間距的規則範圍從20奈米到50奈米。在一些實施例中，最小通孔間距規則的範圍從35奈米到40奈米。

在一些實施例中，通孔間距臨界值的範圍從30奈米到70奈米。在一些實施例中，通孔間距臨界值的範圍從40奈米到50奈米。

在一些實施例中，通孔間距限制包括確定軌道間距MAP或MBP中較大者與軌道間距MAP或MBP中較小者的比值。在第1圖所示的實施例中，X方向的軌道間距MBP大於Y方向的軌道間距MAP。在一些實施例中，X方向上的軌道間距MBP小於Y方向上的軌道間距MAP。在一些實施例中，如下面配合第7A圖至第9圖所討論的，Y方向對應於單元高度方向。

在第1圖所示的實施例中，距離VP是軌道間距MAP的兩倍，且對應於和距離VP相等的通孔位置VL1和VL5之間的距離，使得位於通孔位置VL1~VL6彼此間隔為兩倍軌道間距MAP或距離VP其中之一的多個通孔區具有相同的通孔間距。在此情況下，方程式1變為

使得軌道間距MBP和MAP的比值變為

小於

(約1.73)的間距比值MPB/MAP對應於小於兩倍軌道間距MAP的距離VP，使得位於通孔位置VL1~VL6彼此間隔為兩倍軌道間距MAP或距離VP其中之一的多個通孔區具有不相同的通孔間距。等於

之間距比值(如MBP/MAP)從而對應於比值臨界值，低於比值臨界值則設置在通孔位置VL1~VL6且以兩倍軌道間距MAP或距離VP其中之一彼此分隔的多個通孔區會具有不相同的通孔間距。在這種情況下，下面討論的交錯對角網格線實施例將可提供相同的通孔間距。

第2A圖至第2C圖是根據一些實施例的積體電路佈局圖200L的示意圖，第2D圖是根據一些實施例的基於積體電路佈局圖200L製造的積體電路光罩200M的示意圖。第2A圖至第2D圖的每一者繪示了包括X和Y方向的平面圖。在一些實施例中，積體電路佈局圖200L代表對應於積體電路佈局圖200L的積體電路結構。

第2A圖至第2D圖的每一者包括在Y方向具有軌道間距MAP的金屬軌道AT1~AT8和在X方向具有軌道間距MBP的金屬軌道BT1~BT8。金屬軌道AT1~AT8和BT1~BT8為了說明上的目的只被標記在第2A圖中。描繪在第2A圖至第2C圖中的積體電路佈局圖200L的每個給定的部分(未標示)和描繪在第2D圖中的積體電路光罩從而對應於上文配合第1圖討論的積體電路佈局圖100，使得為清楚起見，通孔位置VL1~VL6未描繪在第2A圖至第2D圖中。

描繪在第2A圖至第2D圖中的金屬軌道AT1~AT8和BT1~BT8的數量和方向是為了說明的目的而提供非限制性示例。在多種實施例中，積體電路佈局圖200L和積體電路光罩200M包括金屬軌道AT1~AT8和BT1~BT8，且其數量和/或方向不同於第2A圖至第2D圖中描繪的數量和/或方向。

如第2B圖所示，通孔位置的子集(如通孔位置VL1~VL6)包括禁止位置200F，且禁止位置200F對應於不能放置通孔區的通孔位置。禁止位置200F是積體電路佈局圖區(如圓形或正方形)，且禁止位置200F沿著每個金屬軌道AT1~AT8和BT1~BT8上交錯的通孔位置而設置，使得禁止位置200F沿著交錯的對角網格線(未標示)對齊排列。禁止位置200F的配置從而限制沿著每個金屬軌道AT1~AT8和BT1~BT8的剩餘交錯通孔位置，使得通孔位置沿著交錯對角網格線D1~D13對齊排列。

描繪在第2B圖中的實施例是為了說明的目的而提供的非限制性示例。在一些實施例中，不使用禁止位置200F來指定不能放置通孔區的通孔位置，而是應用其他積體電路佈局圖區(如對角地延伸且重疊多個通孔位置而擺放的細長區域)，以便指定不能放置通孔區的通孔位置。

對角網格線D1~D6在X方向上具有負的斜率，而對角網格線D7~D13在X方向上具有正的斜率。對角網格線D1~D6和對角網格線D7~D13相交在放置禁止位置200F後剩下的通孔位置。

如第2C圖所示，剩餘通孔位置的子集包括多個通孔區200V。在一些實施例中，每個剩餘通孔位置包括一個通孔區200V。每個通孔區200V擺放於金屬軌道AT1~AT8的其中之一和金屬軌道BT1~BT8的其中之一的交點，且這個交點對應於對角網格線D1~D6的其中之一與對角網格線D7~D13的其中之一的交點。

在一些實施例中，通孔區200V代表根據積體電路佈局圖200L的通孔區200V製造的通孔結構，如下面配合第5B圖討論的通孔結構V。

如第2D圖中描繪的，積體電路光罩200M包括輔助特徵200AF，輔助特徵200AF擺放在如上所述的禁止位置200F和通孔區200V放置之後剩餘的每個通孔位置。

積體電路光罩(如積體電路光罩200M)是用於在半導體基板(如晶圓)上形成至少一部分積體電路圖案的結構。積體電路光罩包括基板(如透明基板)，例如熔融石英(SiO)、石英、氟化鈣或其他合適的材料。積體電路光罩還包括光阻層，其中光阻層包括一個或多個特徵(如通孔)，而一或多個特徵包括在基板上的一種或多種衰減材料。衰減材料的非限制性示例包括鉻、金、矽化鉬、氮化鉻、鉬、五氧化二鈮、鈦、鉭、三氧化鉬、氮化鉬、三氧化二鉻、氮化鈦、氮化鋯、二氧化鈦、氮化鉭、五氧化二鉭、氮化鈮、氮化矽、Al2O3N、Al2O3R中的一種或多種或其他合適的材料。

在多種實施例中，積體電路光罩是二元光罩、相偏移光罩、衰減相偏移光罩(attPSM)、交錯相偏移光罩(altRSM)、無鉻相位微影(CPL)光罩或其他合適的光罩類型。

輔助特徵(如輔助特徵200AF)是一種被加到積體電路光罩並用於執行解析度增強技術(RET)的修正特徵，如光學接近修正(OPC)特徵。在一些實施例中，輔助特徵包括一或多個衰減材料或對應於一或多個衰減材料中的間隔。在一些實施例中，輔助特徵是次解析輔助特徵(SRAF)，如具有相關於所運用的電磁輻射之波長的尺寸，使得輔助特徵用於當積體電路光罩被輻射照射時避免將圖像投影到半導體基板上。在一些實施例中，輔助特徵是相移特徵。在一些實施例中，輔助特徵是相位移特徵。在一些實施例中，輔助特徵也被稱為散射條或防散射條。

在第2D圖所示的實施例中，金屬軌道AT1~AT8和BT1~BT8、交錯對角網格線D1~D13和禁止位置200F是為了說明附加特徵的配置的目的而被加入，並且不包含在積體電路光罩200M中。在第2D圖中，通孔區200V代表一個或多個光阻層(未標示)中積體電路光罩200M的特徵。

因為輔助特徵200AF擺放在放置禁止位置200F和通孔區200V後剩餘的每個通孔位置中，所以積體電路光罩200M用於包括沿著交錯對角線配置的通孔區200V和輔助特徵200AF，其中交錯對角線對應於相鄰金屬層中的交叉金屬軌道。

在一些實施例中，積體電路光罩200M是下面配合光罩廠1130和第11圖討論的光罩1145。

第3圖是根據一些實施例產生積體電路佈局圖的方法300的流程圖。在一些實施例中，生成積體電路佈局圖包括上面配合第2A圖至第2C圖討論的產生積體電路佈局圖200L，且對應於基於產生的積體電路佈局圖而製作的積體電路光罩，如以上配合第2D圖討論的積體電路光罩200M。

在一些實施例中，部分或全部的方法300由電腦的處理器執行。在一些實施例中，如下面配合第10圖所討論的部分或全部的方法300由積體電路設計系統1000的處理器1002執行。

方法300的部分或全部步驟能夠作為自動佈局佈線(APR)方法的一部分而被執行，如由自動佈局佈線系統執行的自動佈局佈線方法，例如下面配合第10圖討論的積體電路設計系統1000。方法300的部分或全部步驟能夠作為在積體電路設計廠中執行的一部分設計流程而被執行，如下面配合第11圖所討論的積體電路設計廠1120。

在一些實施例中，方法300的步驟以第3圖所繪示的順序執行。在一些實施例中，方法300的步驟可以同時執行和/或以不同於第3圖中描繪的順序來執行。在一些實施例中，一或多個步驟在方法300的一個或多個步驟之前、之間、期間和/或之後被執行。

在一些實施例中，在步驟310中，獲得對應於相鄰金屬層的由第一和第二軌道群組相交而形成的網格。第一軌道群組在第一方向(如X方向)上具有第一間距，而第二軌道群組在與第一方向垂直的第二方向(如Y方向)上具有第二間距。在一些實施例中，第一間距大於第二間距。在一些實施例中，第一軌道群組對應於覆蓋在相鄰金屬層上的一金屬層或者第二軌道群組對應於覆蓋在相鄰金屬層上的一金屬層。

在一些實施例中，如上配合第1圖至第2D圖所討論的，獲得由第一軌道群組和第二軌道群組相交而形成的網格包括獲得在X方向上具有軌道間距MBP的金屬軌道BT1~BT8和在Y方向上有軌道間距MAP的金屬軌道AT1~AT8。

在一些實施例中，獲得由第一軌道群組和第二軌道群組相交形成的網格包含獲得對應於一或多個製程的設計規則集合。在一些實施例中，獲得由第一軌道群組和第二軌道群組相交形成的網格包含獲得對應於一或多個單元的網格，其中該一或多個單元在第二方向上具有一或多個單元高度。在一些實施例中，獲得由第一軌道群組和第二軌道群組相交形成的網格包含從積體電路設計儲存器1007獲得前述設計規則集合和/或前述一或多個單元，如下面配合第10圖討論的內容。

在步驟320中，確定第一軌道群組的第一間距和第二軌道群組的第二間距符合第一規則。在一些實施例中，確定第一間距和第二間距符合第一規則包含確定第一間距和第二間距中至少一個小於或等於最小通孔間距規則，例如確定金屬間距MBP和MAP中至少一個小於或等於如上文配合第1圖所討論的最小通孔間距規則。

在一些實施例中，確定第一間距和第二間距符合第一規則包含確定第一間距和第二間距的比值小於臨界值。在一些實施例中，確定第一間距和第二間距的比值小於臨界值包含確定第一間距和第二間距的比值小於

。在一些實施例中，確定第一間距和第二間距的比值小於臨界值包含確定比值MBP/MAP小於

，如上面配合第1圖所討論的。

在步驟330，通孔定位圖案被應用到網格，從而通孔區被限制於交錯的對角網格線上。應用通孔定位圖案包含應用禁止將通孔區放置在可能的通孔位置的規則，其中可能的通孔位置在第一軌道群組和第二軌道群組的交點處。禁止通孔位置沿著交錯的對角網格線對齊，使得通孔區被限制為放置在套用禁止通孔區規則之後仍留空的交錯對角網格線。

在一些實施例中，應用禁止將通孔區放置在可能的通孔位置的規則包含在交錯的通孔位置VL1~VL6配置禁止位置200F，其中交錯的通孔位置VL1~VL6在金屬軌道AT1~AT8和BT1~BT8的交點，從而將通孔位置限制於沿著交錯對角網格線D1~D13對齊之剩餘交錯的通孔位置，如上面配合第1圖至第2D圖所討論的。

在步驟340，在一些實施例中，一或多個金屬設計規則被應用於相鄰金屬層中的一或兩者。應用一或多個金屬設計規則包含增加在相鄰金屬層之間的電連接的佈線彈性。

在一些實施例中，應用一或多個金屬設計規則包含劃分第一軌道群組或第二軌道群組的一或兩者成具有不同間距的兩個軌道子集。在一些實施例中，將第一軌道群組和/或第二軌道群組劃分成兩個軌道子集包含執行方法900的一或多個步驟，如下面配合第7A圖至第9圖所討論的。

在一些實施例中，應用金屬設計規則包含減少金屬層的一或多個圍繞規則(enclosure rule)或端到端間距規則(end-to-end spacing rule)。在一些實施例中，減少圍繞規則和/或端到端間距規則包含執行方法900的一或多個步驟，如下面配合第7A圖至第9圖所討論的。

在操作350，通孔區擺放在交錯對角網格線的部分或全部之網格交點。擺放通孔區包含在每個相鄰金屬層的多個金屬段之間至少部分定義多個電連接，其中每個相鄰金屬層至少部分由多個金屬區所定義。在一些實施例中，在相鄰金屬層的多個金屬段之間定義多個電連接包含將多個通孔區重疊擺放在一或多個金屬區上，其中該一或多個金屬區是基於在步驟340中應用的一或多個金屬規則而擺放。

如上文配合第1圖至第2D圖所討論的，在一些實施例中，擺放通孔區包含在對角網格線D1~D13部分或全部的網格交點擺放通孔區200V。

在步驟360，在一些實施例中，產生積體電路佈局圖，且產生積體電路佈局圖包含沿著交錯對角網格線擺放的通孔區。產生積體電路佈局圖是由處理器所執行，如以下配合第10圖討論的積體電路設計系統1000的處理器1002。

在一些實施例中，產生積體電路佈局圖包括儲存積體電路佈局圖至儲存裝置中，如下面配合第10圖討論的積體電路設計儲存器1007。在一些實施例中，儲存積體電路佈局圖至儲存裝置中包括透過網路儲存積體電路佈局圖，如下面配合第10圖討論的積體電路設計系統1000的網路1014。

在多種實施例中，產生和/或儲存積體電路佈局圖包括產生和/或儲存上面配合第1圖至第2D圖討論的積體電路佈局圖200L。

在步驟370，在一些實施例中，基於積體電路佈局圖製造一或多個半導體光罩。製造一或多個半導體光罩將於以下配合積體電路製造系統1100和第11圖討論。

在一些實施例中，製造一或多個半導體光罩包含製造上面配合第1圖至第2D圖討論的積體電路光罩200M。在一些實施例中，製造一或多個半導體光罩包含執行下面配合第4圖討論的方法400的一或多個步驟。

在一些實施例中，製造一或多個半導體光罩是基於上面配合第1圖至第2D圖討論的積體電路佈局圖200L。

在步驟380，在一些實施例中，基於積體電路佈局圖執行一或多個製造操作。在一些實施例中，執行一或多個製造操作包含基於積體電路佈局圖執行一或多個微影製程曝光。基於積體電路佈局圖執行一或多個製造操作(如一或多個微影製程曝光)將於以下配合積體電路製造系統1100和第11圖討論。

在一些實施例中，執行一或多個製造操作包括執行如下面配合第6圖討論的方法600的一或多個步驟。

在一些實施例中，執行一或多個製造操作是基於以上配合第1圖至第2D圖討論的積體電路佈局圖200L和/或積體電路光罩200M。

藉由執行部分或全部操作方法300，產生包括連續對角通孔圖案的積體電路佈局圖(如積體電路佈局圖200L)。基於上述積體電路佈局圖的製程具有圖案一致性的優點，使得和不基於連續對角通孔圖案的方法相比，良率得到改善。

根據一些實施例，第4圖是製造積體電路光罩的方法400的流程圖。在一些實施例中，製造積體電路光罩包含對應於積體電路佈局圖(如上面配合第2A圖至第2C圖討論的積體電路佈局圖200L)的製造積體電路光罩200M，如上面配合第2D圖討論的。

在一些實施例中，電腦的處理器執行部分或全部的方法400。在一些實施例中，如下面配合第10圖討論的，積體電路設計系統1000的處理器1002執行部分或全部的方法400。

方法400的部分或全部步驟能夠作為在光罩廠(如下面配合第11圖討論的光罩廠1130)中執行的一或多個操作的一部分。

在一些實施例中，方法400的步驟依照第4圖中描繪的順序執行。在一些實施例中，方法400的步驟同時和/或以不同於第4圖中描繪的順序執行。在一些實施例中，一或多個步驟在執行方法400的一或多個步驟之前、之間、期間和/或之後被執行。

在步驟410，在一些實施例中，提供具有光阻層的基板。提供具有光阻層的基板是根據以上配合積體電路光罩200M和第2D圖的討論，和根據以下配合光罩廠1130和第11圖的討論。

在步驟420，接收積體電路佈局圖。積體電路佈局圖包括沿著交錯對角線排列且對應於相鄰金屬層的相交金屬軌道的多個通孔區。在一些實施例中，接收積體電路佈局圖包括接收積體電路佈局圖200L，其中積體電路佈局圖200L包括上面配合第1圖至第2D圖討論的通孔區200V。

在步驟430，在光阻層上形成對應於多個通孔區的特徵。在一些實施例中，形成特徵包括使用一或多個流程，一或多個流程包括光阻劑沉積、軟烘烤、光罩對準、曝光(如圖案化)、烘烤、顯影光阻劑、硬烘烤、去除光阻劑和/或其他流程。在一些實施例中，形成特徵包括微影圖案化，微影圖案化包含電子束寫入、離子束寫入、無光罩微影製程和/或分子壓印。

在一些實施例中，在光阻層上形成對應於多個通孔區的特徵包括形成對應於通孔區200V的通孔特徵，如上文配合第1圖至第2D圖所討論的。

在步驟440，在光阻層中沿著交錯對角線並對應於相交金屬軌道且不包含多個通孔區中的任一通孔區的每個位置形成輔助特徵。形成輔助特徵的執行方式，關聯於上述步驟430中形成多個通孔區的執行方式來執行。

在一些實施例中，在光阻層中形成輔助特徵包含形成上面配合第1圖至第2D圖討論的輔助特徵200AF。

在一些實施例中，在光阻層中形成輔助特徵包含執行下面配合第11圖討論的預備數據1132。

在一些實施例中，在步驟410接收積體電路佈局圖包含接收具有對應於輔助特徵的通孔輔助區的積體電路佈局圖，而步驟430和步驟440是相同的操作，包含在光阻層形成多個通孔區和多個輔助特徵。

透過執行部分或全部方法400的步驟，得以產生包含連續對角通孔圖案的積體電路光罩(如積體電路光罩200M)。基於上述積體電路佈局圖的製程具有圖案一致性的優點，使得和不基於連續對角通孔圖案的方法相比，良率得到改善。

根據一些實施例，第5A圖和第5B圖是積體電路製造系統500的示意圖。第5A圖是積體電路製造系統500的頂層(top level)示意圖，而第5B圖包含部分積體電路製造系統500的細節。第5A圖和第5B圖個自為了說明的目的而簡化。在一些實施例中，除了第5A圖和第5B圖中描繪的特徵之外，積體電路製造系統500還包含額外一或多個特徵。

積體電路製造系統500用於執行一或多個積體電路製程，一或多個積體電路製程包含上面配合第1圖至第4圖討論的積體電路光罩200M。如第5A圖所示，積體電路製造系統500包括輻射源510，其中輻射源510用於將輻射520投射到半導體基板530上方的積體電路光罩200M上。在多種實施例中，輻射源510用於輸出包含電磁輻射(如紫外光、極紫外光、X射線、電子束或離子束)的輻射520。

半導體基板530包含根據積體電路佈局圖200L製造的積體電路結構。第5A圖和第5B圖代表在中間製造階段的半導體基板530，例如在建立兩個相鄰金屬層中的第二層的金屬段之前。

如第5B圖所示，積體電路光罩200M包含在基板SUB上的光阻層PRl。光阻層PRl包含通孔區200V的實例和輔助特徵200AF的實例，其中每個實例已在上面配合第1圖至第4圖進行討論。在第5B圖所示的實施例中，每個通孔區200V和輔助特徵200AF都包含在光阻層PR1中的空隙，對應於通孔區200V的空隙大於對應於輔助特徵200AF的空隙。在一些實施例中，每個通孔區200V和輔助特徵200AF包括部分光阻層PR1，對應於通孔區200V的部分光阻層PR1大於對應於輔助特徵200AF的部分光阻層PR1。

半導體基板530包括擺放有金屬段Mx的兩個實例的較低介電層DL，較高介電層DL覆蓋於較低介電層DL上方。光阻層PR2覆蓋在較高介電層DL上。

積體電路光罩200M擺放在半導體基板530上方，使得每個通孔區200V和輔助特徵200AF與對應的金屬段Mx的實例垂直對齊。如第5B圖所示，積體電路光罩200M在通孔區200V接收到的輻射520使得光阻層PR2中形成圖像IV，圖像IV對應於在較高介電層DL中隨後形成的通孔結構V，其中通孔結構V覆蓋和接觸金屬段Mx的一個實例。積體電路光罩200M在輔助特徵200AF接收到的輻射520不會在光阻層PR2中形成圖像，而是協助圖像IV形成。

根據一些實施例，第6圖是製造多個通孔結構的方法600的流程圖。方法600可用於形成多個通孔結構，其形成多個通孔結構是基於上面第5A圖和第5B圖討論的在積體電路光罩200M使用積體電路製造系統500。

在一些實施例中，方法600的流程以第6圖描繪的順序執行。在一些實施例中，方法600的流程用不同於第6圖中描繪的順序執行。在一些實施例中，一或多個附加流程在方法600的流程之前、期間和/或之後執行。在一些實施例中，執行方法600的部分或全部流程包含執行如下面配合積體電路製造廠1150和第11圖所討論的一或多個流程。

在步驟610，提供積體電路光罩，其積體電路光罩包含沿著網格的交錯對角網格線擺放的通孔特徵和輔助特徵。在一些實施例中，提供積體電路光罩包含提供上面第1圖至第5B圖討論的積體電路光罩200M。

在步驟620，積體電路光罩和半導體基板中第一金屬層的金屬段對齊，具有間距的金屬段對應於網格的第一間距。在一些實施例中，將積體電路光罩與半導體基板中第一金屬層的金屬段對齊包含將積體電路光罩200M和半導體基板530的金屬段Mx的例子對齊，如以上配合第5A圖和第5B圖所討論的。

在步驟630，執行包含積體電路光罩的一或多個微影製程從而定義對應於通孔特徵的通孔結構位置。一或多個微影製程根據下面配合積體電路製造廠1150和第11圖討論的來執行。

定義通孔結構位置包含使用積體電路光罩的通孔特徵使得在半導體基板上的通孔結構位置形成圖像，且包含使用積體電路光罩的輔助特徵來輔助形成前述圖像。在一些實施例中，使用通孔和輔助特徵包含使用積體電路光罩200M的通孔區200V和輔助特徵200AF來輔助形成如上面配合第1圖至第5B圖所討論的圖像IV。

在步驟640，在已定義的通孔結構位置形成通孔結構。形成通孔結構根據下面配合積體電路製造廠1150和第11圖的討論來執行，且形成通孔結構包含執行多個製程，這些製程包含沉積和圖案化一或多個光阻層、執行一或多個蝕刻製程和執行一或多個沉積製程，由此一或多種導電材料用於形成和下層金屬段連接的連續且低阻抗的結構。

在一些實施例中，形成通孔結構包含形成上面配合第5A圖和第5B圖討論的通孔結構V。

在一些實施例中，形成通孔結構包含形成一或多個重疊通孔結構的結構，例如相鄰且覆蓋於包含金屬段Mx的第一金屬層的第二金屬層的金屬段。在一些實施例中，形成通孔結構包含形成金屬段和通孔結構，如同鑲嵌製程的一部分。

透過執行方法600的部分或全部步驟，執行基於包含連續對角通孔圖案的積體電路光罩(如積體電路光罩200M)的製程，使得與不是基於連續對角通孔圖案的方法相比，圖案一致性改善了良率。

第7A圖至第8圖是根據一些實施例的金屬規則示意圖。第7A圖和第7B圖描繪了最小金屬線長度對應於兩個通孔的實施例，第7C圖和第7D圖描繪了最小金屬線長度對應於三個通孔的實施例，而第8圖描繪的實施例中，多個軌道被分成兩個具有不同間距的軌道子集。

第7A圖包含軌道T1~TN、金屬區域MR1和MR2以及配合上面第1圖至第6圖討論的集中於軌道 T1~TN中對應多者的多個通孔區200V。軌道T1~TN對應於如上面配合第1圖至第6圖所討論的第一金屬層的軌道AT1~AT8或BT1~BT8，並且金屬區MR1和MR2是和第一金屬層相鄰的第二金屬層的金屬段。金屬區MR1包含在積體電路的第一網中，而金屬區MR2包含在積體電路的第二網中。

相鄰通孔區200V之間的距離RV是基於通孔寬度VW(兩倍的

，

是從通孔區200V的中心到邊緣)、通孔圍欄VE(從通孔區200V的邊緣到金屬區MR1或MR2的邊緣)以及端到端間距E2E(金屬區MR1和MR2的邊緣之間)，由下式給出RV=VW+2×VE+E2E (4)

在第7A圖的實施例中，距離RV對應於軌道數量N=3。

第7B圖描繪了配合上面第1圖至第6圖討論的包含在積體電路佈局圖200L中的金屬區MR1和MR2。在第7B圖所示的實施例中，金屬區MR1和MR2的擺放方式使得相鄰的通孔區200V相隔對應於軌道數量N=2的距離(未標示)。

第7C圖包含如上面配合第7A圖所討論而佈置的金屬區MR1和MR2，差異在於金屬段MR2包含總共三個進入點，這三個進入點對應於可能被通孔區200V佔據的通孔位置。第7C圖還包含金屬區MR3，金屬區MR3包含在積體電路的第三網中。

在第7C圖所示的實施例，距離RV對應於軌道數量N=3。

第7D圖描繪上面配合第1圖至第6圖討論的包含在積體電路佈局圖200L中的金屬區MR2。在第7D圖中描繪的實施例中，金屬區MR2的擺放方式使得通孔區200V佔據兩個通孔位置，且通孔區200V之間的第三通孔位置對應於上文配合第1圖至第6圖討論的禁止位置200F。

第8圖描繪對應於上面配合第1圖至第6圖討論的軌道AT1~AT8和BT1~BT8的垂直軌道(未標示)。在第8圖所示的實施例中，代替Y方向上的單種間距MAP，積體電路佈局圖200L包含對應於第一間距MAP1的第一軌道子集和對應於第二間距MAP2的第二軌道子集。

兩個間距MAP1的實例和五個間距MAP2的實例之總和等於第一單元高度CH1，而兩個間距MAP1的實例和兩個間距MAP2的實例之總和等於第二單元高度CH2。間距MAP1和MAP2的差值小於製造公差，由此通孔區200V的擺放不受軌道位置中對應偏移誤差的影響。

降低製造公差之值對應於降低給定製程的特徵尺寸，較小的值從而對應於越來越高級的製程。在一些實施例中，製造公差的範圍介於2奈米(nm)到15奈米。在一些實施例中，製造公差的範圍介於3奈米到10奈米。

在一些實施例中，間距MAP1和MAP2對應於在第二金屬層中的金屬軌道，且金屬零層包含分別對應於間距MAP1和間距MAP2的第一間距和第二間距。第一金屬零間距對應於連接具單元高度CH1和CH2之多個單元的電源供應器，而第二金屬零間距對應於到多個單元的訊號連接。

與不包含具有不同間距的軌道子集的實施例相比，第8圖中描繪的實施例透過在積體電路佈局圖200L中包含具不同間距的兩個軌道子集，能夠增加訊號佈線彈性。

根據一些實施例，第9圖是應用金屬規則的方法900的流程圖。方法900對應於第7A圖至第8圖中描繪的實施例且可作為配合上面第3圖討論的方法300中的部分或全部步驟340。

在一些實施例中，在步驟910，基於金屬區中通孔位置的數量、通孔寬度(如通孔寬度VW)和通孔圍欄(如通孔圍欄VE)決定最小金屬區長度。金屬區中通孔位置的數量範圍限制在1到4個。擺放在通孔位置的通孔區的間距更基於端到端間距(如端到端間距E2E)。

在一些實施例中，金屬區在單元高度方向上延伸且最小金屬區長度被限制為小於單元高度之值。

在一些實施例中，在步驟920，透過減少一或多個圍繞規則(如通孔圍欄VE)或金屬層的端到端間隔規則(如端到端間距EE)來減少最小金屬區長度。

在一些實施例中，在步驟930，第一軌道群組或第二軌道群組中對應於兩個相鄰金屬層的一者或兩者被分成具有不同間距(如間距MAP1和MAP2)的兩個軌道子集。

透過執行方法900的部分或全部步驟，一或多種金屬規則被套用到相鄰的金屬層一者或兩者的通孔區，由此與不應用這種金屬規則的方法相比佈線效率提高了。

根據一些實施例，第10圖是積體電路設計系統1000的方塊示意圖。根據一些的實施例，在此描述的根據一或多個實施例的設計積體電路佈局圖和/或製造積體電路光罩的方法是可實行的，例如使用積體電路設計系統1000。在一些實施例中，積體電路設計系統1000是自動佈局佈線系統、包括自動佈局佈線系統或是自動佈局佈線系統的一部分，自動佈局佈線系統可用於執行自動佈局佈線方法，例如構造演算法、疊代演算法或數值積分演算法的其中之一或其組合。

在一些實施例中，積體電路設計系統1000是通用計算裝置，其中通用計算裝置包含硬體處理器1002和非暫態電腦可讀取儲存媒體1004。撇除其他功能，儲存媒體1004還由電腦程式碼1006(一組可執行的指令)進行編碼，也就是儲存電腦程式碼1006。由硬體處理器1002執行指令1006代表(至少部分)實行部分或全部的方法的電子設計自動化(electronic design automation，簡稱EDA)工具，例如上述產生積體電路佈局圖的方法700(下文將稱為所述製程和/或方法)。

處理器1002透過匯流排1008電耦合到電腦可讀取儲存媒體1004。處理器1002也透過匯流排1008電耦合到輸入輸出(I/O)介面1010。網路介面1012也透過匯流排1008電連接到處理器1002。網路介面1012連到網路1014，使得處理器1002和電腦可讀取儲存媒體1004能夠透過網路1014連到外部元件。處理器1002用於執行編碼在電腦可讀取儲存媒體1004中的電腦程式碼1006，使積體電路設計系統1000可用於執行部分或全部所述製程和/或方法。在一或多個實施例中，處理器1002是中央處理器(CPU)、多處理器、分散式處理系統、特定應用積體電路(ASIC)和/或合適的處理單元。

在一或多個實施例中，電腦可讀取儲存媒體1004是電子、磁、光、電磁、紅外線和/或半導體系統(或裝置或設備)。例如，電腦可讀取儲存媒體1004包含半導體或固態記憶體、磁帶、可移動電腦磁片、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、硬磁碟和/或光碟。在使用光碟的一或多個實施例中，電腦可讀取儲存媒體1004包含唯讀記憶光碟(CD-ROM)、可重複錄寫光碟(CD-R/W)和/或數位影音光碟(DVD)。

在一或多個實施例中，儲存媒體1004儲存電腦程式碼1006，其中電腦程式碼1006用於使積體電路設計系統1000(其中這種執行代表(至少部分)子設計自動化工具)可用於執行部分或全部所述製程和/或方法。在一或多個實施例中，儲存媒體1004還儲存有助於執行部分或全部所述製程和/或方法的資訊。在一或多個實施例中，儲存媒體1004包含積體電路設計儲存裝置1007，積體電路設計儲存裝置1007用於儲存一或多個積體電路佈局圖，如上面配合第1圖至第3圖討論的積體電路佈局圖200L。

積體電路設計系統1000包含I/O介面1010。I/O介面1010耦接到外部電路。在一或多個實施例中，I/O介面1010包含傳送訊息和指令給處理器1002的鍵盤、小鍵盤、滑鼠、軌跡球、軌跡板、觸摸板和/或游標方向鍵。

積體電路設計系統1000還包含耦合到處理器1002的網路介面1012。網路介面1012允許積體電路設計系統1000與一或多個其他電腦系統連接的網路1014進行通訊到。網路介面1012包含藍牙、無線網路(WIFI)、全球互通微波存取(WIMAX)、通用封包無線服務(GPRS)、寬頻分碼多工(WCDMA)等無線網路介面或有線網路介面，例如乙太網路(ETHERNET)、通用序列匯流排(USB)或IEEE-1364。在一或多個實施例中，在兩個或多個積體電路設計系統1000中實行部分或全部所述製程和/或方法。

積體電路設計系統1000用於經由I/O介面1010接收訊息。透過I/O介面1010接收的訊息包含藉由處理器1002處理的一或多個指令、資料、設計規則、標準單元庫和/或其他參數。前述訊息透過匯流排1008傳送到處理器1002。積體電路設計系統1000用於透過I/O介面1010接收使用者介面(UI)相關的訊息。前述訊息儲存在電腦可讀取媒體1004中作為使用者界面(UI)1042。

在一些實施例中，部分或全部所述製程和/或方法被實作為由處理器執行的獨立軟體應用程式。在一些實施例中，部分或全部所述製程和/或方法被實作為軟體應用程式，該軟體應用程式是額外的軟體應用程式的一部分。在一些實施例中，部分或全部所述製程和/或方法被實作為軟體應用程式的外掛程式。在一些實施例中，所述製程和/或方法中的至少一個被實作為軟體應用程式，該軟體應用程式是部分的電子設計自動化工具。在一些實施例中，部分或全部所述製程和/或方法被實作為由積體電路設計系統1000使用的軟體應用程式。在一些實施例中，包含標準單元的佈局圖可用如益華電腦股份有限公司(Cadence Design Systems,Inc.)的VIRTOUSO®或其他合適的佈局圖產生工具獲得。

在一些實施例中，製程被實作為儲存在非暫態電腦可讀取儲存媒體中的程式的功能。非暫態電腦可讀取儲存媒體的例子包含但不限於外部/可移除和/或內部/內建儲存或記憶體單元，例如一或多個光碟(如DVD)、磁碟(例硬碟)、半導體記憶體(如ROM、RAM、記憶卡等)。

根據一些實施例，第11圖是積體電路製造系統1100和與其相關聯的積體電路製造流程的方塊示意圖。在一些實施例中，基於積體電路佈局圖，使用積體電路製造系統1100製造以下至少一者(A)一或多個半導體光罩或(B)在半導體積體電路之一層中的至少一個零件。

在第11圖中，積體電路製造系統1100包含一些個體實體，例如設計廠1120、光罩廠1130和積體電路製造廠/生產廠(fab)1150，這些個體實體在設計、開發和製造週期和/或與製造積體電路裝置1160相關的服務中互動。在系統1100中的個體實體透過通訊網路連接。在一些實施例中，通訊網路是單一網路。在一些實施例中，通訊網路是多種不同的網路，像是內部網路和網際網路。通訊網路包含有線和/或無線通訊通道。每個個體實體與一或多個其他個體實體互動且提供一或多個其他個體實體服務和/或從一或多個其他個體實體接收服務。在一些實施例中，設計廠1120、光罩廠1130和積體電路製造廠1150中的兩或多個由單一較大的公司擁有。在一些實施例中，設計廠1120、光罩廠1130和積體電路製造廠1150中的兩或多個共存在同一場所和使用共同資源。

設計廠(或設計團隊)1120產生積體電路設計佈局圖1122。積體電路設計佈局圖1122包含多種幾何圖形，如上面討論的積體電路佈局圖。幾何圖形對應於組成欲製造的積體電路裝置1160的多種零件的金屬、氧化物或半導體層的圖案。多種層組合形成多種積體電路特徵。舉例來說，部分的積體電路設計佈局圖1122包含多種積體電路特徵(如主動區、閘極、源極和汲極)、互連夾層的金屬線或通孔以及用於焊墊的開口，其中開口用於形成在半導體基板(例如矽晶圓)以及佈署在半導體基板上的各種材料層上。設計廠1120實行適當的設計流程以形成積體電路設計佈局圖1122。前述設計流程包含邏輯設計、物理設計或佈局和佈線中的一或多者。積體電路設計佈局圖1122存在於一或多個具有幾何圖形訊息的資料文件中。舉例來說，積體電路設計佈局圖1122可以用GDSII文件格式或DFII文件格式呈現。

光罩廠1130包含資料準備1132和光罩加工1144。光罩廠1130使用積體電路設計佈局圖1122製造一或多個光罩1145，光罩1145用於根據積體電路設計佈局圖1122製造積體電路裝置1160中的多個層。光罩廠1130執行光罩資料準備1132，其中積體電路設計佈局圖1122被轉換成代表資料文件(representative data file，簡稱RDF)。光罩資料準備1132提供RDF給光罩製造1144。光罩製造1144包含光罩撰寫器。光罩撰寫器將RDF轉換成基板上的圖案，如光罩(網線)1145或半導體晶圓1153。設計佈局圖1122由光罩資料準備1132運用以遵從光罩撰寫器的特性和/或積體電路製造廠1150的要求。在第11圖中，光罩資料準備1132和光罩製造1144被繪製為各自獨立的單元。在一些實施例中，光罩資料準備1132和光罩製造1144可以統稱為光罩資料準備。

在一些實施例中，光罩資料準備1132包含光學接近修正(optical proximity correction，簡稱OPC)，其中光學接近修正使用微影增強技術來補償圖案誤差，像是可能由繞射、干涉、其他製程效應和諸如此類等引起的圖像誤差。光學接近修正調整積體電路設計佈局圖1122。在一些實施例中，光罩資料準備1132包含進一步的解析度增強技術(resolution enhancement techniques，簡稱RET)，解析度增強技術例如偏軸照明、次解析度輔助特徵、相位移光罩、其他合適技術和諸如此類或其組合。在一些實施例中，還使用反向微影技術(lithography technology，簡稱ILT)，其中反向微影技術將光學接近修正視為反向成像問題。

在一些實施例中，光罩資料準備1132包含光罩規則核對器(mask rule checker，簡稱MRC)，其中光罩規則核對器檢查積體電路設計佈局圖1122，積體電路設計佈局圖1122在光學接近修正中經過了具有一組光罩製造規則的製程，這些規則包含幾何和/或連接限制以確保足夠的邊界，以承受半導體製造過程中的變異性和諸如此類的現象。在一些實施例中，MRC修改積體電路設計佈局圖1122以補償光罩加工1144期間的限制，光罩加工1144可撤銷部分由光學接近修正執行的修改以滿足光罩製造規則。

在一些實施例中，光罩資料準備1132包含微影製程檢查(lithography process checking，簡稱LPC)，其中微影製程檢查模擬由積體電路製造廠1150實行以製造積體電路裝置1160的製程。微影製程檢查基於積體電路設計佈局圖1122模擬該製程以創造一模擬製造裝置，例如積體電路裝置1160。微影製程檢查模擬中的製程參數可以包含與積體電路製造週期的多種製程相關的參數、與用於製造積體電路之工具相關的參數和/或製程的其他方面。微影製程檢查考慮多種因素，像是空間成像對比、景深(depth of focus，簡稱DOF)、光罩錯誤增強因子(mask error enhancement factor，簡稱MEEF)、其他合適的因素和諸如此類或其組合。在一些實施例中，在由微影製程檢查模擬創造模擬製造裝置之後，如果模擬製造裝置在形狀上不足以滿足設計規則，則重複光學接近修正和/或光罩規則核對器以進一步改善積體電路設計佈局圖1122。

理應了解的是，以上描述的光罩資料準備1132為了清楚起見已簡化。在一些實施例中，光罩資料準備1132包括附加特徵，其中附加特徵像是根據製造規則修改積體電路設計佈局圖1122的邏輯運算(logic operation，簡稱LOP)。此外，在資料準備1132期間應用於積體電路設計佈局圖1122的製程可以多種不同的順序執行。

在光罩資料準備1132後和光罩加工1144期間，基於修改後的積體電路設計佈局圖1122製造光罩1145或一組光罩1145。在一些實施例中，光罩加工1144包含基於積體電路設計佈局圖1122執行的一或多個微影製程曝光。在一些實施例中，基於修改後的積體電路設計佈局1122，在光罩1145(光罩或標線片(rectile))上使用電子束(e-beam)或多個電子束的機制形成圖案。光罩1145可以用多種技術形成。在一些實施例中，使用二元技術形成光罩1145。在一些實施例中，光罩圖案包含不透明區域和透明區域。用於曝光已塗覆在晶圓上的圖像敏感材料層(如光阻層)的輻射束(如紫外光束或極紫外光束)，會被不透明區域阻擋且穿射過透明區域。在一個例子中，光罩1145的二元光罩版本包含透明基板(如熔融石英)和塗覆在二元光罩的不透明區域中的不透明材料(如鉻)。在另一例子中，光罩1145是使用相位移技術形成。在光罩1145的相位移光罩(phase shift mask，簡稱PSM)版本中，形成在相位移光罩上之圖案的多種特徵用於具有適當的相位差以提高解析度和成像品質。在多種示例中，相位移光罩可以是減光型相位移光罩或交替式相位移光罩。由光罩加工1144產生的一或多個光罩用於多種製程。舉例來說，前述一或多個光罩用於在離子植入製程以在半導體晶圓1153中形成多種摻雜區、在蝕刻製程中在半導體晶圓1153中形成各種蝕刻區、和/或用於其他合適的製程中。

積體電路製造廠1150是一積體電路製造企業，該積體電路製造企業包含一或多個用於製造多種不同積體電路產品的製造設施。在一些實施例中，積體電路製造廠1150是半導體代工廠。舉例來說，可能有一個製造設施用於多個積體電路產品的前端製造(生產線前端製造(FEOL))，而第二個製造設施可能提供用於積體電路產品的金屬連線和封裝的後端製造(生產線後端製造(BEOL))，第三個製造設施可為代工業務提供其他服務。

積體電路晶圓廠1150包含晶圓加工工具1152，其中晶圓加工工具1152用於在半導體晶圓1153上執行多種製造步驟，使得積體電路裝置1160是根據一或多個光罩(如光罩1145)而製造。在多種實施例中，晶圓加工工具1152包含以下一或多者：晶圓步進機、離子注入機、光阻層塗布器、加工室(如化學氣相沉積箱或低壓化學氣相沉積爐)、化學機械研磨系統、等離子體蝕刻系統、晶圓清潔系統或如本文所討論的其他能夠執行一或多種合適製程的製造設備。

積體電路製造廠1150使用由光罩廠1130製造的一或多個光罩1145來製造積體電路裝置1160。由此，積體電路製造廠1150至少間接地使用積體電路設計佈局圖1122來製造積體電路裝置1160。在一些實施例中，半導體晶圓1153由積體電路製造廠1150使用光罩1145製造，以形成積體電路裝置1160。在一些實施例中，積體電路製造包含至少間接地基於積體電路設計佈局圖1122實行一或多次微影曝光。半導體晶圓1153包含矽基板或在其上形成材料層的其他合適的基板。半導體晶圓1153還包含各種摻雜區、介電特徵、多級金屬連線等諸如此類中的一或多個(在隨後的製造步驟中形成)。

有關積體電路製造系統(例如，第11圖的系統1100)和與其相關聯的積體電路製造流程的詳細訊息已揭露於例如2016年2月9日授權的美國專利第9,256,709號、2015年10月1日公開的美國專利申請第20150278429號、2014年2月6日公開的美國專利申請第20140040838號和2007年8月21日授權的美國專利第7,260,442號，上述每一者全文引用於本案。

在一些實施例中，產生積體電路佈局圖的方法包含獲得對應於多個相鄰金屬層的由第一軌道群組和第二軌道群組相交形成的網格、決定符合第一規則的第一軌道群組的第一間距和第二軌道群組的第二間距、應用通孔定位圖案到網格上，從而將多個通孔區限制在多個交錯對角網格線上、將多個通孔區擺放在多個交錯對角網格線的部分或全部網格交點、以及產生包含沿著多個交錯對角網格線擺放的多個通孔區的積體電路佈局圖。在一些實施例中，決定符合第一規則的第一軌道群組的第一間距和第二軌道群組的第二間距包含在第一間距或第二間距之中確定至少有一者小於最小通孔間距規則。在一些實施例中，決定符合第一規則的第一軌道群組的第一間距和第二軌道群組的第二間距包含確定第一間距或第二間距中較大者與第一間距或第二間距中較小者的比值小於

。在一些實施例中，第一間距大於第二間距。在一些實施例中，第一間距對應於一第一方向，第二間距對應於垂直於第一方向的一單元高度方向。在一些實施例中，第一軌道群組對應於多個相鄰金屬層中較上層金屬層，且第二軌道群組對應於多個相鄰金屬層中較下層金屬層。在一些實施例中，多個交錯對角網格線是第一組交錯對角網格線，以及應用通孔定位圖案到網格上包含沿著第二組交錯對角網格線於第一組交錯對角網格線之間應用多個禁止區。在一些實施例中，應用多個禁止區包含在第一軌道群組和第二軌道群組的交點應用多個禁止位置。在一些實施例中，更包含應用金屬設計規則至多個相鄰金屬層中的金屬層。在一些實施例中，應用金屬設計規則包含減少多個相鄰金屬層中金屬層的圍繞規則或端到端間距規則中的一或多者。在一些實施例中，應用金屬設計規則包含劃分金屬層的第一軌道群組或第二軌道群組成具有不同間距的兩個軌道子集。在一些實施例中，不同間距的間距差值小於製造公差值。

在一些實施例中，積體電路結構包含在半導體基板的第一金屬層的多個第一金屬段且多個第一金屬段對應於多個第一軌道、在與第一金屬層相鄰的半導體基板的第二金屬層的多個第二金屬段且多個第二金屬段對應於垂直於多個第一軌道的多個第二軌道、以及用於電接連多個第一金屬段到多個第二金屬段的多個通孔結構，其中多個第一軌道和多個第二軌道的多個交點位置定義網格，且網格包含與第二對角網格線群組相交的第一對角網格線群組，第一對角網格線群組包含多個通孔結構中擺放於多個連續交點位置的至少三個通孔結構，以及第二對角網格線群組不包含多個通孔結構中的任一通孔結構。在一些實施例中，多個第一軌道包含第一間距，多個第二軌道包含第二間距，以及第一間距和第二間距的比值小於

。在一些實施例中，第一間距大於第二間距。在一些實施例中，多個連續交點位置是沿著第一對角網格線群組中單一網格線擺放的多個相鄰位置。在一些實施例中，多個交點位置具有20奈米到50奈米的間距值。

在一些實施例中，製造多個通孔結構的方法包含提供積體電路光罩，其中記體電路光罩包含沿著網格的多個交錯對角網格線擺放的多個通孔特徵和多個輔助特徵、對齊積體電路光罩與半導體基板中第一金屬層的多個金屬段，其中多個金屬段的間距對應於網格的第一間距、執行包含積體電路光罩的一或多個微影製程，從而定義對應於多個通孔特徵的多個通孔結構位置、以及在定義的多個通孔結構位置形成多個通孔結構。在一些實施例中，網格的多個交錯對角網格線對應於具有第一間距的多個第一金屬線群組和具有第二間距的多個第二金屬線群組的多個交點，第一間距大於第二間距，以及第一間距和第二間距的比值小於

。在一些實施例中，每個輔助特徵是次解析輔助特徵。

前述內容概述了幾個實施例的特徵，以便所屬技術領域具有通常知識者可以更好地理解本揭示文件的各個方面。所屬技術領域具有通常知識者應當理解，他們可以容易地將本揭示文件用作設計或修改其他流程和結構的基礎，以實現與本文介紹的實施例相同的目的和/或實現相同的優點。本領域技術人員還應該認識到，這樣的等效構造不脫離本揭示文件的精神和範圍，並且在不背離本公開的精神和範圍的情況下，它們可以進行各種改變、替換和變更。

300:產生積體電路佈局圖的方法

310,320,330,340,350,360,370,380:步驟

Claims

一種產生積體電路佈局圖的方法，包含：獲得對應於多個相鄰金屬層的由一第一軌道群組和一第二軌道群組相交形成的一網格；決定符合一第一規則的該第一軌道群組的一第一間距和該第二軌道群組的一第二間距；應用一通孔定位圖案到該網格上，從而將多個通孔區限制在多個交錯對角網格線上；將該多個通孔區擺放在該多個交錯對角網格線的部分或全部網格交點；產生包含沿著該多個交錯對角網格線擺放的該多個通孔區的一積體電路佈局圖，其中應用該通孔定位圖案到該網格上包含應用禁止將該多個通孔區放置在該第一軌道群組與該第二軌道群組的多個交點的一規則；以及應用一金屬設計規則至該多個相鄰金屬層中的一金屬層，其包含劃分該金屬層的該第二軌道群組成具有交錯排列之一第一子間距的一第一軌道子集與一第二子間距的一第二軌道子集，其中沿一單元高度方向該第一子間距與該第二子間距的一第一組合之一第一間距總和等於一第一單元高度，以及該第一子間距與該第二子間距的一第二組合之一第二間距總和等於不同於該第一單元高度的一第二單元高度。
如請求項1所述之方法，其中決定符合該第一規則的該第一軌道群組的該第一間距和該第二軌道群組的該第二間距包含確定該第一間距或該第二間距中較大者與該第一間距或該第二間距中較小者的比值小於
。
如請求項1所述之方法，其中該多個交錯對角網格線是一第一組交錯對角網格線；以及應用該通孔定位圖案到該網格上包含沿著一第二組交錯對角網格線於該第一組交錯對角網格線之間應用多個禁止區。
如請求項1所述之方法，其中應用該金屬設計規則包含減少該多個相鄰金屬層中該金屬層的一圍繞規則或一端到端間距規則中的一或多者。
如請求項1所述之方法，其中應用該金屬設計規則包含劃分該金屬層的該第一軌道群組成具有不同間距的兩個軌道子集。
一種積體電路結構，包含：多個第一金屬段，在一半導體基板的一第一金屬層，其中該多個第一金屬段對應於多個第一軌道；多個第二金屬段，在與該第一金屬層相鄰的該半導體基板的一第二金屬層，其中該多個第二金屬段對應於垂直於該多個第一軌道的多個第二軌道，其中該多個第二軌道具有交錯排列之一第一子間距的一第一軌道子集與一第二子間距的一第二軌道子集，沿一單元高度方向該第一子間距與該第二子間距的一第一組合之一第一間距總和等於一第一單元高度，以及該第一子間距與該第二子間距的一第二組合之一第二間距總和等於不同於該第一單元高度的一第二單元高度；以及多個通孔結構，用於電接連該多個第一金屬段到該多個第二金屬段，其中該多個第一軌道和該多個第二軌道的多個交點位置定義一網格，且該網格包含與一第二對角網格線群組交錯的一第一對角網格線群組；該第一對角網格線群組包含多個通孔結構中擺放於多個連續交點位置的至少三個通孔結構；該第二對角網格線群組不包含該多個通孔結構中的任一通孔結構；以及該第一對角網格線群組進一步包含多個衰減材料，該多個衰減材料不同於該多個通孔結構。
如請求項6所述之積體電路結構，其中該多個第一軌道包含一第一間距，以及該第一間距不同於該第一子間距。
如請求項6所述之積體電路結構，其中該多個連續交點位置是沿著該第一對角網格線群組中一單一網格線擺放的多個相鄰位置。
一種製造多個通孔結構的方法，包含：提供一積體電路光罩，其中該積體電路光罩包含沿著一網格的多個交錯對角網格線擺放的多個通孔特徵和多個次解析輔助特徵；對齊該積體電路光罩與一半導體基板中一第一金屬層的多個金屬段，其中該多個金屬段的一間距對應於該網格的一第一間距，其中該網格的該多個交錯對角網格線對應於具有交錯排列之一第一子間距與一第二子間距的多個第一金屬線群組和多個第二金屬線群組的多個交點，其中沿一單元高度方向該第一子間距與該第二子間距的一第一組合之一第一間距總和等於一第一單元高度，以及該第一子間距與該第二子間距的一第二組合之一第二間距總和等於不同於該第一單元高度的一第二單元高度；執行包含該積體電路光罩的一或多個微影製程，從而定義對應於該多個通孔特徵的多個通孔結構位置；以及在定義的該多個通孔結構位置形成多個通孔結構。
如請求項9所述之方法，其中該第一子間距不同於該第二子間距。