JPH04101146A - フォトマスク及びレジストパターン形成方法 - Google Patents
フォトマスク及びレジストパターン形成方法Info
- Publication number
- JPH04101146A JPH04101146A JP2219428A JP21942890A JPH04101146A JP H04101146 A JPH04101146 A JP H04101146A JP 2219428 A JP2219428 A JP 2219428A JP 21942890 A JP21942890 A JP 21942890A JP H04101146 A JPH04101146 A JP H04101146A
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- wafer
- chip
- pattern
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000011161 development Methods 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＳ Ｌ超ＬＳＩ等の高密度集積回路や超高
周波用途のＳＡＷデバイス等の製造に用いられるレジス
トパターンの形成方法に係り、特にサブミクロンレベル
の微細寸法を有するレジストパターンを形成するのに適
したフォトマスク及び該フォトマスクを使用したレジス
トパターン形成方法に関する。
周波用途のＳＡＷデバイス等の製造に用いられるレジス
トパターンの形成方法に係り、特にサブミクロンレベル
の微細寸法を有するレジストパターンを形成するのに適
したフォトマスク及び該フォトマスクを使用したレジス
トパターン形成方法に関する。
ＩＣ，ＬＳＩ、超ＬＳＩ等の半導体集積回路は、Ｓｉウ
ェハ等の被加工基板上にレジストを塗布し、フォトマス
ク上の回路パターンをアライナ、ステッパ等の露光装置
により露光した後現像し、さらに次の工程でエツチング
、ＣＶＤ等を行ない、レジストを剥離するというリソグ
ラフィー工程を繰り返し施すことによって製造されてい
る。
ェハ等の被加工基板上にレジストを塗布し、フォトマス
ク上の回路パターンをアライナ、ステッパ等の露光装置
により露光した後現像し、さらに次の工程でエツチング
、ＣＶＤ等を行ない、レジストを剥離するというリソグ
ラフィー工程を繰り返し施すことによって製造されてい
る。
このようなリソグラフィー工程で形成されているパター
ンの線幅は半導体集積回路の高性能化、高集積化に伴っ
て微細化する傾向にある。近年ではハーフミクロン（０
，５μｍ）からりオータミクロン（０，２５μｍ）の線
幅が要求されるデバイスも現われており、このクラスの
パターンの露光には、現在では電子線描画装置で直接ウ
ェハ上に描画露光する方法やｉ線（３６５ｎｍ）ステッ
パを用いて露光する方法などがとられている。これらの
露光手段は、微細パターン用途には最適であるか、スル
ーブツト（量産性、生産性）か悪いという欠点かある。
ンの線幅は半導体集積回路の高性能化、高集積化に伴っ
て微細化する傾向にある。近年ではハーフミクロン（０
，５μｍ）からりオータミクロン（０，２５μｍ）の線
幅が要求されるデバイスも現われており、このクラスの
パターンの露光には、現在では電子線描画装置で直接ウ
ェハ上に描画露光する方法やｉ線（３６５ｎｍ）ステッ
パを用いて露光する方法などがとられている。これらの
露光手段は、微細パターン用途には最適であるか、スル
ーブツト（量産性、生産性）か悪いという欠点かある。
一方、１．０μｍ以上の比較的太いパターン線幅のデバ
イス製造の露光プロセスでは、面内−活露光か出来るた
めスループットに優れ、低コスト化か期待てきるアライ
ナを用いる方法か多く用いられている。
イス製造の露光プロセスでは、面内−活露光か出来るた
めスループットに優れ、低コスト化か期待てきるアライ
ナを用いる方法か多く用いられている。
従来のアライナ用のフォトマスつては、第２図ｉａ）に
示すように、フォトマスク１上のチップパタン２の配列
か対応するウェハ３の内接長方形であるか、あるいは最
も多数のチップか面付けされるような配置とするのか一
般的であった。これはマスク上に描くパターンの数を必
要な量だけにするという合理的な理由によるものである
。
示すように、フォトマスク１上のチップパタン２の配列
か対応するウェハ３の内接長方形であるか、あるいは最
も多数のチップか面付けされるような配置とするのか一
般的であった。これはマスク上に描くパターンの数を必
要な量だけにするという合理的な理由によるものである
。
ところで、第２図に示すようなチップ配列のフォトマス
クを用いてアライナによる露光を行なう場合、パターン
のない部分に隣接した最外周のチップ及びその周辺のチ
ップでは、中央部分におけるチップに対して線幅寸法か
シフトするという問題かあった。
クを用いてアライナによる露光を行なう場合、パターン
のない部分に隣接した最外周のチップ及びその周辺のチ
ップでは、中央部分におけるチップに対して線幅寸法か
シフトするという問題かあった。
この原因として、例えば次のようなことか指摘されてい
る。即ち、ウェハ上に塗布されたフォトレジストは、ウ
ェハ外周部の方かウェハ中央部よりも膜厚か薄く、全体
として凸面状をなす傾向かあり、フォトマスク１をウニ
／Ｘ３中央部のフォトレジストに接したとき、フォトマ
スク１とウェハ３外周部のフォトレジストとの間に空隙
層か生し、フォトマスクを通して露光を行うと、ウェハ
外周部におけるフォトマスクの透光部直下の空隙層で光
の回折か生じる。その結果、ウェハ３外周部におけるフ
ォトマスクの透光部の周縁部では中心部に比して透過光
強度か小さく、フォトレジストへの露光量が少なくなる
ため、ポジ型フォトマスクを用いて露光、現像して露光
部を溶出させる場合、ウェハ外周部におけるフォトマス
クの透光部の周縁部直下のフォトレジストの溶出か不十
分となり、結果としてウェハ外周部に形成されるレジス
トパターン５（第２図（ｂ）Ａ″）の孔の直径か、ウェ
ハ中央部に形成されるレジストパターン４（第２図（ｂ
）、ＩＭ）の孔の直径に比して小さくなる。逆に、ネガ
型フォトマスクを用いた場合にはウェハ外周部に形成さ
れるレジストパターンの孔の直径か、ウェハ中央部に形
成されるレジストパターンの孔の直径に比して大きくな
る。
る。即ち、ウェハ上に塗布されたフォトレジストは、ウ
ェハ外周部の方かウェハ中央部よりも膜厚か薄く、全体
として凸面状をなす傾向かあり、フォトマスク１をウニ
／Ｘ３中央部のフォトレジストに接したとき、フォトマ
スク１とウェハ３外周部のフォトレジストとの間に空隙
層か生し、フォトマスクを通して露光を行うと、ウェハ
外周部におけるフォトマスクの透光部直下の空隙層で光
の回折か生じる。その結果、ウェハ３外周部におけるフ
ォトマスクの透光部の周縁部では中心部に比して透過光
強度か小さく、フォトレジストへの露光量が少なくなる
ため、ポジ型フォトマスクを用いて露光、現像して露光
部を溶出させる場合、ウェハ外周部におけるフォトマス
クの透光部の周縁部直下のフォトレジストの溶出か不十
分となり、結果としてウェハ外周部に形成されるレジス
トパターン５（第２図（ｂ）Ａ″）の孔の直径か、ウェ
ハ中央部に形成されるレジストパターン４（第２図（ｂ
）、ＩＭ）の孔の直径に比して小さくなる。逆に、ネガ
型フォトマスクを用いた場合にはウェハ外周部に形成さ
れるレジストパターンの孔の直径か、ウェハ中央部に形
成されるレジストパターンの孔の直径に比して大きくな
る。
しかし、チップの線幅のシフトの原因はこのことたけて
はなく、レジストの種類や機器の光学系、現像工程によ
っても線幅のシフト量か異なるので、これらの要因も重
なってシフトか生ずるものと考えられる。
はなく、レジストの種類や機器の光学系、現像工程によ
っても線幅のシフト量か異なるので、これらの要因も重
なってシフトか生ずるものと考えられる。
そして、最近のウェハ加工プロセスで要求されている寸
法精度は例えば、１．０μｍの設計線幅に対して、許容
値は３σて０．０５μｍ以下である。このスペックをア
ライナによって満たすのは、前述したようにレジストの
種類や機器の光学系によってそのシフト量やウェハ面内
ての分布か異なって来るため一概にはいえないか、外周
部チップでの寸法シフトの影響かかなり大きなものとな
り困難である。そのため、サブミクロン（１，０μｍ以
下）の設計線幅を有するデバイスのパターンの露光装置
は、光学系かアライナとは全く異なる方式を持つステッ
パによって行われている。投影露光を行ないかつ１個あ
るいは数個のチップパターン毎に分割して露光を行なう
ことを特徴とするステッパは、マスクとウェハか接触し
ないため、ウェハ上のゴミやレジストに起因するマスク
の汚れか発生しないので連続使用か可能でかつマスクの
寿命も延び、また縮小投影を行なう光学系の場合マスク
の傷やゴミ、精度に対する負担か軽くなるなとの利点を
有する。
法精度は例えば、１．０μｍの設計線幅に対して、許容
値は３σて０．０５μｍ以下である。このスペックをア
ライナによって満たすのは、前述したようにレジストの
種類や機器の光学系によってそのシフト量やウェハ面内
ての分布か異なって来るため一概にはいえないか、外周
部チップでの寸法シフトの影響かかなり大きなものとな
り困難である。そのため、サブミクロン（１，０μｍ以
下）の設計線幅を有するデバイスのパターンの露光装置
は、光学系かアライナとは全く異なる方式を持つステッ
パによって行われている。投影露光を行ないかつ１個あ
るいは数個のチップパターン毎に分割して露光を行なう
ことを特徴とするステッパは、マスクとウェハか接触し
ないため、ウェハ上のゴミやレジストに起因するマスク
の汚れか発生しないので連続使用か可能でかつマスクの
寿命も延び、また縮小投影を行なう光学系の場合マスク
の傷やゴミ、精度に対する負担か軽くなるなとの利点を
有する。
しかし、ステッパではステップアントリピートでウェハ
ステージを移動し、数回ないし数百回の位置合せと露光
を繰り返す方法を採っているため、スループットの点て
アライナに劣っている。
ステージを移動し、数回ないし数百回の位置合せと露光
を繰り返す方法を採っているため、スループットの点て
アライナに劣っている。
本発明はかかる事情に鑑みてなされたもので、高スルー
プツト性を活かすことのできるアライナにおいて、外周
部チップでの寸法シフトをなくし、歩留まりを改善し、
サブミクロンパターンでの実用を可能としたレジストパ
ターンの形成方法を提供することを目的とする。
プツト性を活かすことのできるアライナにおいて、外周
部チップでの寸法シフトをなくし、歩留まりを改善し、
サブミクロンパターンでの実用を可能としたレジストパ
ターンの形成方法を提供することを目的とする。
上記の課題に対し、発明者は種々の検討を行なった結果
、前述したような寸法シフトの種々な要因の一つとして
、転写後の寸法シフトのパターン依存性に着目し、最外
周に面付けされたチップとマスク中央部のチップては周
囲のパターンが異なるために寸法シフトか発生すること
を見い出し、種々改善への研究を行なった結果本発明に
至ったものである。
、前述したような寸法シフトの種々な要因の一つとして
、転写後の寸法シフトのパターン依存性に着目し、最外
周に面付けされたチップとマスク中央部のチップては周
囲のパターンが異なるために寸法シフトか発生すること
を見い出し、種々改善への研究を行なった結果本発明に
至ったものである。
即ち、従来のアライナ用のフォトマスクでは、第２図（
ａｌに示すようにデバイスの面付けの仕方として、円形
のウェハ面内に内接する長方形か、最大個数切り出せる
ようにチップパターンを面付けする方法が取られ、その
結果、外周部のチップにおいて寸法シフトが発生してい
た。
ａｌに示すようにデバイスの面付けの仕方として、円形
のウェハ面内に内接する長方形か、最大個数切り出せる
ようにチップパターンを面付けする方法が取られ、その
結果、外周部のチップにおいて寸法シフトが発生してい
た。
そこで、本発明では、第１図（ａｌに示すようにウェハ
上で最外周部に位置するチップパターン１２の外縁部に
、さらにチップパターン１２と同一あるいは同様のパタ
ーン１６（第１図のＢ）を形成したフットマスク１１を
作成し、これを用いて露光・現像を行なう。これにより
、ウェハ１３上には第１図（ｂ）に示すようなレジスト
チップパターン１４（第１図（ｂｌＡ”）か形成され、
その外縁部にダミーパターン１７（第１図（ｂ） Ｂ
−）も形成される。このダミーパターンＢ′は、端部に
形成されるため前述したように光の干渉か同じでないた
め必ずしも寸法か正確ではないか、本来必要とするチッ
プパターンＡ″はパターン間の光の干渉か均一になるた
め最外周チップも含め寸法シフトか生じず、面内均一性
の高いパターニングか可能となった。
上で最外周部に位置するチップパターン１２の外縁部に
、さらにチップパターン１２と同一あるいは同様のパタ
ーン１６（第１図のＢ）を形成したフットマスク１１を
作成し、これを用いて露光・現像を行なう。これにより
、ウェハ１３上には第１図（ｂ）に示すようなレジスト
チップパターン１４（第１図（ｂｌＡ”）か形成され、
その外縁部にダミーパターン１７（第１図（ｂ） Ｂ
−）も形成される。このダミーパターンＢ′は、端部に
形成されるため前述したように光の干渉か同じでないた
め必ずしも寸法か正確ではないか、本来必要とするチッ
プパターンＡ″はパターン間の光の干渉か均一になるた
め最外周チップも含め寸法シフトか生じず、面内均一性
の高いパターニングか可能となった。
本発明は、アライナを用いてウェハ上にレジストパター
ンを露光・現像して形成する場合、ウェハ面内での寸法
均一性がウェハ外周部において悪化する点を改善するも
のである。
ンを露光・現像して形成する場合、ウェハ面内での寸法
均一性がウェハ外周部において悪化する点を改善するも
のである。
このようなウェハ面内での寸法シフトは、転写パターン
の線幅寸法で１．０μｍ程度から影響か顕著となる。こ
の寸法シフトは複数の要因によって発生すると考えられ
るが、隣接したパターンにおいて回折した光は相互に干
渉し、そのパターンの配列が規則的な間隔をもつとき、
干渉の仕方も同一となり、露光量も同一となるのに対し
、パターンの配列の規則性か成立しない位置では干渉の
仕方も変化するため、露光量か変化することも原因の一
つと考えられる。
の線幅寸法で１．０μｍ程度から影響か顕著となる。こ
の寸法シフトは複数の要因によって発生すると考えられ
るが、隣接したパターンにおいて回折した光は相互に干
渉し、そのパターンの配列が規則的な間隔をもつとき、
干渉の仕方も同一となり、露光量も同一となるのに対し
、パターンの配列の規則性か成立しない位置では干渉の
仕方も変化するため、露光量か変化することも原因の一
つと考えられる。
本発明によるフォトマスつてはこの点に着目し、ウェハ
面内に転写される全チップパターンにおいて、干渉によ
る影響が均一となるようにすることにより、ウェハ面内
での局所的な露光量を均一として外周部での寸法シフト
を発生しないようにしている。
面内に転写される全チップパターンにおいて、干渉によ
る影響が均一となるようにすることにより、ウェハ面内
での局所的な露光量を均一として外周部での寸法シフト
を発生しないようにしている。
ライン・アンド・スペース１．０μｍの線幅寸法をもつ
デバイスの回路パターンを、Ａｔ薄膜（１２００人厚）
奮然着した基板上に、ノボラック系ポジ型フォトレジス
ト（ヘキスト： ＡＺ−１３５０）を用いてレジスト厚
５０００人でパターニングを行った。
デバイスの回路パターンを、Ａｔ薄膜（１２００人厚）
奮然着した基板上に、ノボラック系ポジ型フォトレジス
ト（ヘキスト： ＡＺ−１３５０）を用いてレジスト厚
５０００人でパターニングを行った。
露光装置には密着型のＧ線アライナ（キャノン：ＰＬＡ
−５０１）を使用し、積算露光量を１０〜５０ｍＪ／
ａｌとした。現像機は、キャノン：ＣＤＳ−６３０デベ
ロツパーを使用し、スプレー現像を常温で１５〜４０秒
間行なった。フォトマスクには第１図に示した型式のも
のを使用した。現像レジストパターン寸法は面内全域て
平均値、１．０μｍ前後、３σ：０．０５μｍ前後を示
した。
−５０１）を使用し、積算露光量を１０〜５０ｍＪ／
ａｌとした。現像機は、キャノン：ＣＤＳ−６３０デベ
ロツパーを使用し、スプレー現像を常温で１５〜４０秒
間行なった。フォトマスクには第１図に示した型式のも
のを使用した。現像レジストパターン寸法は面内全域て
平均値、１．０μｍ前後、３σ：０．０５μｍ前後を示
した。
第１図は本発明のフォトマスクによるレジストパターン
形式方法を示す図、第２図は従来のフォトマスクによる
レジストパターン形式方法を示す図である。 １１・・・フォトマスク、１２・・・チップパターン、
１３・・・ウェハ基板、１４・・・レジストチップパタ
ーン、１６ダミーパターン、１７・・・レジストダミー
パターン。 出 願 人 大日本印刷株式会社代理人 弁理士
蛭 川 昌 信（外７名）第１ 図 （ａ） （ｂ） 第２図 （ａ）
形式方法を示す図、第２図は従来のフォトマスクによる
レジストパターン形式方法を示す図である。 １１・・・フォトマスク、１２・・・チップパターン、
１３・・・ウェハ基板、１４・・・レジストチップパタ
ーン、１６ダミーパターン、１７・・・レジストダミー
パターン。 出 願 人 大日本印刷株式会社代理人 弁理士
蛭 川 昌 信（外７名）第１ 図 （ａ） （ｂ） 第２図 （ａ）
Claims (2)
- （１）面付け形成されたチップパターン外周部の外縁部
にダミーパターンを形成したことを特徴とするフォトマ
スク。 - （２）請求項１記載のフォトマスクを通して露光するこ
とにより、ウェハ上にレジストパターンを形成すること
を特徴とするレジストパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2219428A JPH04101146A (ja) | 1990-08-21 | 1990-08-21 | フォトマスク及びレジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2219428A JPH04101146A (ja) | 1990-08-21 | 1990-08-21 | フォトマスク及びレジストパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101146A true JPH04101146A (ja) | 1992-04-02 |
Family
ID=16735245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2219428A Pending JPH04101146A (ja) | 1990-08-21 | 1990-08-21 | フォトマスク及びレジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101146A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214810A (ja) * | 1996-12-23 | 1998-08-11 | Lsi Logic Corp | エッジ・ダイ上の一様性及び平坦性を改善しウエハのｃｍｐに起因するタングステン・ストリンガを除去する新規な方法 |
| JP2003249546A (ja) * | 2003-01-06 | 2003-09-05 | Seiko Epson Corp | 半導体ウエハおよびその処理方法ならびに半導体装置の製造方法 |
| JP2021157064A (ja) * | 2020-03-27 | 2021-10-07 | Tdk株式会社 | 光変調器の製造方法及びこれに用いるフォトマスク |
-
1990
- 1990-08-21 JP JP2219428A patent/JPH04101146A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214810A (ja) * | 1996-12-23 | 1998-08-11 | Lsi Logic Corp | エッジ・ダイ上の一様性及び平坦性を改善しウエハのｃｍｐに起因するタングステン・ストリンガを除去する新規な方法 |
| JP4620189B2 (ja) * | 1996-12-23 | 2011-01-26 | エルエスアイ コーポレーション | エッジ・ダイ上の一様性及び平坦性を改善しウエハのｃｍｐに起因するタングステン・ストリンガを除去する新規な方法 |
| JP2003249546A (ja) * | 2003-01-06 | 2003-09-05 | Seiko Epson Corp | 半導体ウエハおよびその処理方法ならびに半導体装置の製造方法 |
| JP2021157064A (ja) * | 2020-03-27 | 2021-10-07 | Tdk株式会社 | 光変調器の製造方法及びこれに用いるフォトマスク |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7512928B2 (en) | Sub-resolution assist feature to improve symmetry for contact hole lithography | |
| US5815247A (en) | Avoidance of pattern shortening by using off axis illumination with dipole and polarizing apertures | |
| JP2004134553A (ja) | レジストパターンの形成方法及び半導体装置の製造方法 | |
| JP2006527398A (ja) | レチクルを設計し、半導体素子をレチクルで作製する方法 | |
| US20050147898A1 (en) | Photolithography using interdependent binary masks | |
| JP2002122980A (ja) | 半導体集積回路装置の製造方法およびフォトマスクの製造方法 | |
| US6656646B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPH08227851A (ja) | ホトリソグラフィ方法及びそれに使用するホトリソグラフィシステム | |
| JPH04101146A (ja) | フォトマスク及びレジストパターン形成方法 | |
| JPH05243115A (ja) | 半導体装置の製造方法 | |
| US6566020B2 (en) | Dark field trench in an alternating phase shift mask to avoid phase conflict | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| US7060400B2 (en) | Method to improve photomask critical dimension uniformity and photomask fabrication process | |
| JP2003075985A (ja) | 半導体装置製造用マスク、その製造方法及び露光方法 | |
| CN112180690A (zh) | 提升器件关键尺寸面内均一性的方法 | |
| KR20060071228A (ko) | 반도체 소자의 패턴 및 그 형성방법 | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| KR100780761B1 (ko) | 마스크 프로세스를 통한 위치 보정 제어 방법 | |
| JPH05275303A (ja) | 露光方法およびそれに用いるフォトマスク | |
| KR20040006323A (ko) | 레티클 제작 방법 | |
| JPH1055059A (ja) | フォトマスクの製造方法および半導体集積回路装置の製造方法 | |
| JPH04316310A (ja) | リソグラフィ処理に関わる半導体装置の製造方法 | |
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 |