JPH0251214A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0251214A
JPH0251214A JP63202200A JP20220088A JPH0251214A JP H0251214 A JPH0251214 A JP H0251214A JP 63202200 A JP63202200 A JP 63202200A JP 20220088 A JP20220088 A JP 20220088A JP H0251214 A JPH0251214 A JP H0251214A
Authority
JP
Japan
Prior art keywords
error
stepper
positional deviation
pattern
shot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63202200A
Other languages
English (en)
Inventor
Yukihiro Takao
幸弘 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63202200A priority Critical patent/JPH0251214A/ja
Publication of JPH0251214A publication Critical patent/JPH0251214A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 くイ)産業上の利用分野 本発明は半導体装置の製造方法、特にステッパーに適用
するパターンの位置合せを用いる半導体装置の製造方法
に関する。
(ロ)従来の技術 一般にICなどの半導体装置の製造においては、例えば
半導体ウェハー上に加工形成された所定パターンと、マ
スクないしレティクル上のパターンとの位置合せすなわ
ちアライメントを行う必要がある。このため、一般的に
ウェハーアライメントマークと称されているマークをま
ずウェハー上に形成し、マスク上に形成されたマスクア
ライメントマークとウェハーアライメントマークとの相
対的な位置関係を利用してアライメントが行なわれる。
例えば、複数回のりソゲラフイエ程がある場合、第n回
目のりソゲラフイエ程で用いられるアライメントマーク
は、それより以前の第1回目ないし第n−1回目のいず
れかのりソゲラフイエ程でウェハー上に焼き付け、形成
される。このウェハーアライメントマークと、マスク上
のマスクアライメントマークとを用いて第n回目のりソ
ゲラフイエ程におけるマスクとウェハーのアライメント
が行なわれる。ところがこのアライメント操作において
は、アライメント誤差と称きれる位置ずれが一般に生ず
る。この誤差は、各リソグラフィ工程において各々生ず
るものであり、仮に所定回目のアライメント誤差が許容
値以下となったとしても、複数回のりソゲラフイエ程を
経た場合にはかかる誤差が重畳されることとなる。
上述した1回のアライメント誤差を低減する方法として
ステッパーを用いることが知られている。ステッパーの
役割はシリコンのウェハー上の定められた位置に、定め
られた線幅のレジ3ドパターンを作成することである。
この「定められた位置」を実現する為には高精度の位置
合わせ技術が必要とされ、また「定められた線幅」を実
現する為には、高解像の縮小投影レンズが必要とされる
。ステッパーの場合、位置合わせに関する要素として、
投影光学系の露光フィールド(ショット)内の座標系に
対する露光像の位置合わせと、ウェハーステージのステ
ップ送り機構、及びアライメント系により形成されるシ
ョット(チップ)配列の座標系に対する露光像の位置合
わせとに大別できる。露光フィールド内の座標系に対す
る像の位置合わせ誤差としては、投影光学系の倍率誤差
、光学系のデイスト−ジョン(像歪み)、及びレチクル
装着時の回転誤差等が要因となっている。またチップ配
列の座標系に対する位置合わせ誤差としては、ステージ
のステッピング誤差、アライメント誤差、ウェハーステ
ージの回転誤差等が要因であり、さらにウェハーをグロ
ーバルアライメントする場合は、ステージのスケーリン
グ誤差、直交度、真直度等の誤差も含まれる。いずれの
位置合わせ誤差も、ウェハー上に複数の層を重ね合わせ
て形成するための重ね合わせ露光の精度を低下させる原
因となる。
(ハ)発明が解決しようとする課題 斯上した誤差(オフセット)は各ステッパーに固有のも
のであり、その誤差の傾向はどのステッパーも同じであ
るという訳ではない。半導体装置の製造に於いては、こ
のステッパーを10〜20台も使用し、一般的には各ウ
ェハーには複数のステッパーが併用されるのである。従
って各ウェハーには各ステッパーの固有の誤差が重畳さ
れた形で半導体装置(LSI)が形成される問題点を有
している。
またステッパーの固有誤差を最小にすると同時に誤差傾
向を同じにマツチングすることがマスクの位置ずれに起
因する歩留の低下を防止する上で重要であるが、現状の
ステッパーでは各ステッパーの固有誤差を小さく抑える
努力は進んでいるが、各ステッパー間の誤差傾向のマツ
チングの努力は全くなされていない問題点があった。
(ニ)課題を解決するための手段 本発明は斯る問題点に鑑みてなされ、1ショット内に多
数の位置ずれ検出パターンを配置してステッパーの固有
誤差を検出して補正することにより、各ステッパー間の
誤差傾向をマツチングして位置ずれの極めて少ない半導
体装置の製造方法を実現するものである。
(ホ)作用 本発明に依れば、ステッパーのマスクの1ショット内を
複数の区分に区画して夫々に同一の第1の基準パターン
および第2の位置ずれ検出パターンを設け、各区分毎に
第1の基準パターンと第2の位置ずれ検出パターンの夫
々の誤差を測定し、ステッパーの倍率誤差、回転誤差等
の固有誤差に分解して各誤差の傾向を検知し、各誤差を
打消す様にステッパーの操作入力を行う。この結果、ス
テッパーの固有誤差は最小限に抑制でき、極めて高精度
のステッパーによる露光を行なえる様になる。
(へ)実施例 本発明の一実施例を第1図乃至第4図を参照して詳述す
る。
第1図Aは半導体ウェハー(1)内の各チップ(2〉の
配列を示しており、ステッパーにより各チップ毎にマス
クのパターンの露光を行うものである。
第1図Bは第1図Aに丸印で示したチップの拡大図であ
り、このチップ(2)内は点線で示す様に5×5の25
個の区画(3)に区分され、更に第1図Cに示す第1の
基準パターン(4)および第2の位置ずれ検出パターン
(5)がこの区画(3)内に夫々形成されている。
第2図A乃至第2図りを参照して本発明の製造方法につ
いて説明する。
本発明では第1図Aに示す如く、半導体ウェハー(1)
内の各チップ(2)毎にマスクのパターンを順次位置決
めして露光するステッパーを用いている。
第2図Aでは、半導体ウェハー(1)の表面に薄い酸化
膜(10)とポリシリコン層(11)を付着している。
第2図Bでは、基準とする特定のステッパーを用いて、
マスクの第1の基準パターン(4)の露光を行う。即ち
1ショット内となるチップ(2)内の25個の区画に夫
々同一の第1の基準パターン(4)に対応するポリシリ
コン層(11)をエツチングして残す。
第2図Cでは、マツチングを行う他のステッパーを用い
て、マスクの第2の位置ずれ検出パターン(5)の露光
を行う。半導体ウェハー(1)表面にレジストM (1
2)をスピンオンにより付着した後、第2の位置ずれ検
出パターン(5)を有するマスクを用いて露光し、第2
の位置ずれ検出パターン(5)に対応する位置のレジス
ト層(12)を除去する。第2の位置ずれ検出パターン
(5)は前述した第1の基準パターン(4)と対応して
設けられ、第1図Cに示す様に第1の基準パターン(4
)の中央に点線で示す位置に来たときが誤差Oとなる。
第2図りでは、レジスト層(12)をマスクとしてポリ
シリコン層〈11〉をエツチングして、第2の位置ずれ
検出パターン(5)に対応したエツチング孔を形成して
いる。これを上面から見ると第1図Cの様になり、各区
画の第1の基準パターン(4)と第2の位置ずれ検出パ
ターン(5〉を用いてステッパーの1ショット内の誤差
を容易に測定できる。
ここで第1図Cを参照して位置ずれの測定方法について
説明する。第1の基準パターン(4)の−辺を2A、第
2の位置ずれ検出パターン(5)の−辺を2a、x方向
の実際の位置ずれ量をX、中心線から点線で示す誤差O
のときの第1の基準パターン(4)と第2の位置ずれ検
出パターン(5)の中間までの距離をxo、中心線から
第1の基準パターン(4)と実線で示す第2の位置ずれ
検出パターン(5)の中間までの距離をXとすると、X
。=”(A+a) x=x、十医 となり、 x=2(X−X、) として位置ずれ量xを実測できる。即ち、Aおよびaは
第1の基準パターン(4)および第2の位置ずれ検出パ
ターン(5)よりX、は決定されるので、ステッパーで
Xを実測すれば良い。
同様にy方向も、 Y。−↓(A+a) y−ye+’ となり、 y = 2 (Y  Y o ) として位置ずれ量yを実測できる。
第4図Aは第3図のx、yの位置ずれ量をベクトル化し
たものであり、各区画の中心より矢印で誤差を図示して
いる。このベクトルを第4図Bに示す回転誤差のベクト
ル、第4図Cに示す倍率誤差のベクトルおよび第4図り
に示す残差誤差のベクトルに分解する。
(Xi、Yi);区画iのウェハー上座標i−1〜N(
本例では4B) (Dxi、Dy1);区画iの重ね合わせずれの実測値 (D ’xi、 D ’Yi) ;区画iの重ね合わせ
ずれの線形予測値 とすると、 D’xi=−Rx−Yi+Ex−Xi D’yi=Ry−Xi+Ey−Yi と仮定できる。ここで、 (−Rx* Yi、 R)r−xi) ;回転誤差項(
Ex−Xi、 Ey−Yi) ;倍率誤差項である。更
に dxiw Dxi −D ’xi dyi= Dyi −D ’yi で残差誤差項が得られる。
ここで、最小2乗法を用い、2乗予測誤差 Σ(D ’
xi −Dxi) ’ 、Σ(D ’yi −Dy1)
 ”が最小となる様に未知定数(RX * RY r 
E xr E Y )を決める。具体的には Rx=−ΣDxi−Yi/ΣYi1 RY=ΣDy1−xi/ΣXi” Ex=ΣDxi−xi/ΣX1t EY=ΣDy1−Yi/ΣYi” で未知定数(Rx、Ry、Ex、Ey)を求めることが
できる。第3図に示す本実施例では、(Rx 、 Ry
) = (−0,00251、−0,00257)(E
x 、 E?) −(0,00186、0,00093
)となる。
従って上記した(Rx、Ry)、(Ex、Ey)を相殺
する様にステッパーに入力して回転補正及び倍率補正を
行う。この結果、第4図りに示す補正できない残差誤差
のみにステッパーの固有誤差を低減できる。
更に本発明では、20台のステッパ−S、、S、。
・・・・・・+5ffiOがあってもS2号機で第1の
基準パターン(4)を半導体ウェハーに形成し、前述し
た方法でS t r・・・・・・S 16の19台とS
I号機との固有誤差を合せることにより、20台のステ
ッパーのマツチングが可能となる。この結果、複数台の
ステッパーをハイブリッド使用してもステッパーの固有
誤差を残差誤差のみに低減でき、極めて高精度のマスク
合わせを実現できる。
(ト)発明の効果 本発明に依れば、特定のステッパーを用いて1ショット
内の複数の区分に第1の基準パターン(4)を形成した
後、他のステッパーを用いて同一の区分内に第2の位置
ずれ検出パターン(5〉を形成し、位置ずれ量X z 
Vを実測し、回転誤差、倍率誤差および残差誤差に分解
し、回転誤差および倍率誤差の補正を行うので、ステッ
パーの固有誤差は残差誤差に低減されて極めて高精度の
マスクアライメントが可能となる。
また複数のステッパーをハイブリッド使用する場合、特
定のステッパーと他のステッパーとの固有誤差のマツチ
ングを行なえば、複数のステッパー間の固有誤差は夫々
残差誤差に低減でき、ステッパーのハイブリッド使用を
容易に実現できる。
【図面の簡単な説明】
第1図Aは本発明の半導体ウェハーの1ショットを説明
する上面図、第1図Bは本発明の1ショット内の複数の
区分を説明する上面図、第1図Cは本発明の第1の基準
パターンと第2の位置ずれ検出パターンを説明する上面
図、第2図A乃至第2図りは本発明による第1の基準パ
ターンと第2の位置ずれ検出パターンの形成方法を説明
す第4図りは第3図の位置ずれ量をベクトル化したjベ
クトル図であり、第4図Bは回転誤差のベクトル図、第
4図Cは倍率誤差のベクトル図、第4図りは残差誤差の
ベクトル図である。 (1)は半導体ウェハー  (2)はチップ、 (3)
は区画、 (4)は第1の基準パターン、(5)は第2
の位置ずれ検出パターンである。

Claims (2)

    【特許請求の範囲】
  1. (1)ステッパーにより半導体ウェハーの所望位置にマ
    スクのパターンを順次位置決めして露光する半導体装置
    の製造方法において、 前記半導体ウェハーの1ショット内を複数の区分に区画
    して夫々に第1の基準パターンを形成する工程と、 前記マスクの1ショット内に対応する様に複数の区分に
    区画して夫々第2の位置ずれ検出パターンを設け、前記
    第2の位置ずれ検出パターンを前記第1の基準パターン
    に重ねて露光する工程と、前記第1の基準パターンと第
    2の位置ずれ検出パターンとの位置ずれを測定する工程
    と、 前記位置ずれをステッパーの固有誤差に分解し、夫々の
    固有誤差を打消す様にステッパーを調整する工程とを具
    備することを特徴とする半導体装置の製造方法。
  2. (2)複数台のステッパーを用いてマスクのパターンの
    露光を併用する半導体装置の製造方法に於いて、 前記ステッパーの特定の一台を用いて、半導体ウェハー
    の1ショット内を複数の区分に区画して夫々に第1の基
    準パターンを形成する工程と、前記マスクの1ショット
    内に前記第1の基準パターンに対応する様に第2の位置
    ずれ検出パターンを設け、前記第2の位置ずれ検出パタ
    ーンを前記第1の基準パターンに重ねて他のステッパー
    を用いて露光する工程と、 前記第1の基準パターンと第2の位置ずれ検出パターン
    との位置ずれを測定する工程と、 前記位置ずれを各ステッパーの固有誤差に分解し、夫々
    の固有誤差を打消す様に各ステッパーを調整し、前記特
    定のステッパーと他のステッパーとの固有誤差のマッチ
    ングを行う工程とを具備することを特徴とする半導体装
    置の製造方法。
JP63202200A 1988-08-12 1988-08-12 半導体装置の製造方法 Pending JPH0251214A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63202200A JPH0251214A (ja) 1988-08-12 1988-08-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63202200A JPH0251214A (ja) 1988-08-12 1988-08-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0251214A true JPH0251214A (ja) 1990-02-21

Family

ID=16453623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63202200A Pending JPH0251214A (ja) 1988-08-12 1988-08-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0251214A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321452B1 (ko) * 1997-09-26 2002-03-08 다니구찌 이찌로오, 기타오카 다카시 얼라인먼트 보정방법 및 반도체 장치의 제조방법
JP2005518107A (ja) * 2002-02-15 2005-06-16 ケーエルエー−テンカー テクノロジィース コーポレイション オーバレイ計測および制御方法
US7876438B2 (en) 2003-07-02 2011-01-25 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay and uses of same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321452B1 (ko) * 1997-09-26 2002-03-08 다니구찌 이찌로오, 기타오카 다카시 얼라인먼트 보정방법 및 반도체 장치의 제조방법
JP2005518107A (ja) * 2002-02-15 2005-06-16 ケーエルエー−テンカー テクノロジィース コーポレイション オーバレイ計測および制御方法
US7804994B2 (en) 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US7876438B2 (en) 2003-07-02 2011-01-25 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay and uses of same

Similar Documents

Publication Publication Date Title
US6734971B2 (en) Method and apparatus for self-referenced wafer stage positional error mapping
US5894350A (en) Method of in line intra-field correction of overlay alignment
KR100561759B1 (ko) 디스토션계측방법 및 노광장치
JP2001022051A (ja) レチクル及び半導体装置の製造方法
US7871002B2 (en) Method and apparatus for self-referenced wafer stage positional error mapping
US20080118851A1 (en) Aligning method
JP3595707B2 (ja) 露光装置および露光方法
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
KR100194255B1 (ko) 레티클 패턴 위치 맞춤 방법
JP2001274073A (ja) 重ね合わせ露光方法及び露光システム
JPH0251214A (ja) 半導体装置の製造方法
JP2003017386A (ja) 位置合わせ方法、露光方法、露光装置及びデバイスの製造方法
JP2970473B2 (ja) アライメント方法およびアライメント誤差検査方法
TW200304669A (en) Multi-exposure lithography method and system providing increased overlay accuracy
JPH07142326A (ja) マスク重ね合わせ方法
JPH0281419A (ja) 半導体装置の製造方法
JP2006128186A (ja) 重ね合わせ検査システム
JPH11150054A (ja) ミックスアンドマッチ露光方法
JPH10270348A (ja) 露光装置およびデバイス製造方法
US6456953B1 (en) Method for correcting misalignment between a reticle and a stage in a step-and-repeat exposure system
JPH0547621A (ja) 半導体製造プロセスにおけるマスク合わせ方法
EP4338009A1 (en) Induced displacements for improved overlay error metrology
JPS588132B2 (ja) 集積回路製造方法
JPS6214935B2 (ja)
KR20010061363A (ko) 스텝퍼와 스캐너 방식의 노광장치를 이용하는 반도체 소자제조 공정에서의 중첩도 향상 방법