JPH0281419A

JPH0281419A - 半導体装置の製造方法

Info

Publication number: JPH0281419A
Application number: JP63232807A
Authority: JP
Inventors: Yukihiro Takao; 幸弘高尾
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-09-16
Filing date: 1988-09-16
Publication date: 1990-03-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は半導体装置の製造方法、特にステッパーに適用
するパターンの位置合わせを用いる半導体装置の製造方
法に関する。

（ロ）従来の技術一般にＩＣなどの半導体装置の製造においては、例えば
半導体ウェハー上に加工形成された所定パターンと、マ
スクないしレティクル上のパターンとの位置合わせすな
わちアライメントを行う必要がある。このため、一般的
にウェハーアライメントマークと称きれているマークを
まずウェハー上に形成し、マスク上に形成されたマスク
アライメントマークとウェハーアライメントマークとの
相対的な位置関係を利用してアライメントが行われる。

例えば、複数回のりソゲラフイエ程がある場合、第ｎ回
目のりソゲラフイエ程で用いられるアライメントマーク
は、それより以前の第１回目ないし第ｎ−１回目のいず
れかのりソゲラフイエ程でウェハー上に焼き付け、形成
される。このウェハーアライメントマークと、マスク上
のマスクアライメントマークとを用いて第ｎ回目のりソ
ゲラフイエ程におけるマスクとウェハーのアライメント
が行われる。ところがこのアライメント操作においては
、アライメント誤差と称される位置ずれが一般に生ずる
。この誤差は、各リソグラフィ工程において各々生ずる
ものであり、仮に所定回目のアライメント誤差が許容値
以下となったとしても、複数回りソゲラフイエ程を経た
場合にはかかる誤差が重畳きれることとなる。

上述した１回のアライメント誤差を低減する方法として
ステッパーを用いることが知られている。ステッパーの
役割はシリコンのウェハー上の定められた位置に、定め
られた線幅のレジストパターンを作成することである。

この１定められた位置」を実現する為には高精度の位置
合わせ技術が必要とされ、また１定められた線幅」を実
現する為には、高解像の縮小投影レンズが必要とされる
。ステッパーの場合、位置合わせに関する要素として、
投影光学系の露光フィールド（ショット）内の座標系に
対する露光像の位置合わせと、ウェハーステージのステ
ップ送り機構、およびアライメント系により形成される
ショット（チップ）配列の座標系に対する露光像の位置
合わせとに大別できる。露光フィールド内の座標系に対
する像の位置合わせ誤差としては、投影光学系の倍率誤
差、光学系のデイスト−ジョン（像歪み）、およびレチ
クル装着時の回転誤差等が要因となっている。またチッ
プ配列の座標系に対する位置合わせ誤差としては、ステ
ージの並進誤差、アライメント誤差、ウェハーステージ
の回転誤差等が要因であり、さらにウェハーをグローバ
ルアライメントする場合は、ステージのスケーリング誤
差、直交度、真直度等の誤差も含まれる。いずれの位置
合わせ誤差も、ウェハー上に複数の層を重ね合わせて形
成するための重ね合わせ露光の精度を低下させる原因と
なる。

（ハ）発明が解決しようとする課題斯上したチップ配列の座標系に対する位置合わせ誤差は
、ステッパーや、半導体ウェハーの表面状態、スピン塗
布されたレジスト層の塗りむら等に寄因しており、半導
体ウェハー毎に夫々異っている問題点を有している。

また現状のステッパーではステッパーの固有誤差を小さ
く抑える努力はなきれているが、各マスク合わせ工程で
半導体ウェハー毎にマスクずれ量を最小に補正して露光
を行う努力については十分になされていない問題点も有
している。

（ニ）課題を解決するための手段本発明は斯る問題点に鑑みてなされ、半導体ウェハーの
各チップに基準パターンを予じめ焼き付けておき、ステ
ッパー内の基準パターンの理想位置との位置ずれ量を検
出してこの位置ずれ量が最小になる様に補正して実際の
パターンを露光することにより、各マスクアライメント
工程で位置ずれ量の極めて少ない半導体装置の製造方法
を実現するものである。

（ホ）作用本発明に依れば、各チップ毎に基準パターンを予じめ設
け、各チップあるいは複数のチップで基準パターンの実
際の焼き付は位置とステッパー内の理想位置とのＸ方向
およびＸ方向の位置ずれ量を測定し、この位置ずれ量を
ステッパー固有の並進誤差、倍率誤差、回転誤差に分解
して各誤差の傾向を検知し、この各誤差を独立に打消す
様にステッパーを補正して各チップ毎に正しい露光位置
にマスクのパターンの露光を行わせる。この結果、各マ
スクアライメント工程毎にマスク合わせずれを最小限に
抑えることができ、極めて高精度のステッパーによる露
光を実現できる。

（へ）実施例本発明の一実施例を第１図乃至第５図を参照して詳述す
る。

第１図Ａは半導体ウェハー（１）内の各チップ（２）の
配列を示しており、ステッパーにより各チップ毎にマス
クのパターンの露光を順次行うものである。第１図Ｂは
第１図Ａに丸印で示したチップの拡大図であり、予じめ
チップ（２）に焼き付けられた基準パターン（３）が夫
々形成きれている。

第２図Ａ乃至第２図りを参照して本発明の製造方法につ
いて説明する０本発明では第１図Ａに示す如く、半導体
ウェハー（１）内の各チップ（２〉毎にマスクのパター
ンを順次位置決めして露光するステッパーを用いている
。

第２図Ａでは、半導体ウェハー（１）の表面に酸化膜（
５）を熱酸化により形成している。

第２１１Ｂでは、前のマスクアライメント工程を利用し
て基準パターン〈３）の焼き付けを行う。

チップ〈２）の周辺に位置する酸化膜（５）には基準パ
ターン（３）に対応する段差（６）が形成される。

第２図Ｃでは、半導体ウェハー（１）表面にレジスト層
（７）をスピンオンにより付着し、マスクアライメント
を行う６本工程で用いるマスクには周辺の余白スペース
を利用して基準パターン（３）を理想位置に配置し、他
のスペースには実際のパターンを設けている。従って半
導体ウェハー（１）に焼き付けられた基準パターン（３
）とマスクの理想位置の基準パターン（３）のＸ方向お
よびｙ方向の位置ずれ量を焼き付けられたウェハー（１
）上の基準パターン（３）の光学的検出とウェハーステ
ージの高精度制御法との併用により各チップ毎に測定す
る。その後このＸ方向およびｙ方向の位置ずれ量が最小
になる様にステッパーを調整し、各チップ毎へのマスク
のパターンの露光を行う。なお第３図において、実線で
示す基準パターン（３）が第２図Ｂの工程で半導体ウェ
ハー（１）に焼き付けられたものであり、点線で示す同
一形状の基準パターン（３）が第２図Ｃの工程でマスク
に設けられた理想位置のものである。従って両者のＸ方
向への位置ずれ量ｘ、ｙ方向への位置ずれ量ｙは図示の
如く、ステッパーで実測できる。

第２図りでは、ステッパーを用いて実際のパターンをレ
ジスト層（７）に露光現像している。

第４図は各チップ（２）毎の位置ずれ量Ｘ、７を表にし
たものであり、上段がｘ１下段がｙを示している。なお
、単位はμｍである。第４図から明らかな様に、ステッ
パーを用いても各チップ（２）毎に基準パターン（３）
の焼き付は位置と理想位置とが位置ずれを発生している
ことが明らかである。

第５図Ａは第４図のＸ、３／の位置ずれ量をベクトル化
したものであり、各チップ（２〉の中心より矢印で誤差
を示している。このベクトルを第５図Ｂに示す並進誤差
のベクトル、第５図Ｃに示す回転誤差のベクトル、第５
図りに示す倍率誤差のベクトルおよび第５図Ｅに示す残
差誤差のベクトルに分解する。

即ち、各チップ（２）での誤差は並進誤差、回転誤差、
倍率誤差および残差誤差の和であると仮定すると、（Ｘｉ　、　Ｙｉ）　；区画ｉのウェハー上座標（ｍｍ
）、ｉ＝１〜Ｎ（本例では３７）（Ｄｘｉ　、　Ｄｙ１）　：区画ｉの重ね合わせずれの
実測値（μｍ）（Ｄ’ｘｉ　、　Ｄ’ｙｉ）　；区画ｉの重ね合わせず
れの線形予測値（μｍ）とすると、Ｄ’ｘｉｘ　ｒｘ　−Ｒｘ−Ｙｉ＋　Ｅｘ　・ＸｉＤ’
ｙｉ　−Ｔｙ＋　Ｒｙ−Ｘｉ＋　Ｅｙ−Ｙｉと仮定でき
る。ここで、（１’ｘ　、　Ｔｙ）　：並進誤差項〈μｍ）（−Ｒｘ
−Ｙｉ、　Ｒｙ−Ｘｉ）　；回転誤差項（Ｅｘ−Ｘｉ、
Ｅｙ−Ｙｉ）；倍率誤差項である。更にｄｘｉ＝Ｄｘｉ
−Ｄ’ｘｉｄｙｉ＝Ｄｙｉ−Ｄ’ｙｉで残差誤差項が得られる。

ここで、最小２乗法を用い、２乗予測誤差Σ（Ｄ’ｘｉ
−Ｄｘｉ）”　、Σ（Ｄ’ｙｉ　−Ｄｙ１）”が最小と
なる様に未知定数（Ｔｘ　、　Ｔｙ　、　Ｒｘ　、　Ｒ
ｙ　、　Ｅｘ　、　Ｅｙ）を決める。具体的にはＴｘ＝ΣＤｘｉ／ＮＴｙ＝ΣＤｙｉ／ＮＲｘ＝−ΣＤｘｉ−Ｙｉ／ΣＹｉ” Ｒｙ＝ΣＤｙ１−Ｘｉ／ΣＸｉ” Ｅｘ＝ΣＤｘｉ−Ｘｉ／ΣＸｉ” Ｅｙ＝ΣＤｙ１−Ｘｉ／ΣＹｉ” で未知定数（Ｉｘ　、　Ｔｙ　、　Ｒｘ　、　Ｒｙ　、
　Ｅｘ　、　Ｅｙ）を求めることができる。第４図に示
す本実施例では、（Ｔｘ　、　Ｉｙ）　＝　（０，０２
２９７、−０，０７４３２）（Ｒｘ　、　Ｒｙ）　＝　
（−０，００１１２、−０，００２２３＞（Ｅｘ　、　
Ｅｙ）　＝　（−０，００２１５、−０，００２２３）
となる。

従って上記した（Ｔｘ　、　Ｔｙ）　、　（Ｒｘ　、　
Ｒｙ）　、　（Ｅｘ　、　Ｅｙ）を相殺する様にステッ
パーに入力して、並進補正、回転補正および倍率補正を
行う、この結果、第５図Ｅに示す補正できない残差誤差
のみにマスクアライメントの誤差を低減できる。

なお本実施例では、半導体ウェハー（１）の全チップ（
２）の位置ずれ量ｘ、ｙを測定して、ステッパーの調整
を行ったが、３点あるいは５点の複数チップ＜２）のみ
の位置ずれ量Ｘ　＋　１を測定しても本発明の目的を達
成できる。

（ト）発明の効果本発明に依れば、半導体ウェハー（１）に焼き付けた基
準パターン（３）の位置とステッパー内のマスクの基準
パターン（３）の理想位置との位置ずれ’＆ｘ、ｙを予
じめ実測して、ステッパーの有する並進誤差、回転誤差
および倍率誤差に分解して夫々独立して調整した後、露
光を行うので、半導体ウェハー（１）のグローバルアラ
イメントが実現でき、極めて誤差の少ない高精度のマス
クアライメントを実現できる。

また従来では第５ｒｇＪＡに示す誤差のままで露光をし
ていたものが、本発明では第５図Ｅに示す誤差で露光で
きるので、実際に用いるステッパーの持つ固有誤差を確
実に補正して露光でき、半導体の微細化に十分に寄与で
きる。

【図面の簡単な説明】

第１図Ａは本発明の半導体ウェハーのチップ配列を説明
する上面図、第１図Ｂは半導体ウェハーのチップを拡大
した上面図、第２図Ａ乃至第２図りは本発明の半導体装
置の製造方法を説明する断面図、第３図は本発明による
位置ずれ量を説明する上面図、第４図は本発明による各
チップ毎の位置ずれ量を示した上面図、第５図Ａ乃至第
５図Ｅは第４図の位置ずれ量をベクトル化して示した上
面図であり、第５図Ｂは並進誤差のベクトル、第５図Ｃ
は回転誤差のベクトル、第５図りは倍率誤差のベクトル
、第５図Ｅは残差誤差のベクトルを示している。（１）は半導体ウェハー　　（２）はチップ、　　（３
）は基準パターン、　（５）は酸化膜、り７）はレジスト層である。（６）は段差、第１図△

Claims

【特許請求の範囲】

（１）ステッパーにより半導体ウェハーの所望位置にマ
スクのパターンを順次位置決めして露光する半導体装置
の製造方法において、前記半導体ウェハーの各チップ毎に予じめ基準パターン
を実際に形成する工程と、前記各チップ上の基準パターンとステッパーに記憶され
た前記基準パターンの理想位置との位置ずれを測定する
工程と、前記位置ずれをステッパーの固有誤差に分解し、夫々の
固有誤差を打消す様に補正する工程と、補正後、半導体ウェハーの各チップに所定のマスクのパ
ターンを露光する工程とを具備することを特徴とする半
導体装置の製造方法。
（２）前記固有誤差として並進誤差、回転誤差および倍
率誤差に分解して補正を行うことを特徴とする請求項１
記載の半導体装置の製造方法。