JPH01260451A - ダイシングラインの形成方法 - Google Patents
ダイシングラインの形成方法Info
- Publication number
- JPH01260451A JPH01260451A JP63088215A JP8821588A JPH01260451A JP H01260451 A JPH01260451 A JP H01260451A JP 63088215 A JP63088215 A JP 63088215A JP 8821588 A JP8821588 A JP 8821588A JP H01260451 A JPH01260451 A JP H01260451A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- area
- wafer
- reticle
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title description 7
- 239000000428 dust Substances 0.000 abstract description 11
- 235000012431 wafers Nutrition 0.000 description 36
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ダイシングラインの形成方法に係わり、より詳細には、
ＬＳＩパターンをウェハに形成する際の未露光部分すな
わちウェハの端部にダイシング領域（ライン）形成図の
レチクルを用いてダイシングラインパターンを形成する
方法に関し、ＬＳＩパターンをウェハに形成する際に、
ウェハの端部においてダイシング処理を効率よくできる
とともにごみの発生を防止するダイシングラインを形成
する方法を提供することを目的とし、デバイスパターン
と同じ大きさで形成したパターン領域の周囲にダイシン
グ領域を形成したダイシングライン用レチクルを用いて
、デバイスパターンが形成されないウェハの端部を露光
するごとを特徴とするダイシングラインの形成方法を含
み構成する。
ＬＳＩパターンをウェハに形成する際の未露光部分すな
わちウェハの端部にダイシング領域（ライン）形成図の
レチクルを用いてダイシングラインパターンを形成する
方法に関し、ＬＳＩパターンをウェハに形成する際に、
ウェハの端部においてダイシング処理を効率よくできる
とともにごみの発生を防止するダイシングラインを形成
する方法を提供することを目的とし、デバイスパターン
と同じ大きさで形成したパターン領域の周囲にダイシン
グ領域を形成したダイシングライン用レチクルを用いて
、デバイスパターンが形成されないウェハの端部を露光
するごとを特徴とするダイシングラインの形成方法を含
み構成する。
本発明は、ダイシングラインの形成方法に係わり、より
詳細には、ＬＳＩパターンをウェハに形成する際の未露
光部分すなわちつ望ハの端部にダイシング領域（ライン
）形成図のレチクルを用いてダイシングラインパターン
を形成する方法に関する。
詳細には、ＬＳＩパターンをウェハに形成する際の未露
光部分すなわちつ望ハの端部にダイシング領域（ライン
）形成図のレチクルを用いてダイシングラインパターン
を形成する方法に関する。
従来、半導体製造のプロセスにおいて、投影露光法によ
りウェハ上に回路などのパターンを形成するために、レ
チクル（またはマスク）が用いられている。このレチク
ル上には製品パターンが形成され、そのパターンをウェ
ハ上に繰り返しステップして露光する。このレチクルに
よるパターン形成の際に、ウェハを個々のチップに分割
するためのダイシング（またはスクライブ）領域（ライ
ン）を同時に露光している。
りウェハ上に回路などのパターンを形成するために、レ
チクル（またはマスク）が用いられている。このレチク
ル上には製品パターンが形成され、そのパターンをウェ
ハ上に繰り返しステップして露光する。このレチクルに
よるパターン形成の際に、ウェハを個々のチップに分割
するためのダイシング（またはスクライブ）領域（ライ
ン）を同時に露光している。
第５図は従来のレチクルの平面図である。このレチクル
１は、中央部に回路パターンなどの製品パターン領域２
が形成され（図においては、Ｆ字状のパターンである）
、この製品パターン領域２の周囲に所定の幅を持つダイ
シング領域３がほぼ口の字状に形成されている。また、
通常、ダイシング領域３の一部には位置合わせ用バタ゛
−ン４などが形成され、この位置合わせ用パターン４に
対応する位置に露光から保護するいわゆるマージンパタ
ーン５が形成されている。このようなレチクル１を用い
ることにより、第６図に示す如く、１シヨツトごとにダ
イシング領域３を重ね合わせる露光によって、ウェハ上
にパターンを形成していく。
１は、中央部に回路パターンなどの製品パターン領域２
が形成され（図においては、Ｆ字状のパターンである）
、この製品パターン領域２の周囲に所定の幅を持つダイ
シング領域３がほぼ口の字状に形成されている。また、
通常、ダイシング領域３の一部には位置合わせ用バタ゛
−ン４などが形成され、この位置合わせ用パターン４に
対応する位置に露光から保護するいわゆるマージンパタ
ーン５が形成されている。このようなレチクル１を用い
ることにより、第６図に示す如く、１シヨツトごとにダ
イシング領域３を重ね合わせる露光によって、ウェハ上
にパターンを形成していく。
また、他の方法では、第７図に示す如く、レチクル６が
、ショット方向によって、ダイシング領域３を製品パタ
ーン領域２の片側にほぼＬ字状（Ｘ方向とＹ方向）に形
成されている。このマスク６を用いることにより、第８
図に示す如く、マスクパターンが１シヨツトごとに互い
に重ならないよう隣接させて露光し、ウェハ上にパター
ンを形成していく。
、ショット方向によって、ダイシング領域３を製品パタ
ーン領域２の片側にほぼＬ字状（Ｘ方向とＹ方向）に形
成されている。このマスク６を用いることにより、第８
図に示す如く、マスクパターンが１シヨツトごとに互い
に重ならないよう隣接させて露光し、ウェハ上にパター
ンを形成していく。
すなわち、レチクルによる露光では、ウェハ上に製品パ
ターン領域２の周囲にダイサーによってウェハを切る領
域が形成されるよう製品パターン領域とダイシング領域
とを露光していた。
ターン領域２の周囲にダイサーによってウェハを切る領
域が形成されるよう製品パターン領域とダイシング領域
とを露光していた。
従来のレチクルはＬＳＩパターンが小さかったため、チ
ップ自体が小さく、ウェハ全面に露光できるようになっ
ており、ダイシング領域がウェハ全面に形成されていた
。しかし、近年、チップが大きくなり、露光装置によっ
てはウェハの端部が露光領域の限界にきており、ウェハ
の端部は有効領域でないためチップ自体が不要であり、
その部分の露光がなされず、ダイシング領域が完全につ
ながって形成されないことがあった。第２図を参照する
と、ウェハ１４の斜線を付けてない端部ではパターンの
露光がなされないので、そのままにしてお（と、図に白
地でしめされる端部に例えば配線用のアルミニウムが全
面に残されるようになる。
ップ自体が小さく、ウェハ全面に露光できるようになっ
ており、ダイシング領域がウェハ全面に形成されていた
。しかし、近年、チップが大きくなり、露光装置によっ
てはウェハの端部が露光領域の限界にきており、ウェハ
の端部は有効領域でないためチップ自体が不要であり、
その部分の露光がなされず、ダイシング領域が完全につ
ながって形成されないことがあった。第２図を参照する
と、ウェハ１４の斜線を付けてない端部ではパターンの
露光がなされないので、そのままにしてお（と、図に白
地でしめされる端部に例えば配線用のアルミニウムが全
面に残されるようになる。
また、口の字状にダイシング領域３を形成したレチクル
１を用いた場合では、ウェハ端部において２重露光がで
きずにマージンパターン５が残ってしまい、また、Ｌ字
状にダイシング領域３を形成したレチクル６では、方向
によってウェハ端部の一方側にダイシング領域３の形成
されない部分ができる。このようにウェハの端部にダイ
シング領域３の形成されない部分があったり、またダイ
シング領域３上にマージンパターンなどの不要パターン
が残ったときには、ＬＳＩのチップのダイシング時に、
残されたアルミニウムなどによってダイサーを損傷した
り、アルミニウムのごみが飛散したりする問題があった
。また、不要パターンは、後の洗浄工程などにより剥が
されてごみの原因となることもあった。
１を用いた場合では、ウェハ端部において２重露光がで
きずにマージンパターン５が残ってしまい、また、Ｌ字
状にダイシング領域３を形成したレチクル６では、方向
によってウェハ端部の一方側にダイシング領域３の形成
されない部分ができる。このようにウェハの端部にダイ
シング領域３の形成されない部分があったり、またダイ
シング領域３上にマージンパターンなどの不要パターン
が残ったときには、ＬＳＩのチップのダイシング時に、
残されたアルミニウムなどによってダイサーを損傷した
り、アルミニウムのごみが飛散したりする問題があった
。また、不要パターンは、後の洗浄工程などにより剥が
されてごみの原因となることもあった。
そこで、本発明は、ＬＳＩパターンをウェハに形成する
際に、ウェハの端部においてダイシング処理を効率よく
できるとともにごみの発生を防止するダイシングライン
を形成する方法を提供することを目的とする。
際に、ウェハの端部においてダイシング処理を効率よく
できるとともにごみの発生を防止するダイシングライン
を形成する方法を提供することを目的とする。
上記目的は、デバイスパターン領域と同じ大きさで形成
したパターン領域の周囲にダイシング領域を形成したダ
イシングライン用レチクルを用いて、デバイス用パター
ンが形成されないウェハの端部を露光することを特徴と
するダイシングラインの形成方法によって達成される。
したパターン領域の周囲にダイシング領域を形成したダ
イシングライン用レチクルを用いて、デバイス用パター
ンが形成されないウェハの端部を露光することを特徴と
するダイシングラインの形成方法によって達成される。
すなわち、本発明では、黒または白のパターン領域の周
囲に白または黒のダイシング領域を形成したダイシング
ライン用レチクルを用いて露光することにより、ウェハ
周縁まで完全にダイシングラインを形成することができ
、またダイシングライン上に形成された不要パターンを
除去することができる。これにより、チップのダイシン
グ時に、ダイサーを損傷したり、ごみが飛散したりする
ことがなくダイシング処理を効率よくなすことができ、
ごみの発生も防止される。
囲に白または黒のダイシング領域を形成したダイシング
ライン用レチクルを用いて露光することにより、ウェハ
周縁まで完全にダイシングラインを形成することができ
、またダイシングライン上に形成された不要パターンを
除去することができる。これにより、チップのダイシン
グ時に、ダイサーを損傷したり、ごみが飛散したりする
ことがなくダイシング処理を効率よくなすことができ、
ごみの発生も防止される。
以下、本発明を図示の一実施例により具体的に説明する
。
。
第１図は本発明第１実施例のダイシング用レチクルの平
面図である。同図において、ダイシング用レチクル１１
は、中央部にＬＳＩのデバイス用レチクルの製品パター
ン領域と同じ大きさで黒のパターン領域１２が形成され
、このパターン領域１２の周囲に所定の幅を持つ白のダ
イシング領域１３がほぼ口の字状に形成されている。こ
のダイシング領域１３は、デバイス用レチクルに形成さ
れたダイシング領域と同じ大きさのものであり、ダイシ
ング時にダイサーの刃が充分に通過できる程度の寸法で
形成されている。
面図である。同図において、ダイシング用レチクル１１
は、中央部にＬＳＩのデバイス用レチクルの製品パター
ン領域と同じ大きさで黒のパターン領域１２が形成され
、このパターン領域１２の周囲に所定の幅を持つ白のダ
イシング領域１３がほぼ口の字状に形成されている。こ
のダイシング領域１３は、デバイス用レチクルに形成さ
れたダイシング領域と同じ大きさのものであり、ダイシ
ング時にダイサーの刃が充分に通過できる程度の寸法で
形成されている。
このようなダイシング用レチクル１１を用いて１シヨツ
トごとに露光することより、デバイス用レチクルの製品
パターン領域の周囲に、ダイシングラインを形成し、ま
たはダイシングライン上の不要パターンを除去すること
ができる。
トごとに露光することより、デバイス用レチクルの製品
パターン領域の周囲に、ダイシングラインを形成し、ま
たはダイシングライン上の不要パターンを除去すること
ができる。
第２図はウェハ端部のダイシングラインの形成を説明す
る図である。同図において、ウェハ１４上の周縁にかか
らない中側の領域には、斜線で示す如く、ダイシングラ
インで区画されたデバイスパターン１５が形成される。
る図である。同図において、ウェハ１４上の周縁にかか
らない中側の領域には、斜線で示す如く、ダイシングラ
インで区画されたデバイスパターン１５が形成される。
そして、ウェハ１４上の周縁は、上記ダイシング用レチ
クル１１を用いて露光することにより、Ｏ印で示す部分
にダイシングライン１６を形成することができる。従っ
て、ＬＳＩの層がウェハ周縁に部分的に形成されること
がなくＯ印の部分には外にも形成されていないので、チ
ップのダイシング時に、ダイサーを損傷したり、ごみが
飛散したりすることがない。また、不要パターンが後の
洗浄工程などにより剥がされ、ごみとしてデバイスに付
着したりすることもなくなる。
クル１１を用いて露光することにより、Ｏ印で示す部分
にダイシングライン１６を形成することができる。従っ
て、ＬＳＩの層がウェハ周縁に部分的に形成されること
がなくＯ印の部分には外にも形成されていないので、チ
ップのダイシング時に、ダイサーを損傷したり、ごみが
飛散したりすることがない。また、不要パターンが後の
洗浄工程などにより剥がされ、ごみとしてデバイスに付
着したりすることもなくなる。
第３図は本発明第２実施例のダイシング用レチクルの平
面図である。このダイシング用レチクル２１は、中央部
にＬＳＩのデバイス用レチクルの製品パターン領域と同
じ大きさで黒のパターン領域２２が形成され、このパタ
ーン領域２２の片側に、所定の幅でほぼＬ字状（Ｘ方向
とＹ方向）のダイシング領域２３が形成されている。
面図である。このダイシング用レチクル２１は、中央部
にＬＳＩのデバイス用レチクルの製品パターン領域と同
じ大きさで黒のパターン領域２２が形成され、このパタ
ーン領域２２の片側に、所定の幅でほぼＬ字状（Ｘ方向
とＹ方向）のダイシング領域２３が形成されている。
このようなダイシング用レチクル２１を用いて１シヨツ
トごとに露光することより、第１実施例の場合と同様、
にデバイス用レチクルのデバイスパターン領域の周囲に
、ダイシングラインを形成しまたは、ダイシングライン
上の不要パターンを除去することができる。
トごとに露光することより、第１実施例の場合と同様、
にデバイス用レチクルのデバイスパターン領域の周囲に
、ダイシングラインを形成しまたは、ダイシングライン
上の不要パターンを除去することができる。
第４図はウェハ端部のダイシングラインの形成を説明す
る図である。同図において、第１実施例と同様に、ウェ
ハ１４上の周縁にかからない中側の領域には、斜線で示
す如く、ダイシングラインで区画されたデバイスパター
ン１５が形成され、ウェハ１４上の周縁は、上記ダイシ
ング用レチクル２１を用いて露光することにより、Δ印
で示す部分にダイシングライン１６を形成できる。従っ
て、第１実施例の場合と同様にチップのダイシング時に
、ダイサーを損傷したり、ごみが飛散したりすることが
なく、また、不要パターンが後の洗浄工程などにより剥
がされ、ごみとしてデバイスに付着したりすることもな
（なる。
る図である。同図において、第１実施例と同様に、ウェ
ハ１４上の周縁にかからない中側の領域には、斜線で示
す如く、ダイシングラインで区画されたデバイスパター
ン１５が形成され、ウェハ１４上の周縁は、上記ダイシ
ング用レチクル２１を用いて露光することにより、Δ印
で示す部分にダイシングライン１６を形成できる。従っ
て、第１実施例の場合と同様にチップのダイシング時に
、ダイサーを損傷したり、ごみが飛散したりすることが
なく、また、不要パターンが後の洗浄工程などにより剥
がされ、ごみとしてデバイスに付着したりすることもな
（なる。
なお、本発明において、レチクル１１．２１のダイシン
グ領域１２．２２はポジ又はネガにより使い分けて白又
は黒のいずれであってもよい。
グ領域１２．２２はポジ又はネガにより使い分けて白又
は黒のいずれであってもよい。
また、第２実施例のダイシング領域２２は、ショット方
向によってパターン領域２２の片側にＬ字状に形成され
ていればよい。
向によってパターン領域２２の片側にＬ字状に形成され
ていればよい。
以上のように本発明によれば、ＬＳＩパターン形成の際
に、製品パターン領域の周囲に白または黒のダイシング
領域を形成したダイシングライン用レチクルを用いて露
光することにより、ウェハ周縁まで完全にダイシングラ
インを形成することができ、また、ダイシングライン上
へ不要パターンを除去することができる。これにより、
チップのダイシング時に、グイサーを損傷したり、ごみ
が飛散したりすることがなくダイシング処理を効率よく
でき、ごみの発生も防止できる。
に、製品パターン領域の周囲に白または黒のダイシング
領域を形成したダイシングライン用レチクルを用いて露
光することにより、ウェハ周縁まで完全にダイシングラ
インを形成することができ、また、ダイシングライン上
へ不要パターンを除去することができる。これにより、
チップのダイシング時に、グイサーを損傷したり、ごみ
が飛散したりすることがなくダイシング処理を効率よく
でき、ごみの発生も防止できる。
第１図は本発明第１実施例のダイシング用レチクルの平
面図、 第２図は本発明第１実施例によるウェハ端部のダイシン
グラインの形成を説明する図、第３図は本発明第２実施
例のダイシング用レチクルの平面図、 第４図は本発明第２実施例によるウェハ端部のダイシン
グラインの形成を説明する図、第５図は従来のレチクル
の平面図、 第６図は第５図のレチクルを用いて露光した状態を示す
図、 第７図は従来のレチクルの平面図、 第８図は第７図のレチクルを用いて露光した状態を示す
図である。 図中、 １１．２１はダイシング用レチクル、 １２．２２はパターン領域１２． １３．２３はダイシング領域、 １４はウェハ、 １５はデバイスパターン、 １６はダイシングライン を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 ノ＼−７−＞’？Ｊ芝＾１２ 第１図 第２図 第３図 第４図
面図、 第２図は本発明第１実施例によるウェハ端部のダイシン
グラインの形成を説明する図、第３図は本発明第２実施
例のダイシング用レチクルの平面図、 第４図は本発明第２実施例によるウェハ端部のダイシン
グラインの形成を説明する図、第５図は従来のレチクル
の平面図、 第６図は第５図のレチクルを用いて露光した状態を示す
図、 第７図は従来のレチクルの平面図、 第８図は第７図のレチクルを用いて露光した状態を示す
図である。 図中、 １１．２１はダイシング用レチクル、 １２．２２はパターン領域１２． １３．２３はダイシング領域、 １４はウェハ、 １５はデバイスパターン、 １６はダイシングライン を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 ノ＼−７−＞’？Ｊ芝＾１２ 第１図 第２図 第３図 第４図
Claims (1)
- デバイスパターン（１５）と同じ大きさで形成したパ
ターン領域（１２、２２）の周囲にダイシング領域（１
３、２３）を形成したダイシングライン用レチクル（１
１、２１）を用いて、デバイスパターンが形成されない
ウェハの端部を露光することを特徴とするダイシングラ
インの形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8821588A JPH07117744B2 (ja) | 1988-04-12 | 1988-04-12 | ダイシングラインの形成方法 |
| US07/333,414 US4967229A (en) | 1988-04-12 | 1989-04-05 | Process for forming dicing lines on wafer |
| EP89400993A EP0338889B1 (en) | 1988-04-12 | 1989-04-11 | Process for forming dicing lines on wafer |
| DE68921232T DE68921232D1 (de) | 1988-04-12 | 1989-04-11 | Herstellungsverfahren von Rasterlinien auf einem wafer. |
| KR1019890004760A KR930000196B1 (ko) | 1988-04-12 | 1989-04-11 | 웨이퍼 위에 다이싱 라인을 형성하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8821588A JPH07117744B2 (ja) | 1988-04-12 | 1988-04-12 | ダイシングラインの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01260451A true JPH01260451A (ja) | 1989-10-17 |
| JPH07117744B2 JPH07117744B2 (ja) | 1995-12-18 |
Family
ID=13936679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8821588A Expired - Fee Related JPH07117744B2 (ja) | 1988-04-12 | 1988-04-12 | ダイシングラインの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4967229A (ja) |
| EP (1) | EP0338889B1 (ja) |
| JP (1) | JPH07117744B2 (ja) |
| KR (1) | KR930000196B1 (ja) |
| DE (1) | DE68921232D1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103851A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置の製造方法および半導体ウエハ |
| JP2015072299A (ja) * | 2013-10-01 | 2015-04-16 | 株式会社ディスコ | フォトマスクの製造方法 |
| JP2015072300A (ja) * | 2013-10-01 | 2015-04-16 | 株式会社ディスコ | フォトマスクの製造方法 |
| JP2016009784A (ja) * | 2014-06-25 | 2016-01-18 | 昭和電工株式会社 | 半導体デバイスの製造方法 |
| US9601440B2 (en) | 2013-03-19 | 2017-03-21 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device and exposure mask used in the same method |
| JP2018036567A (ja) * | 2016-09-01 | 2018-03-08 | 株式会社ディスコ | ウエーハ加工用フォトマスクの製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654204A (en) * | 1994-07-20 | 1997-08-05 | Anderson; James C. | Die sorter |
| US6130173A (en) * | 1998-03-19 | 2000-10-10 | Lsi Logic Corporation | Reticle based skew lots |
| JP2001250799A (ja) * | 2000-03-03 | 2001-09-14 | Mitsubishi Electric Corp | 半導体ウェハおよび半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156568A (en) * | 1976-06-23 | 1977-12-27 | Hitachi Ltd | Photo mask |
| JPS58193548A (ja) * | 1982-05-07 | 1983-11-11 | Hitachi Ltd | 露光方法およびそれに用いるマスク |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2066507B (en) * | 1980-12-18 | 1983-08-17 | Dainippon Screen Mfg | Method of photographic printing and a photographic original plate for use therein |
| US4542397A (en) * | 1984-04-12 | 1985-09-17 | Xerox Corporation | Self aligning small scale integrated circuit semiconductor chips to form large area arrays |
-
1988
- 1988-04-12 JP JP8821588A patent/JPH07117744B2/ja not_active Expired - Fee Related
-
1989
- 1989-04-05 US US07/333,414 patent/US4967229A/en not_active Expired - Lifetime
- 1989-04-11 KR KR1019890004760A patent/KR930000196B1/ko not_active IP Right Cessation
- 1989-04-11 EP EP89400993A patent/EP0338889B1/en not_active Expired - Lifetime
- 1989-04-11 DE DE68921232T patent/DE68921232D1/de not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156568A (en) * | 1976-06-23 | 1977-12-27 | Hitachi Ltd | Photo mask |
| JPS58193548A (ja) * | 1982-05-07 | 1983-11-11 | Hitachi Ltd | 露光方法およびそれに用いるマスク |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103851A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置の製造方法および半導体ウエハ |
| US9601440B2 (en) | 2013-03-19 | 2017-03-21 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device and exposure mask used in the same method |
| JP2015072299A (ja) * | 2013-10-01 | 2015-04-16 | 株式会社ディスコ | フォトマスクの製造方法 |
| JP2015072300A (ja) * | 2013-10-01 | 2015-04-16 | 株式会社ディスコ | フォトマスクの製造方法 |
| JP2016009784A (ja) * | 2014-06-25 | 2016-01-18 | 昭和電工株式会社 | 半導体デバイスの製造方法 |
| JP2018036567A (ja) * | 2016-09-01 | 2018-03-08 | 株式会社ディスコ | ウエーハ加工用フォトマスクの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07117744B2 (ja) | 1995-12-18 |
| EP0338889B1 (en) | 1995-02-22 |
| DE68921232D1 (de) | 1995-03-30 |
| US4967229A (en) | 1990-10-30 |
| KR900017114A (ko) | 1990-11-15 |
| EP0338889A2 (en) | 1989-10-25 |
| EP0338889A3 (en) | 1991-03-06 |
| KR930000196B1 (ko) | 1993-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815308B2 (en) | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates | |
| JPH01260451A (ja) | ダイシングラインの形成方法 | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| US7601485B2 (en) | Exposure method | |
| JPH03237459A (ja) | 半導体ウエハの露光方法およびステップ露光用レチクル | |
| US6730608B2 (en) | Full image exposure of field with alignment marks | |
| JPS58105151A (ja) | 感光性樹脂膜の形成方法 | |
| JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
| JPH0864502A (ja) | 半導体装置製造用フォトマスク | |
| JPS6118955A (ja) | レテイクルマスク | |
| JPH07106242A (ja) | 半導体露光装置 | |
| KR100537423B1 (ko) | 반도체 소자의 패드 오픈 방법 | |
| JPH09160217A (ja) | フォトマスク及びフォトマスクの形成方法 | |
| JP2003140317A (ja) | フォトマスク及びウェハ基板の露光方法 | |
| JPH0462553A (ja) | ホトマスク | |
| JPH0697066A (ja) | 半導体装置製造用フォトマスク | |
| JPS6179227A (ja) | 感光性レジストを用いたパタ−ン形成方法 | |
| JPH0414812A (ja) | パターン形成方法 | |
| JPH04116849A (ja) | 半導体装置 | |
| JPH04249248A (ja) | レチクル・マスクの防塵方法 | |
| JP2002023344A (ja) | スクライブラインの配置方法、レチクル及び露光方法 | |
| JPS59144125A (ja) | レチクル | |
| JPS62128121A (ja) | 半導体装置の製造方法 | |
| KR20030002645A (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| KR20050070436A (ko) | 반도체 레티클의 이물질 제거방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |