JPH10261638A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】フォトレジストパターン形成時の焦点深度より
下地段差が大きい場合でも、配線パターンをマスクの寸
法通りの所望の寸法に精度良く加工することができる半
導体装置の製造方法を提供する。 【解決手段】段差部１０１を有する層間絶縁膜１３を形
成する第１の工程と、層間絶縁膜１３上に導電膜１４を
堆積させる第２の工程と、配線パターン１６ａ，１６ｂ
を形成する第３の工程とを含み、第３の工程は、段差部
１０１の低い側をパターニングするメタルマスク３２と
段差部１０１の高い側をパターニングするメタルマスク
３３とを用意し、メタルマスク３２、３３をそれぞれ用
いてレジストパターン形成、エッチングおよびレジスト
除去を行うものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関するものである。

【０００２】

【従来の技術】図５は従来の半導体装置の製造方法によ
って製造された半導体装置を示すものであり、図５
（ａ）はその半導体装置の構造を示す断面図、図５
（ｂ）はその平面レイアウト図であり、メタルマスクに
よる配線パターン１１６とコンタクトホール１１５のみ
示されている。１１１はシリコン基板、１１２は半導体
回路部、１１３は層間絶縁膜、１１４は導電膜である。

【０００３】次にこの従来の半導体装置の製造方法を図
５および図６により説明する。図６（ａ）に示すよう
に、シリコン基板１１１上に一般的な方法によりメモリ
ーセル、半導体素子等からなる半導体回路部１１２を形
成した後、層間絶縁膜１１３をＣＶＤ法により形成す
る。このとき半導体回路部１１２に生じる段差に基づい
て段差部１２０が形成される。次に図６（ｂ）に示すよ
うに層間絶縁膜層１１３を熱処理で平坦化した後、コン
タクトホール１５を形成する。そして次に、配線パター
ンとして使用する導電膜１４をスパッタ法により形成す
ると、層間絶縁膜１３の形状に沿った段差部１２０の残
った層となる。この層について図５（ｂ）に示すように
メタルマスク１５１を使用してフォトレジストパターン
形成、エッチング、およびフォトレジスト除去処理を行
って配線パターン１１６を形成し、図５の半導体装置を
得る。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
構成では、フォトレジストパターン形成時の焦点深度の
限界が製造設備、および材料によって決まっているの
で、フォトレジストを塗布するところの導電膜１４の段
差部１２０の段差（以下下地段差とする）が焦点深度よ
り大きいと、配線パターン１１６をマスクの寸法通りの
所望の寸法に精度良く加工することが非常に困難になる
という問題を有していた。

【０００５】したがって、この発明の目的は、フォトレ
ジストパターン形成時の焦点深度より下地段差が大きい
場合でも、配線パターンをマスクの寸法通りの所望の寸
法に精度良く加工することができる半導体装置およびそ
の製造方法を提供することである。

【０００６】

【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、基板上に段差部を有する層間絶縁膜を
形成する第１の工程と、層間絶縁膜上に導電膜を堆積さ
せる第２の工程と、この導電膜をパターニングして段差
部を通る配線パターンを形成する第３の工程とを含み、
第３の工程は、段差部の低い側をパターニングするマス
クと段差部の高い側をパターニングするマスクとを用意
し、その一方のマスクを用いてレジストパターン形成、
エッチングおよびレジスト除去を行う工程と、次に他方
のマスクを用いてレジストパターン形成、エッチングお
よびレジスト除去を行う工程を有するものである。

【０００７】請求項１記載の半導体装置の製造方法によ
れば、配線パターンのレジストパターン形成時の焦点深
度より下地段差が大きい場合でも、マスク寸法通りの所
望の寸法に精度良く加工された配線パターンを持つ半導
体装置が得られる。

【０００８】

【発明の実施の形態】この発明の一実施の形態を図１な
いし図４に基づいて説明する。図１から図４はこの発明
の半導体装置の製造方法の一実施の形態を示すものであ
り、図１（ａ）は半導体装置の構造を示す断面図、図１
（ｂ）はその平面レイアウト図であり、層間絶縁膜１３
上の配線パターン１６ａ，１６ｂとコンタクトホール１
５の位置のみ示されている。また図１（ｃ）は図１
（ｂ）の段差部１０１において配線をつなぎ合わせた形
で形成する部分の部分拡大図である。図１において、１
１はシリコン基板、１２はメモリーセル、半導体素子等
からなる半導体回路部、１３は層間絶縁膜、１４は配線
パターン１６ａ，１６ｂを形成する導電膜、１５は導電
膜１４を半導体回路部１２に接続するコンタクトホー
ル、１６は導電膜１４による配線パターン、１０１は下
地段差の段差部、１０２は下地段差の高い側の部分、１
０３は下地段差の低い側の部分、１０４は下地段差の低
い側の部分で用いるメタルマスク３２で配線パターン１
６ａがパターニングされる領域、１０５は下地段差の高
い側の部分で用いるメタルマスク３３で配線パターン１
６ｂがパターニングされる領域である。

【０００９】この実施の形態の半導体装置は、基板１１
が半導体回路部１２の形成に基づいて表面に段差部１０
１が形成された層間絶縁膜１２を有する。第１の配線パ
ターン１６ａが段差部１０１の低い側にメタルマスク３
２を用いて導電膜１４をエッチング処理することにより
形成している。また第２の配線パターン１６ｂが段差部
１０２の高い側にメタルマスク３３を用いて導電膜１４
をエッチング処理することにより形成して段差部１０１
の第１の配線パターン１６ａに連続している。

【００１０】この半導体装置の製造方法は、図１から図
４に基づいて次のように説明される。先ず図２（ａ）に
示すようにシリコン基板１１上に一般的な方法によりメ
モリーセル、半導体素子等からなる半導体回路部１２を
形成した後、層間絶縁膜１３をＣＶＤ法等により形成す
る。次に図２（ｂ）に示すように、この層間絶縁膜１３
を熱処理、エッチバック等の方法により平坦化する。そ
の後図２（ｃ）に示すようにコンタクトホール１５を形
成し、配線パターン１６ａ，１６ｂとして使用する図１
に示す導電膜層１４をスパッタ法等により形成する。

【００１１】次に配線パターンのパターニングとして、
導電膜層１４の段差部１０１である下地段差を境にして
下地段差の低い側の部分の配線パターン１６ａをパター
ニングするメタルマスク３２と、下地段差の高い側の部
分の配線パターン１６ｂをパターニングするメタルマス
ク３３の２つのマスクを使用して行う。ここでメタルマ
スク３２，３３のレイアウトについて図３を用いて説明
する。図３で２方向の斜線により交差した斜線部はフォ
トレジストパターンとなりエッチングされずに配線パタ
ーン１６ａ，１６ｂになる部分である。右上方に傾斜し
た斜線で示すメタルマスク３２および左上方に傾斜した
斜線で示すメタルマスク３３は、それぞれ従来例で示し
た配線パターンを形成するメタルマスク１５１に相当す
るものであるが、この発明の実施の形態では下地段差の
段差部１０１を境に下地段差の低い側の部分１０３と、
下地段差の高い側の部分１０２に分けてパターニングす
るように構成されている。ここで、メタルマスク３２，
３３の関係は、図３に示すように、下地段差の低い側の
メタルマスク３２で配線パターン１６ａをパターニング
する下地段差の低い側の部分１０３の領域はメタルマス
ク３３においてパターニングされないように覆われ、逆
にメタルマスク３３で配線パターン１６ｂをパターニン
グする領域はメタルマスク３２においてパターニングさ
れないように覆われるが、段差部１０１において、メタ
ルマスク３２，３３の両方で配線パターン１６ａ，１６
ｂをパターニングするオーバーラップ寸法３１の領域を
有している。これは、パターニングの重ね合わせの余裕
を確保するために必要であり、フォトレジストパターン
を形成するために使用する装置のアライメント精度によ
り、図３に示すオーバーラップ寸法３１を決定する。な
お、図３のマスクレイアウトを使用してパターニングし
た実際の配線パターン１６ａ，１６ｂのつなぎ目は、図
１（ｃ）に図１（ｂ）の段差部１０１における配線パタ
ーン１６ａ，１６ｂの拡大図を示したようにメタルマス
ク３２，３３のＹ方向アライメントずれ量１０７とメタ
ルマスク３２，３３のオーバラップ寸法３１にメタルマ
スク３２，３３のＸ方向アライメントずれ量を加えた寸
法１０８を含んだ形になる。

【００１２】図４に示すように、配線パターン１６ａ，
１６ｂのパターニングとして、まずメタルマスク３２を
使用してフォトレジストパターン形成、エッチング、お
よびフォトレジスト除去処理を行い、その結果メタルマ
スク３２で配線パターンがパターニングされる領域１０
４すなわち下地段差の低い側の部分から段差部１０１に
至る配線パターン１６ａが形成される。その後メタルマ
スク３３を使用してメタルマスク３２の場合と同様にフ
ォトレジストパターン形成、エッチング、およびフォト
レジスト除去処理を行い、メタルマスク３３で配線パタ
ーンがパターニングされる領域１０５すなわち下地段差
の高い側の部分から段差部１０１に至る配線パターン１
６ｂを形成し、段差部１０１で配線パターン１６ａ，１
６ｂのつなぎ部分が形成されて段差部１０１を配線パタ
ーンが通る図１の半導体装置を得る。

【００１３】以上のように、この実施の形態によれば、
下地段差の段差部１０１を境にして、下地段差の低い側
の部分１０３をメタルマスク３２で、下地段差の高い側
の部分１０２をメタルマスク３３でそれぞれ別にフォト
レジストパターン形成、エッチング、およびフォトレジ
スト除去処理を行って、下地段差の段差部１０１内でつ
なぎ合わされた形の配線パターン１６ａ，１６ｂを形成
することにより、下地段差がフォトレジストパターン形
成時の焦点深度より大きい場合であっても、メタルマス
ク３２、メタルマスク３３の各々のフォトレジストパタ
ーン形成は焦点深度内で行うことができるため、マスク
寸法通りの所望の寸法に精度良く加工された配線パター
ンを持つ半導体装置を得ることができる。

【００１４】またレジストパターン形成時の焦点深度よ
りも大きな下地段差を有する導電膜層について、この段
差部１０１をまたいで配線パターンを形成する場合にお
いても、段差部１０１を境にして下地段差の低い側の部
分と高い側の部分の配線パターン１６ａ，１６ｂにマス
クデータを分割し、それぞれ別にパターニングを行い、
段差部１０１において配線パターン１６ａ，１６ｂをつ
なぎ合わせた形で形成する工程を設けることにより、下
地段差上の配線パターン１６ａ，１６ｂの形成がレジス
トパターン形成時の焦点深度の制限を受けずに、所望の
寸法に精度良く加工することができる優れた半導体装置
の製造方法を実現するものである。

【００１５】なお、上記の実施の形態において、メタル
マスク３２とメタルマスク３３のパターニングの順を逆
にしてもよい。また、図２（ｂ）に示した層間絶縁膜１
３の平坦化工程は、平坦化しない場合の下地段差でもメ
タルマスク３２、３３の各々のフォトレジストパターン
形成が焦点深度内で行える場合、省略することもでき
る。

【００１６】

【発明の効果】請求項１記載の半導体装置の製造方法に
よれば、配線パターンのレジストパターン形成時の焦点
深度より下地段差が大きい場合でも、マスク寸法通りの
所望の寸法に精度良く加工された配線パターンを持つ半
導体装置が得られる。

【図面の簡単な説明】

【図１】この発明の一実施の形態における半導体装置の
製造方法により製造された半導体装置の構造を示すもの
で、（ａ）は断面図、（ｂ）はその平面レイアウト図、
（ｃ）は（ｂ）の段差部における配線パターンの部分拡
大図である。

【図２】半導体装置の製造方法の層間絶縁膜を形成する
工程を示す断面図である。

【図３】半導体装置の製造方法における配線パターンに
使用するマスクのレイアウトを示す説明図である。

【図４】半導体装置の製造方法における配線パターンの
一部を形成する工程の平面図である。

【図５】従来の半導体装置の製造方法で作成した半導体
装置の構造を示すもので、（ａ）は断面図、（ｂ）はそ
の平面レイアウト図である。

【図６】従来の半導体装置の製造方法の層間絶縁膜を形
成する工程の一部を示す断面図である。

【符号の説明】

１１ シリコン基板 １２ 半導体回路部 １３ 層間絶縁膜 １４ 導電膜 １５ コンタクトホール １６ａ，１６ｂ 配線パターン ３１ メタルマスク３２，３３のオーバーラップ寸法 ３２ メタルマスク ３３ メタルマスク ４１ メタルマスク３２でパターニングされた導電膜 １０１ 下地段差の段差部 １０２ 下地段差の高い側の部分 １０３ 下地段差の低い側の部分 １０４ 段差の低い側のメタルマスク３２で配線パター
ンがパターニングされる領域 １０５ 段差の高い側のメタルマスク３３で配線パター
ンがパターニングされる領域 １０７ メタルマスク３２，３３のＹ方向アライメント
ずれ量 １０８ メタルマスク３２，３３のオーバーラップ寸法
にメタルマスク３２，３３のＸ方向アライメントずれ量
を加えた寸法 １０９ 配線パターンのライン幅寸法

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基板上に段差部を有する層間絶縁膜を形
   成する第１の工程と、前記層間絶縁膜上に導電膜を堆積
   させる第２の工程と、この導電膜をパターニングして配
   線パターンを形成する第３の工程とを含み、前記第３の
   工程は、前記段差部の低い側をパターニングするマスク
   と前記段差部の高い側をパターニングするマスクとを用
   意し、その一方のマスクを用いてレジストパターン形
   成、エッチングおよびレジスト除去を行う工程と、次に
   他方のマスクを用いてレジストパターン形成、エッチン
   グおよびレジスト除去を行う工程を有する半導体装置の
   製造方法。