JPH01222450A - Ｉｃの製造工程における半導体ウエハのチャック方法 - Google Patents
Ｉｃの製造工程における半導体ウエハのチャック方法Info
- Publication number
- JPH01222450A JPH01222450A JP63045836A JP4583688A JPH01222450A JP H01222450 A JPH01222450 A JP H01222450A JP 63045836 A JP63045836 A JP 63045836A JP 4583688 A JP4583688 A JP 4583688A JP H01222450 A JPH01222450 A JP H01222450A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- chuck
- semiconductor wafer
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 24
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000000227 grinding Methods 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 4
- 239000011148 porous material Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＣの製造工程において平面研削盤等の真空
吸着チャック機構の上面へ半導体ウェハの基板をチャッ
クする方法に関するもので、詳しくは半導体ウェハの表
面へ数回の製造工程を加えて、導電性の金属による例え
ばアルミ蒸着させて写真蝕刻法によってアルミ等の所要
な金属配線を形成した後に半導体ウェハの基板の裏面を
更に平面研削してＩＣの極薄化を図るためのチャック方
法である。
吸着チャック機構の上面へ半導体ウェハの基板をチャッ
クする方法に関するもので、詳しくは半導体ウェハの表
面へ数回の製造工程を加えて、導電性の金属による例え
ばアルミ蒸着させて写真蝕刻法によってアルミ等の所要
な金属配線を形成した後に半導体ウェハの基板の裏面を
更に平面研削してＩＣの極薄化を図るためのチャック方
法である。
周知の如＜、ＩＣは例えば２■角のシリコン結晶片の上
にトランジスターや抵抗等の回路素子を１０００個以上
も含んだ回路を７０鵬φのシリコンウェハの中に数百個
も製造することができ、然も、写真蝕刻の技術によって
、精密なネガを作成することによって、無限に複製する
ことが可能である。
にトランジスターや抵抗等の回路素子を１０００個以上
も含んだ回路を７０鵬φのシリコンウェハの中に数百個
も製造することができ、然も、写真蝕刻の技術によって
、精密なネガを作成することによって、無限に複製する
ことが可能である。
従来、この種の真空吸着チャックはポーラスセラミック
等の多孔質物質、又は、セラミックに多数の小孔を設け
、下方より真空ポンプで負圧をかけて吸着させる機構と
成っており、一方、半導体ウェハは表面へアルミ等の軟
質の金属で形成された配線は露出し若干突出した状態で
形成されており、研削盤のチャック上面へ吸着させるた
めに表面に配線を形成した半導体ウェハの全面にテープ
等を貼着するか、全面に若干厚さを有して塗付材を塗付
して平坦とした側の半導体ウェハをチャックして研削し
ていたが、半導体ウェハそのものが予め薄く製造されて
いるためためチャック面へ真空吸着すると、テープ等又
は塗付材を均一に且つ平坦に貼着又は塗付しないと負圧
のために研削する裏面に凹凸ができて平坦な面と成らず
、更に、研削後にテープ又は塗付材を剥がすのに手間暇
かかる作業と成っていた。
等の多孔質物質、又は、セラミックに多数の小孔を設け
、下方より真空ポンプで負圧をかけて吸着させる機構と
成っており、一方、半導体ウェハは表面へアルミ等の軟
質の金属で形成された配線は露出し若干突出した状態で
形成されており、研削盤のチャック上面へ吸着させるた
めに表面に配線を形成した半導体ウェハの全面にテープ
等を貼着するか、全面に若干厚さを有して塗付材を塗付
して平坦とした側の半導体ウェハをチャックして研削し
ていたが、半導体ウェハそのものが予め薄く製造されて
いるためためチャック面へ真空吸着すると、テープ等又
は塗付材を均一に且つ平坦に貼着又は塗付しないと負圧
のために研削する裏面に凹凸ができて平坦な面と成らず
、更に、研削後にテープ又は塗付材を剥がすのに手間暇
かかる作業と成っていた。
特に、近年における重合させて多層としたＩＣは配線端
子が配線よりも嵩高に突出しているために１分厚く貼着
、塗付を繰り返さねばならない等の諸問題点があった。
子が配線よりも嵩高に突出しているために１分厚く貼着
、塗付を繰り返さねばならない等の諸問題点があった。
本発明は上記の事由に鑑みて鋭意研饋の結果、前述の問
題点を解消するものであって、導電性の軟質金属で形成
された配線を着す付けたりすること無く、作業能率を大
幅にアップさせて、半導体ウェハの裏面を平坦精度を維
持した状態で研削できる方法を提供するものである。
題点を解消するものであって、導電性の軟質金属で形成
された配線を着す付けたりすること無く、作業能率を大
幅にアップさせて、半導体ウェハの裏面を平坦精度を維
持した状態で研削できる方法を提供するものである。
基板の表面へ配線及び配線端子を写真蝕刻法によって形
成するためのマスク、又は、基板の表面へ形成された配
線及び配線端子を写真蝕刻法によってマスクを形成し、
該何れかのマスクへ単一光を照射させて光硬化性樹脂板
へ配線及び配線端子と同形の回路状の溝孔を貫設すると
共に、平面研削盤に備えた真空吸着チャック上面に溝孔
へ配線及び配線端子を嵌入し合着させた樹脂板を載置し
。
成するためのマスク、又は、基板の表面へ形成された配
線及び配線端子を写真蝕刻法によってマスクを形成し、
該何れかのマスクへ単一光を照射させて光硬化性樹脂板
へ配線及び配線端子と同形の回路状の溝孔を貫設すると
共に、平面研削盤に備えた真空吸着チャック上面に溝孔
へ配線及び配線端子を嵌入し合着させた樹脂板を載置し
。
前記真空吸着チャックに設けられた真空吸着機構でＩ’
Ｃの基板を真空吸着する構成である。
Ｃの基板を真空吸着する構成である。
斯る目的を達成せしめた本発明の半導体ウェハの基板の
チャック方法を実施例の図面によって説明する。
チャック方法を実施例の図面によって説明する。
第１図は本発明の樹脂板と半導体ウェハを真空吸着チャ
ックへ載置した状態の説明図であり、第２図は要部の拡
大断面図であり、第３図はＩＣの拡大斜視図であり、第
４図は半導体ウェハ上にＩＣを形成した状態の平面図で
ある。
ックへ載置した状態の説明図であり、第２図は要部の拡
大断面図であり、第３図はＩＣの拡大斜視図であり、第
４図は半導体ウェハ上にＩＣを形成した状態の平面図で
ある。
本発明は、ＩＣの製造工程において、半導体ウェハ１の
表面へ数回の製造工程を加えて、導電性の金属による例
えばアルミ蒸着させて写真蝕刻法によってアルミ等の金
属配線２を形成した後に半導体ウェハの基板１の裏面を
更に平面研削してＩＣの極薄化を図るための真空吸着チ
ャックＣへのチャック方法であって、前記基板１の表面
へ導電性の金属配線２及び配線端子２ａを写真蝕刻法に
よって形成するためのマスク、又は、前記基板１の表面
へ形成された導電性の金属配線２及び配線端子２ａを写
真蝕刻法によってマスクを形成し、該何れかのマスクへ
単一光を照射させて平坦な光硬化性樹脂板３へ前記配線
２及び配線端子２ａと同形の回路状の溝孔４を稍巾広に
貫設すると共に、平面研削盤に備えた有孔物質から成る
真空吸着チャックＣ上面に前記樹脂板２の溝孔４へ前記
配線２及び配線端子２ａを嵌入し前記基板１を合着させ
て載置し、前記真空吸着チャックＣに設られた真空吸着
機構で前記基板１を真空吸着するものである。
表面へ数回の製造工程を加えて、導電性の金属による例
えばアルミ蒸着させて写真蝕刻法によってアルミ等の金
属配線２を形成した後に半導体ウェハの基板１の裏面を
更に平面研削してＩＣの極薄化を図るための真空吸着チ
ャックＣへのチャック方法であって、前記基板１の表面
へ導電性の金属配線２及び配線端子２ａを写真蝕刻法に
よって形成するためのマスク、又は、前記基板１の表面
へ形成された導電性の金属配線２及び配線端子２ａを写
真蝕刻法によってマスクを形成し、該何れかのマスクへ
単一光を照射させて平坦な光硬化性樹脂板３へ前記配線
２及び配線端子２ａと同形の回路状の溝孔４を稍巾広に
貫設すると共に、平面研削盤に備えた有孔物質から成る
真空吸着チャックＣ上面に前記樹脂板２の溝孔４へ前記
配線２及び配線端子２ａを嵌入し前記基板１を合着させ
て載置し、前記真空吸着チャックＣに設られた真空吸着
機構で前記基板１を真空吸着するものである。
即ち、−船釣なＩＣの製造方法は、先ず、シリコンの半
導体ウェハの基板１の表面へ一様に酸化膜を形成して、
その上から特殊な感光膜を塗り、所要の埋込層のトラン
ジスター、抵抗、ダイオード、又は、コンデンサ等の形
状配置の図形の像を撮ったマスクを形成して、このマス
クを用いて基板１の感光膜に対して露光焼付け、現像、
その後に化学腐食を行なって所要部分の酸化膜を除去す
る０次に、前記基板１を拡散炉に入れ不純物を浸透拡散
させて所要の埋込層を形成する０次いで、エピタキシャ
ル成長法によってエピタキシャル結晶層の形成、気相の
化学反応によるシリコンの析出を利用して基板１上に単
結晶層を形成させる。
導体ウェハの基板１の表面へ一様に酸化膜を形成して、
その上から特殊な感光膜を塗り、所要の埋込層のトラン
ジスター、抵抗、ダイオード、又は、コンデンサ等の形
状配置の図形の像を撮ったマスクを形成して、このマス
クを用いて基板１の感光膜に対して露光焼付け、現像、
その後に化学腐食を行なって所要部分の酸化膜を除去す
る０次に、前記基板１を拡散炉に入れ不純物を浸透拡散
させて所要の埋込層を形成する０次いで、エピタキシャ
ル成長法によってエピタキシャル結晶層の形成、気相の
化学反応によるシリコンの析出を利用して基板１上に単
結晶層を形成させる。
そして、前記エピタキシャル結晶層の表面を酸化させ、
写真蝕刻により、所要部分だけ酸化膜を残して所要の機
能部分を形成する。更に、この様な工程を数回繰返して
、所要機能部分から端子部を露出させて、基板１の全面
にアルミ蒸着させて、写真蝕刻法によって必要な部分を
残して蝕刻し配線２及び配線端子２ａを形成するもので
あるが、前述の単結晶層を形成させた残りのシリコンウ
ェハの基板１の裏面に不要な厚み部分ができ、その厚み
部分を更に研削するために創作したものである。
写真蝕刻により、所要部分だけ酸化膜を残して所要の機
能部分を形成する。更に、この様な工程を数回繰返して
、所要機能部分から端子部を露出させて、基板１の全面
にアルミ蒸着させて、写真蝕刻法によって必要な部分を
残して蝕刻し配線２及び配線端子２ａを形成するもので
あるが、前述の単結晶層を形成させた残りのシリコンウ
ェハの基板１の裏面に不要な厚み部分ができ、その厚み
部分を更に研削するために創作したものである。
本発明は前述のアルミ蒸着して写真蝕刻によって所要の
配線２及び配線端子２ａを形成した時に用いたマスク、
又は、前記基板１の表面へ形成された導電性の金属配線
２及び配線端子２ａを写真蝕刻法によってマスクを形成
し、該何れか一方のマスクによって光硬化性樹脂板３へ
紫外線等の単一光を照射させて前記配線２及び配線端子
２ａと同形状の溝孔４を貫設するものである。
配線２及び配線端子２ａを形成した時に用いたマスク、
又は、前記基板１の表面へ形成された導電性の金属配線
２及び配線端子２ａを写真蝕刻法によってマスクを形成
し、該何れか一方のマスクによって光硬化性樹脂板３へ
紫外線等の単一光を照射させて前記配線２及び配線端子
２ａと同形状の溝孔４を貫設するものである。
前記溝孔４は照射する単一光の光源とマスクと光硬化性
樹脂板３との間隔を調整することによって、配線２の巾
より稍巾広に形成することが可能で、単一光の照射時間
を調整することによって任意に蝕刻された溝孔４が貫設
されるものであり。
樹脂板３との間隔を調整することによって、配線２の巾
より稍巾広に形成することが可能で、単一光の照射時間
を調整することによって任意に蝕刻された溝孔４が貫設
されるものであり。
微細な加工も写真蝕刻法を用いるために可能となるもの
である。
である。
真空吸着チャックＣは現在各種の平面研削盤に広く使用
されているポーラスセラミック等のもので良く、チャッ
クＣへ内設された吸引機構によって成形材料である多孔
質又は有孔質のチャックＣ上面でバキューム吸着される
ものである。
されているポーラスセラミック等のもので良く、チャッ
クＣへ内設された吸引機構によって成形材料である多孔
質又は有孔質のチャックＣ上面でバキューム吸着される
ものである。
先ず１本発明は前記樹脂板３へ形成した溝孔４へ基板１
に形成した配線２及び配線端子２ａを嵌入させて樹脂板
３と基板１を合着させて、基板１の裏面を上方向にして
樹脂板３をチャックＣ上面に載置しチャックＣ下方より
バキューム吸着させると、前記樹脂板３は吸着され、該
樹脂板３へ貫設した溝孔４によって基板１の表面に負圧
がかかりチャックＣ側へ樹脂板３と共に確りと吸着させ
るものである。
に形成した配線２及び配線端子２ａを嵌入させて樹脂板
３と基板１を合着させて、基板１の裏面を上方向にして
樹脂板３をチャックＣ上面に載置しチャックＣ下方より
バキューム吸着させると、前記樹脂板３は吸着され、該
樹脂板３へ貫設した溝孔４によって基板１の表面に負圧
がかかりチャックＣ側へ樹脂板３と共に確りと吸着させ
るものである。
本発明の樹脂板３の溝孔４へ基板１の表面より若干突出
した配線２及び配線端子２ａの部分は嵌入されるため負
圧及び研削圧力によって配線２が傷つくことなく、然も
、樹脂板３と基板１とは密着状態と成り研削圧力で外れ
たり、ずれたりすることは皆無であり、半導体ウェハ１
の裏面は乎坦精度を維持した状態でチャックされ、平面
研削した後も負圧を解除するだけで容易に外すことがで
きものである。
した配線２及び配線端子２ａの部分は嵌入されるため負
圧及び研削圧力によって配線２が傷つくことなく、然も
、樹脂板３と基板１とは密着状態と成り研削圧力で外れ
たり、ずれたりすることは皆無であり、半導体ウェハ１
の裏面は乎坦精度を維持した状態でチャックされ、平面
研削した後も負圧を解除するだけで容易に外すことがで
きものである。
本発明のチャック方法によってチャックし研削した半導
体ウェハの基板は、ＩＣの重要な表面の配線を傷つける
こと無く、基板の裏面の不要と成った厚み部分を研削し
、作業能率を大幅にアップし、更に、ＩＣの極薄化が図
れるものであり、極薄化しさせた半導体ウェハは予め設
定された大きさにカットし、所定の大きさのＩＣを重合
し多層のＩＣを能率良く製造できるものであり、其の貢
献性は計り知れないものがあり、極めて有意義な効果を
奏するものである。
体ウェハの基板は、ＩＣの重要な表面の配線を傷つける
こと無く、基板の裏面の不要と成った厚み部分を研削し
、作業能率を大幅にアップし、更に、ＩＣの極薄化が図
れるものであり、極薄化しさせた半導体ウェハは予め設
定された大きさにカットし、所定の大きさのＩＣを重合
し多層のＩＣを能率良く製造できるものであり、其の貢
献性は計り知れないものがあり、極めて有意義な効果を
奏するものである。
第１図は本発明の樹脂板と半導体ウェハを真空吸着チャ
ックへ載置した状態の説明図である。第２図は要部の拡
大断面図である。第３図はＩＣの拡大斜視図である。第
４図は半導体ウェハ上にＩＣを形成した状態の平面図で
ある。 Ｃ−真空吸着チャック。 １−半導体ウェハ及び基板、２−配線、２ａ−配線端子
、３−樹脂板、４−溝孔。
ックへ載置した状態の説明図である。第２図は要部の拡
大断面図である。第３図はＩＣの拡大斜視図である。第
４図は半導体ウェハ上にＩＣを形成した状態の平面図で
ある。 Ｃ−真空吸着チャック。 １−半導体ウェハ及び基板、２−配線、２ａ−配線端子
、３−樹脂板、４−溝孔。
Claims (1)
- 表面へ配線及び配線端子を露出させて形成した半導体
ウェハの基板の裏面を平面研削するための真空吸着チャ
ックへのチャック方法であって、前記基板の表面へ導電
性の金属配線及び配線端子を写真蝕刻法によって形成す
るためのマスク、又は、前記基板の表面へ形成された導
電性の金属配線及び配線端子を写真蝕刻法によってマス
クを形成し、該何れかのマスクへ単一光を照射させて平
坦な光硬化性樹脂板へ前記配線及び配線端子と同形の回
路状の溝孔を稍巾広に貫設すると共に、平面研削盤に備
えた有孔物質から成る真空吸着チャック上面に前記樹脂
板の溝孔へ前記配線及び配線端子を嵌入し前記基板を合
着させて載置し、前記真空吸着チャックに設られた真空
吸着機構で前記基板を真空吸着することを特徴とするＩ
Ｃの製造工程における半導体ウェハのチャック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045836A JPH0618191B2 (ja) | 1988-03-01 | 1988-03-01 | Ｉｃの製造工程における半導体ウエハのチャック方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045836A JPH0618191B2 (ja) | 1988-03-01 | 1988-03-01 | Ｉｃの製造工程における半導体ウエハのチャック方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01222450A true JPH01222450A (ja) | 1989-09-05 |
| JPH0618191B2 JPH0618191B2 (ja) | 1994-03-09 |
Family
ID=12730307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63045836A Expired - Lifetime JPH0618191B2 (ja) | 1988-03-01 | 1988-03-01 | Ｉｃの製造工程における半導体ウエハのチャック方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618191B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135124B2 (en) * | 2003-11-13 | 2006-11-14 | International Business Machines Corporation | Method for thinning wafers that have contact bumps |
| JP2007048929A (ja) * | 2005-08-10 | 2007-02-22 | Tokyo Electron Ltd | 塗布処理装置および塗布処理方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101933A (ja) * | 1983-11-07 | 1985-06-06 | Nec Corp | 半導体スライス研削方法 |
-
1988
- 1988-03-01 JP JP63045836A patent/JPH0618191B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101933A (ja) * | 1983-11-07 | 1985-06-06 | Nec Corp | 半導体スライス研削方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135124B2 (en) * | 2003-11-13 | 2006-11-14 | International Business Machines Corporation | Method for thinning wafers that have contact bumps |
| JP2007048929A (ja) * | 2005-08-10 | 2007-02-22 | Tokyo Electron Ltd | 塗布処理装置および塗布処理方法 |
| JP4672480B2 (ja) * | 2005-08-10 | 2011-04-20 | 東京エレクトロン株式会社 | 塗布処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0618191B2 (ja) | 1994-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3963489A (en) | Method of precisely aligning pattern-defining masks | |
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US3245794A (en) | Sequential registration scheme | |
| JPS61501483A (ja) | 埋込層の形成および位置づけ方法 | |
| JPH01222450A (ja) | Ｉｃの製造工程における半導体ウエハのチャック方法 | |
| US3690966A (en) | Method of manufacturing microstructures | |
| JPH0414848A (ja) | Ｉｃの製造工程における半導体ウエハのチャック機構 | |
| JPH0466345B2 (ja) | ||
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH0458167B2 (ja) | ||
| CA2006175A1 (en) | Method of forming patterned silicone rubber layer | |
| US20070184580A1 (en) | Method of making a small substrate compatible for processing | |
| WO2003017006A3 (en) | A method of substrate processing and photoresist exposure | |
| KR100752172B1 (ko) | 콘택홀 형성 방법 | |
| TW563003B (en) | The method of exposure for ridding surplus photoresist on the edge of wafer | |
| KR940005704B1 (ko) | 규소기판 직접 접착방법을 이용한 규소박막 제조방법 | |
| KR100370159B1 (ko) | 반도체 소자의 제조방법 | |
| JPS593953A (ja) | 半導体装置の製造方法 | |
| KR970009613B1 (en) | Multi-level metalizing method of semiconductor device | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPS5797629A (en) | Manufacture of semiconductor device | |
| JPH01214025A (ja) | 半導体装置の製造方法 | |
| JP2003198101A (ja) | パターン転写用型の製造方法 | |
| JPS584144A (ja) | レジスト現像方法 | |
| JPS60175425A (ja) | 選択エツチング方法 |