JPH0618191B2 - Icの製造工程における半導体ウエハのチャック方法 - Google Patents

Icの製造工程における半導体ウエハのチャック方法

Info

Publication number
JPH0618191B2
JPH0618191B2 JP63045836A JP4583688A JPH0618191B2 JP H0618191 B2 JPH0618191 B2 JP H0618191B2 JP 63045836 A JP63045836 A JP 63045836A JP 4583688 A JP4583688 A JP 4583688A JP H0618191 B2 JPH0618191 B2 JP H0618191B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
semiconductor wafer
vacuum suction
resin plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63045836A
Other languages
English (en)
Other versions
JPH01222450A (ja
Inventor
一雄 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibayama Kikai Co Ltd
Original Assignee
Shibayama Kikai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibayama Kikai Co Ltd filed Critical Shibayama Kikai Co Ltd
Priority to JP63045836A priority Critical patent/JPH0618191B2/ja
Publication of JPH01222450A publication Critical patent/JPH01222450A/ja
Publication of JPH0618191B2 publication Critical patent/JPH0618191B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICの製造工程において平面研削盤等の真空
吸着チャック機構の上面へ半導体ウエハの基板をチャッ
クする方法に関するもので、詳しくは半導体ウエハの表
面へ数回の製造工程を加えて、導電性の金属による例え
ばアルミ蒸着させて写真蝕刻法によってアルミ等の所要
な金属配線を形成した後に半導体ウエハの基板の裏面を
更に平面研削してICの極薄化を図るためのチャック方
法である。
〔従来技術とその問題点〕
周知の如く、ICは例えば2mm角のシリコン結晶片の上
にトランジスターや抵抗等の回路素子を1000個以上
も含んだ回路を70mmφのシリコンウエハの中に数百個
も製造することができ、然も、写真蝕刻の技術によっ
て、精密なネガを作成することによって、無限に複製す
ることが可能である。
従来、この種の真空吸着チャックはポーラスセラミック
等の多孔質物質、又は、セラミックに多数の小孔を設
け、下方より真空ポンプで負圧をかけて吸着させる機構
と成っており、一方、半導体ウエハは表面へアルミ等の
軟質の金属で形成された配線は露出し若干突出した状態
で形成されており、研削盤のチャック上面へ吸着させる
ために表面に配線を形成した半導体ウエハの全面にテー
プ等を貼着するか、全面に若干厚さを有して塗付材を塗
付して平坦とした側の半導体ウエハをチャックして研削
していたが、半導体ウエハそのものが予め薄く製造され
ているためためチャック面へ真空吸着すると、テープ等
又は塗付材を均一に且つ平坦に貼着又は塗付しないと負
圧のために研削する裏面に凹凸ができて平坦な面と成ら
ず、更に、研削後にテープ又は塗付材を剥がすのに手間
暇かかる作業と成っていた。
特に、近年における重合させて多層としたICは配線端
子が配線よりも崇高に突出しているために、分厚く貼
着、塗付を繰り返さねばならない等の諸問題点があっ
た。
〔発明の目的〕
本発明は上記の事由に鑑みて鋭意研鑽の結果、前述の問
題点を解消するものであって、導電性の軟質金属で形成
された配線を着ず付けたりすること無く、作業能率を大
幅にアップさせて、半導体ウエハの裏面を平坦精度を維
持した状態で研削できる方法を提供するものである。
〔発明の構成〕
基板の表面へ配線及び配線端子を写真蝕刻法によって形
成するためのマスク、又は、基板の表面へ形成された配
線及び配線端子を写真蝕刻法によってマスクを形成し、
該何れかのマスクへ単一光を照射させて光硬化性樹脂板
へ配線及び配線端子と同形の回路状の溝孔を貫設すると
共に、平面研削盤に備えた真空吸着チャック上面に溝孔
へ配線及び配線端子を嵌入し合着させた樹脂板を載置
し、前記真空吸着チャックに設けられた真空吸着機構で
ICの基板を真空吸着する構成である。
〔実施例〕
斯る目的を達成せしめた本発明の半導体ウエハの基板の
チャック方法を実施例の図面によって説明する。
第1図は本発明の樹脂板と半導体ウエハを真空吸着チャ
ックへ載置した状態の説明図であり、第2図は要部の拡
大断面図であり、第3図はICの拡大斜視図であり、第
4図は半導体ウエハ上にICを形成した状態の平面図で
ある。
本発明は、ICの製造工程において、半導体ウエハ1の
表面へ数回の製造工程を加えて、導電性の金属による例
えばアルミ蒸着させて写真蝕刻法によってアルミ等の金
属配線2を形成した後に半導体ウエハの基板1の裏面を
更に平面研削してICの極薄化を図るための真空吸着チ
ャックCへのチャック方法であって、前記基板1の表面
へ導電性の金属配線2及び配線端子2aを写真蝕刻法に
よって形成するためのマスク、又は、前記基板1の表面
へ形成された導電性の金属配線2及び配線端子2aを写
真蝕刻法によってマスクを形成し、該何れかのマスクへ
単一光を照射させて平坦な光硬化性樹脂板3へ前記配線
2及び配線端子2aと同形の回路状の溝孔4を稍巾広に
貫設すると共に、平面研削盤に備えた有孔物質から成る
真空吸着チャックC上面に前記樹脂板2の溝孔4へ前記
配線2及び配線端子2aを嵌入し前記基板1を合着させ
て載置し、前記真空吸着チャックCに設られた真空吸着
機構で前記基板1を真空吸着するものである。
即ち、一般的なICの製造方法は、先ず、シリコンの半
導体ウエハの基板1の表面へ一様に酸化膜を形成して、
その上から特殊な感光膜を塗り、所要の埋込層のトラン
ジスター、抵抗、ダイオード、又は、コンデンサ等の形
状配置の図形の像を撮ったマスクを形成して、このマス
クを用いて基板1の感光膜に対して露光焼付け、現像、
その後に化学腐食を行なって所要部分の酸化膜を除去す
る。次に、前記基板1を拡散炉に入れ不純物を浸透拡散
させて所要の埋込層を形成する。次いで、エピタキシャ
ル成長法によってエピタキシャル結晶層の形成、気相の
化学反応によるシリコンの析出を利用して基板1上に単
結晶層を形成させる。そして、前記エピタキシャル結晶
層の表面を酸化させ、写真蝕刻により、所要部分だけ酸
化膜を残して所要の機能部分を形成する。更に、この様
な工程を数回繰返して、所要機能部分から端子部を露出
させて、基板1の全面にアルミ蒸着させて、写真蝕刻法
によって必要な部分を残して蝕刻し配線2及び配線端子
2aを形成するものであるが、前述の単結晶層を形成さ
せた残りのシリコンウエハの基板1の裏面に不要な厚み
部分ができ、その厚み部分を更に研削するために創作し
たものである。
本発明は前述のアルミ蒸着して写真蝕刻によって所要の
配線2及び配線端子2aを形成した時に用いたマスク、
又は、前記基板1の表面へ形成された導電性な金属配線
2及び配線端子2aを写真蝕刻法によってマスクを形成
し、該何れか一方のマスクによって光硬化性樹脂板3へ
紫外線等の単一光を照射させて前記配線2及び配線端子
2aと同形状の溝孔4を貫設するものである。
前記溝孔4は照射する単一光の光源とマスクと光硬化性
樹脂板3との間隔を調整することによって、配線2の巾
より稍巾広に形成することが可能で、単一光の照射時間
を調整することによって任意に蝕刻された溝孔4が貫設
されるものであり、微細な加工も写真蝕刻法を用いるた
めに可能となるものである。
真空吸着チャックCは現在各種の平面研削盤に広く使用
されているポーラスセラミック等のもので良く、チャッ
クCへ内設された吸引機構によって成形材料である多孔
質又は有孔質のチャックC上面でバキューム吸着される
ものである。
先ず、本発明は前記樹脂板3へ形成した溝孔4へ基板1
に形成した配線2及び配線端子2aを嵌入させて樹脂板
3と基板1を合着させて、基板1の裏面を上方向にして
樹脂板3をチャックC上面に載置しチャックC下方より
バキューム吸着させると、前記樹脂板3は吸着され、該
樹脂板3へ貫設した溝孔4によって基板1の表面に負圧
がかかりチャックC側へ樹脂板3と共に確りと吸着させ
るものである。
本発明の樹脂板3の溝孔4へ基板1の表面より若干突出
した配線2及び配線端子2aの部分は嵌入されるため負
圧及び研削圧力によって配線2が傷つくことなく、然
も、樹脂板3と基板1とは密着状態と成り研削圧力で外
れたり、ずれたりすることは皆無であり、半導体ウエハ
1の裏面は平坦精度を維持した状態でチャックされ、平
坦研削した後も負圧を解除するだけで用意に外すことが
できものである。
〔発明の効果〕 本発明のチャック方法によってチャックし研削した半導
体ウエハの基板は、ICの重要な表面の配線を傷つける
こと無く、基板の裏面の不要と成った厚み部分を研削
し、作業能率を大幅にアップし、更に、ICの極薄化が
図れるものであり、極薄化しさせた半導体ウエハは予め
設定された大きさにカットし、所定の大きさのICを重
合し多層のICを能率良く製造できるものであり、其の
貢献性は計り知れないものがあり、極めて有意義な効果
を奏するものである。
【図面の簡単な説明】
第1図は本発明の樹脂板と半導体ウエハを真空吸着チャ
ックへ載置した状態の説明図である。第2図は要部の拡
大断面図である。第3図はICの拡大斜視図である。第
4図は半導体ウエハ上にICを形成した状態の平面図で
ある。 C……真空吸着チャック。 1……半導体ウエハ及び基板、2……配線、2a……配
線端子、3……樹脂板、4……溝孔。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】表面へ配線及び配線端子を露出させて形成
    した半導体ウエハの基板の裏面を平面研削するための真
    空吸着チャックへのチャック方法であって、 前記基板の表面へ導電性の金属配線及び配線端子を写真
    蝕刻法によって形成するためのマスク、又は、前記基板
    の表面へ形成された導電性の金属配線及び配線端子を写
    真蝕刻法によってマスクを形成し、該何れかのマスクへ
    単一光を照射させて平坦な光硬化性樹脂板へ前記配線及
    び配線端子と同形の回路状の溝孔を稍巾広に貫設すると
    共に、平面研削盤に備えた有孔物質から成る真空吸着チ
    ャック上面に前記樹脂板の溝孔へ前記配線及び配線端子
    を嵌入し前記基板を合着させて載置し、前記真空吸着チ
    ャックに設られた真空吸着機構で前記基板を真空吸着す
    ることを特徴とするICの製造工程における半導体ウエ
    ハのチャック方法。
JP63045836A 1988-03-01 1988-03-01 Icの製造工程における半導体ウエハのチャック方法 Expired - Lifetime JPH0618191B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63045836A JPH0618191B2 (ja) 1988-03-01 1988-03-01 Icの製造工程における半導体ウエハのチャック方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63045836A JPH0618191B2 (ja) 1988-03-01 1988-03-01 Icの製造工程における半導体ウエハのチャック方法

Publications (2)

Publication Number Publication Date
JPH01222450A JPH01222450A (ja) 1989-09-05
JPH0618191B2 true JPH0618191B2 (ja) 1994-03-09

Family

ID=12730307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63045836A Expired - Lifetime JPH0618191B2 (ja) 1988-03-01 1988-03-01 Icの製造工程における半導体ウエハのチャック方法

Country Status (1)

Country Link
JP (1) JPH0618191B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135124B2 (en) * 2003-11-13 2006-11-14 International Business Machines Corporation Method for thinning wafers that have contact bumps
JP4672480B2 (ja) * 2005-08-10 2011-04-20 東京エレクトロン株式会社 塗布処理装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101933A (ja) * 1983-11-07 1985-06-06 Nec Corp 半導体スライス研削方法

Also Published As

Publication number Publication date
JPH01222450A (ja) 1989-09-05

Similar Documents

Publication Publication Date Title
US3963489A (en) Method of precisely aligning pattern-defining masks
TW201314796A (zh) 製造積體電路系統的方法
JPS61501483A (ja) 埋込層の形成および位置づけ方法
JPH0618191B2 (ja) Icの製造工程における半導体ウエハのチャック方法
JPH0414848A (ja) Icの製造工程における半導体ウエハのチャック機構
JPS6441240A (en) Semiconductor integrated circuit device
CA1070855A (en) Mask for optical exposure
JPH0458167B2 (ja)
US20070184580A1 (en) Method of making a small substrate compatible for processing
JPS59148352A (ja) 半導体装置の電極形成方法
WO2003017006A3 (en) A method of substrate processing and photoresist exposure
JPH05109679A (ja) 半導体装置の製造方法
JPS593953A (ja) 半導体装置の製造方法
JPH01225323A (ja) 半導体装置の製造方法
KR940005704B1 (ko) 규소기판 직접 접착방법을 이용한 규소박막 제조방법
JP3070596B1 (ja) 半導体装置の製造方法
JPS61271841A (ja) 半導体基板の研磨方法
JPS62279633A (ja) パタ−ン形成方法
JPS59117219A (ja) 半導体装置の製造方法
JPH0258318A (ja) 光電子集積回路装置の製造方法
JPS6169133A (ja) 軟x線露光方法
JPS6110974B2 (ja)
JPH0410738B2 (ja)
JPS60175425A (ja) 選択エツチング方法
JPS63140530A (ja) X線マスク