JPS61271841A - 半導体基板の研磨方法 - Google Patents
半導体基板の研磨方法Info
- Publication number
- JPS61271841A JPS61271841A JP11503385A JP11503385A JPS61271841A JP S61271841 A JPS61271841 A JP S61271841A JP 11503385 A JP11503385 A JP 11503385A JP 11503385 A JP11503385 A JP 11503385A JP S61271841 A JPS61271841 A JP S61271841A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polishing
- film
- epitaxially grown
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 238000007740 vapor deposition Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ｍ要］
本発明は、基板表面に形成されたエピタキシャル層を研
磨して、均一な厚みに成形するために、基板の周辺部に
正確な厚みを有する基準の膜面を形成して、それを基準
の高さにして、研磨治具によりエピタキシャル層を研磨
することによって、エピタキシャル層を所定の均一な厚
みにしたちのである。
磨して、均一な厚みに成形するために、基板の周辺部に
正確な厚みを有する基準の膜面を形成して、それを基準
の高さにして、研磨治具によりエピタキシャル層を研磨
することによって、エピタキシャル層を所定の均一な厚
みにしたちのである。
［産業上の利用分野］
本発明は、気相成長方法に係り、特にエピタキシャル成
長を行って成膜された膜を均一な膜厚に研磨する方法に
関するものである。
長を行って成膜された膜を均一な膜厚に研磨する方法に
関するものである。
近時、半導体装置の微細化と緻密化が要求されそのため
には、半導体基板表面に成膜されたエピタキシャル成長
膜の厚みを均一にすることは極めて重要である。
には、半導体基板表面に成膜されたエピタキシャル成長
膜の厚みを均一にすることは極めて重要である。
通常、エピタキシャル成長によって数十μｍ程度と厚（
成膜された膜の表面には凹凸があり、更に膜厚も不均一
で、その膜厚のばらつきは±３０％程度であるが、高集
積化された半導体装置等では、その表面の平坦度は膜厚
のばらつきの±５％以下にする必要がある。
成膜された膜の表面には凹凸があり、更に膜厚も不均一
で、その膜厚のばらつきは±３０％程度であるが、高集
積化された半導体装置等では、その表面の平坦度は膜厚
のばらつきの±５％以下にする必要がある。
従来は、これらのエピタキシャル層の厚みを均一化する
ために、機械的１９を行っているが、その基準面を基板
の裏面の平面を利用しているために、エピタキシャル成
長を行う前に、予め基板の表裏を高精度で平行に研磨を
する必要があり、そのような煩雑な工程を簡略化する方
法が要望されている。
ために、機械的１９を行っているが、その基準面を基板
の裏面の平面を利用しているために、エピタキシャル成
長を行う前に、予め基板の表裏を高精度で平行に研磨を
する必要があり、そのような煩雑な工程を簡略化する方
法が要望されている。
［従来の技術］
第２図は、基板表面にエピタキシャル成長がなされた膜
の断面図であって、一般に基板１のエピタキシャル成長
１１ｉ ２の表面は凹凸があると共に、膜厚も平均的に
不均一であり、基板の表面のエピタキシャル成長膜の表
面を、基準面を設けずに単に研磨するだけでは、表面の
凹凸が研磨後に平坦化されても、基板表面の膜厚を均一
にすることは不可能である。
の断面図であって、一般に基板１のエピタキシャル成長
１１ｉ ２の表面は凹凸があると共に、膜厚も平均的に
不均一であり、基板の表面のエピタキシャル成長膜の表
面を、基準面を設けずに単に研磨するだけでは、表面の
凹凸が研磨後に平坦化されても、基板表面の膜厚を均一
にすることは不可能である。
第３図は、従来の基板表面のエピタキシャル成長膜を、
均一の厚みに研磨する方法を示す断面図である。
均一の厚みに研磨する方法を示す断面図である。
エピタキシャル成長を行う前に、基板１の表面と裏面と
を平坦且つ平行にｉｓを行って、基板の裏面を基準面と
して使用するものであり、基板１の表面に成膜されたエ
ピタキシャル成長１ｍ！２を所定の厚みに研磨するため
に、Ｖｒｇｒ具３に基板の裏面を接着材で接着し、研磨
治具の周囲には平行研磨用板４を同様に研磨治具に接着
されて、これらがガイド５によって垂直荷重が加わるよ
うにされてｇｒ磨置台６上配置される。
を平坦且つ平行にｉｓを行って、基板の裏面を基準面と
して使用するものであり、基板１の表面に成膜されたエ
ピタキシャル成長１ｍ！２を所定の厚みに研磨するため
に、Ｖｒｇｒ具３に基板の裏面を接着材で接着し、研磨
治具の周囲には平行研磨用板４を同様に研磨治具に接着
されて、これらがガイド５によって垂直荷重が加わるよ
うにされてｇｒ磨置台６上配置される。
エピタキシャル成長膜を研磨するための研磨台６は、ボ
リッシェの場合にはポリウレタン等が使用され、ラッピ
ングの際にはガラス板等が使用される。
リッシェの場合にはポリウレタン等が使用され、ラッピ
ングの際にはガラス板等が使用される。
このようなｇｒ磨方法によると、エピタキシャル成長Ｉ
ｌｌ ２と平行研磨用板４が同時に研磨され、基板の裏
面が基準面となって平行に圧力が加わわり、従って基板
の表面のエピタキシャル成長膜は研磨台上で、基板に平
行に研磨され、エピタキシャル成長膜は均一な厚みに研
磨される。
ｌｌ ２と平行研磨用板４が同時に研磨され、基板の裏
面が基準面となって平行に圧力が加わわり、従って基板
の表面のエピタキシャル成長膜は研磨台上で、基板に平
行に研磨され、エピタキシャル成長膜は均一な厚みに研
磨される。
然しなから、このような研磨方法では、基板の表面と裏
面を平行に研磨する必要がある他、例えば研磨治具３に
基板の裏面を接着材で接着したり、研磨治具の周囲に平
行研磨用板４を接着する際の接着時の高さの変動等があ
って正確に平行度が保たれなかったり、また接着等の煩
雑な工程を必要とする欠点がある。
面を平行に研磨する必要がある他、例えば研磨治具３に
基板の裏面を接着材で接着したり、研磨治具の周囲に平
行研磨用板４を接着する際の接着時の高さの変動等があ
って正確に平行度が保たれなかったり、また接着等の煩
雑な工程を必要とする欠点がある。
［発明が解決しようとする問題点］
上記の従来のエピタキシャル成長を行った半導体基板の
研磨方法では、予め基板の表裏面を平行に研磨をしたり
、また基板を研磨治具に接着する際の平行度を正確にす
る必要があり、製造工程が煩雑であるということが問題
点である。
研磨方法では、予め基板の表裏面を平行に研磨をしたり
、また基板を研磨治具に接着する際の平行度を正確にす
る必要があり、製造工程が煩雑であるということが問題
点である。
［問題点を解決するための手段］
第１図は、上記問題点を解決した本発明の半導体研磨方
法の断面図であって、その手段は、エピタキシャル層が
形成された基板の周辺領域を、基板が露出するようにエ
ピタキシャル成長膜を除去し、その基板の露出面に、エ
ピタキシャル層の膜厚よりも厚い膜で、しかもエピタキ
シャル膜よりも硬度の大きい膜を蒸着またはスパッタに
より形成することにより、蒸着やスパッタによる膜は正
確な高さを得ることが可能であるために、その蒸着した
厚い膜の高さを基準にして、所定の研磨治具によりエピ
タキシャル層を所定の厚みにＶｒＷｉすることにより、
半導体基板の成長させたエピタキシャル成長膜を研磨す
ることができる。
法の断面図であって、その手段は、エピタキシャル層が
形成された基板の周辺領域を、基板が露出するようにエ
ピタキシャル成長膜を除去し、その基板の露出面に、エ
ピタキシャル層の膜厚よりも厚い膜で、しかもエピタキ
シャル膜よりも硬度の大きい膜を蒸着またはスパッタに
より形成することにより、蒸着やスパッタによる膜は正
確な高さを得ることが可能であるために、その蒸着した
厚い膜の高さを基準にして、所定の研磨治具によりエピ
タキシャル層を所定の厚みにＶｒＷｉすることにより、
半導体基板の成長させたエピタキシャル成長膜を研磨す
ることができる。
［作用］
本発明は、エピタキシャル成長膜を形成した基板周囲部
の基板表面を露出させ、その部分に厚みが正確に形成さ
れる、例えば蒸着又はスパッタ方法により、エピタキシ
ャル成長膜の厚みよりも厚い膜を形成し、これを基準面
とすることにより、従来のような、基板裏面の研磨とか
接着等を必要としない研磨をすることができ、これによ
って工程の簡素化と、凹凸のなく且つ膜厚の均一な膜面
を提供するものである。
の基板表面を露出させ、その部分に厚みが正確に形成さ
れる、例えば蒸着又はスパッタ方法により、エピタキシ
ャル成長膜の厚みよりも厚い膜を形成し、これを基準面
とすることにより、従来のような、基板裏面の研磨とか
接着等を必要としない研磨をすることができ、これによ
って工程の簡素化と、凹凸のなく且つ膜厚の均一な膜面
を提供するものである。
［実施例］
第１図（ａ）〜第１図（ｄ）は、本発明の実施例である
基板の研磨方法を示す断面図である。
基板の研磨方法を示す断面図である。
第１図（ａｌは、基板１１の表面にエピタキシ、ヤル成
製膜１２を生成したものであるが、その基板表面の周辺
領域１３を露出するため、例えばエピタキシャル成長を
行う前に予めマスキングを行なっておいてもよいし、或
いはエピタキシャル層の除去を行なってもよい。
製膜１２を生成したものであるが、その基板表面の周辺
領域１３を露出するため、例えばエピタキシャル成長を
行う前に予めマスキングを行なっておいてもよいし、或
いはエピタキシャル層の除去を行なってもよい。
第１１！１（ｂ）は、基板の周辺領域１３の部分に蒸着
層１４を形成するために、マスク１５を用いて矢印のよ
うに蒸着を行い、蒸着Ｊ’１ｌ１４を形成するが、蒸着
層１４の高さは、エピタキシャル成長１１１２の高さよ
りも高く形成する必要があり、またこの蒸着層は基準の
高さを与えるので、研磨に対し蒸着層の硬度はエピタキ
シャル成長Ｉ］Ｊ！１２の硬度よりも大きい硬度を有す
ることが必要である。
層１４を形成するために、マスク１５を用いて矢印のよ
うに蒸着を行い、蒸着Ｊ’１ｌ１４を形成するが、蒸着
層１４の高さは、エピタキシャル成長１１１２の高さよ
りも高く形成する必要があり、またこの蒸着層は基準の
高さを与えるので、研磨に対し蒸着層の硬度はエピタキ
シャル成長Ｉ］Ｊ！１２の硬度よりも大きい硬度を有す
ることが必要である。
第１図（Ｃ）は、基板をワックス等により研磨治具１６
に接着し、研磨台１７に対向させて載置し、従来と同様
の研磨台１７により、研磨台を回転させて研磨する。
に接着し、研磨台１７に対向させて載置し、従来と同様
の研磨台１７により、研磨台を回転させて研磨する。
第１図＋ｄ）は、このような研磨によって形成された基
板のエピタキシャル成長膜であって、凹凸のない均一な
膜厚のエピタキシャル層が形成されることになる。
板のエピタキシャル成長膜であって、凹凸のない均一な
膜厚のエピタキシャル層が形成されることになる。
［発明の効果］
以上、詳細に述べたように、本発明のエピタキシャル成
長膜を有する基板の研磨方法によれば、容易且つ正確に
エピタキシャル成長膜の研磨が行われ、高品質の基板を
提供し得るという効果大なるものがある。
長膜を有する基板の研磨方法によれば、容易且つ正確に
エピタキシャル成長膜の研磨が行われ、高品質の基板を
提供し得るという効果大なるものがある。
第１図（ａ）〜第１図（ｄ）は、本発明の実施例である
基板の研磨方法を示す断面図である。 第２図は、従来のエピタキシャル成長層の断面図、 第３図は、従来の研磨方法を示す断面図、図において、 １１は基板、 １２はエピタキシャル成長膜、 １３は基板表面の周辺領域、 １４は蒸着層、 １５はマスク、１６は研磨治
具、 １７は研磨台、をそれぞれ示している。 （ｄ） ／＄、肩’：Ｑ＊＝ｚ＞ｊｋ、名之の１平７１方診乏９
η：ずｒヶ面（２）ａＳｌ 図
基板の研磨方法を示す断面図である。 第２図は、従来のエピタキシャル成長層の断面図、 第３図は、従来の研磨方法を示す断面図、図において、 １１は基板、 １２はエピタキシャル成長膜、 １３は基板表面の周辺領域、 １４は蒸着層、 １５はマスク、１６は研磨治
具、 １７は研磨台、をそれぞれ示している。 （ｄ） ／＄、肩’：Ｑ＊＝ｚ＞ｊｋ、名之の１平７１方診乏９
η：ずｒヶ面（２）ａＳｌ 図
Claims (1)
- エピタキシャル成長膜（１２）が形成された、基板（１
１）の周辺領域（１３）の基板面を露出し、基板の露出
面に、エピタキシャル層の膜厚よりも厚い膜（１４）を
蒸着またはスパッタにより形成した後、厚い膜の高さを
基準にして、所定の研磨治具（１５）と研磨台（１７）
によりエピタキシャル成長膜（１２）を所定の厚みに研
磨することを特徴とする半導体基板の研磨方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11503385A JPS61271841A (ja) | 1985-05-27 | 1985-05-27 | 半導体基板の研磨方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11503385A JPS61271841A (ja) | 1985-05-27 | 1985-05-27 | 半導体基板の研磨方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61271841A true JPS61271841A (ja) | 1986-12-02 |
Family
ID=14652546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11503385A Pending JPS61271841A (ja) | 1985-05-27 | 1985-05-27 | 半導体基板の研磨方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61271841A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187632A (ja) * | 1987-01-30 | 1988-08-03 | Nec Corp | 半導体素子の製造方法 |
| JPH0467626A (ja) * | 1990-07-09 | 1992-03-03 | Mitsubishi Materials Corp | シリコンウェーハおよびその製造方法 |
| JPH04210361A (ja) * | 1990-12-14 | 1992-07-31 | Seiko Electronic Components Ltd | ウエハの両面加工方法 |
-
1985
- 1985-05-27 JP JP11503385A patent/JPS61271841A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187632A (ja) * | 1987-01-30 | 1988-08-03 | Nec Corp | 半導体素子の製造方法 |
| JPH0467626A (ja) * | 1990-07-09 | 1992-03-03 | Mitsubishi Materials Corp | シリコンウェーハおよびその製造方法 |
| JPH04210361A (ja) * | 1990-12-14 | 1992-07-31 | Seiko Electronic Components Ltd | ウエハの両面加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW466722B (en) | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby | |
| US5032544A (en) | Process for producing semiconductor device substrate using polishing guard | |
| EP0814509A3 (en) | Method for making a substrate structure with improved heat dissipation | |
| JPH1186251A (ja) | 磁気ヘッドの製造方法 | |
| JPS61271841A (ja) | 半導体基板の研磨方法 | |
| EP0845329B1 (en) | Method and apparatus for polishing a thin plate | |
| JP2838273B2 (ja) | 接合ウエーハの製造方法 | |
| JPS61158145A (ja) | 半導体基板の加工方法 | |
| JPS62236671A (ja) | 被研磨材の保持装置 | |
| JPH08274286A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0824099B2 (ja) | 目合わせ装置 | |
| JPS62264864A (ja) | 基体の研摩方法 | |
| JPS63123645A (ja) | 半導体装置の製造方法 | |
| JP2001110765A (ja) | 高精度ウェーハとその製造方法 | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| JP3173905B2 (ja) | 半導体圧力センサ | |
| JP3151478B2 (ja) | 結晶体の研磨方法及び研磨治具 | |
| JPS58132458A (ja) | 硬脆材料基板の平面研磨方法及び研磨装置 | |
| JPH05114593A (ja) | 半導体ウエハーの研削方法 | |
| JPH06132264A (ja) | 研磨による半導体基板の作成方法 | |
| JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
| JPS5894964A (ja) | 研摩装置 | |
| JPS61168435A (ja) | ウエ−ハの研磨方法 | |
| JPH11216661A (ja) | ウェーハの枚葉式研磨方法とその装置 | |
| JPH0618191B2 (ja) | Ｉｃの製造工程における半導体ウエハのチャック方法 |