JPH0467626A - シリコンウェーハおよびその製造方法 - Google Patents

シリコンウェーハおよびその製造方法

Info

Publication number
JPH0467626A
JPH0467626A JP18105790A JP18105790A JPH0467626A JP H0467626 A JPH0467626 A JP H0467626A JP 18105790 A JP18105790 A JP 18105790A JP 18105790 A JP18105790 A JP 18105790A JP H0467626 A JPH0467626 A JP H0467626A
Authority
JP
Japan
Prior art keywords
epitaxial
wafer
silicon
silicon wafer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18105790A
Other languages
English (en)
Other versions
JP2639744B2 (ja
Inventor
Etsuro Morita
悦郎 森田
Jiro Tatsuta
龍田 次郎
Mikio Kishimoto
幹男 岸本
Yasushi Shimanuki
島貫 康
Toshiro Tanaka
俊郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Japan Silicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp, Japan Silicon Co Ltd filed Critical Mitsubishi Materials Silicon Corp
Priority to JP2181057A priority Critical patent/JP2639744B2/ja
Publication of JPH0467626A publication Critical patent/JPH0467626A/ja
Application granted granted Critical
Publication of JP2639744B2 publication Critical patent/JP2639744B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はLSI等の作成に用いられるシリコンウェーハ
、詳しくはエピタキシャル法により作成されたシリコン
ウェーハく以下、エピタキシャル〈従来の技術〉 エピタキシャルウェーハは、シリコン単結晶基板上にシ
リコンの単結晶を成長させたものである。
そして、この場合、従来のエピタキシャルウェーハの表
面には微小でかつ局所的な凹凸が形成されていた。
ところで、シリコンウェーハの表面状態は、例えば標準
粒子を所定の洗浄後のウェーハ表面に吹き付け、この標
準粒子をパーティクルカウンタ(例えばLS−6000
)によってカウントすることにより、評価されていた。
この場合、シリコンウェーハの表面に凹凸が形成されて
いると、パーティクルカウンタはこの凹凸をもパーティ
クルと同じく検出してしまうこととなる。
〈発明が解決しようとする課題〉 しかしながら、このような従来のエピタキシャルウェー
ハにあっては、表面に微小でかつ局所的な凹凸が形成さ
れていたため、パーティクルカウンタの初期設定(校正
)を行うための標準ウェーハとしては使用することがで
きなかった。
また、この凹凸のため、LSI形成形成デステップカバ
レージくなり、LSIの製造における歩留まりが低下し
ていた。
そこで、本発明は、パーティクルカウンタの校正用の標
準ウェーハとして最適であるとともに、LSI製造時の
歩留まりを高めたエピタキシャルシリコンウェーハを提
供することをその目的としている。
〈課題を解決するための手段〉 本発明は、エピタキシャル法により形成したシリコンウ
ェーハにおいて、その表面が平坦にされたシリコンウェ
ーハである。
また、本発明に係るシリコンウェーハの表面は、アンモ
ニア系洗浄後、パーティクルカウンタによりパーティク
ル数を測定した場合、パーティクル数がOである(例え
ばLS6000では0. 1μm以上)程度に平坦化さ
れているシリコンウェーハを提供するものである。
〈作用および効果〉 本発明に係るシリコンウェーハにあっては、シリコン単
結晶基板上に単結晶シリコンをエピタキシャル成長させ
、その後例えばこの表面を所定の厚さだけ研磨する。こ
れにより、このシリコンウェーへの表面は平坦化されて
いる。
したがって、このシリコンウェーハはパーティクルカウ
ンタの校正用として使用することができる。表面に凹凸
がないため、表面に付着したパーティクル数を正確に検
出することができるからである。また、表面に凹凸がな
いことから、LSI作成時のステップカバレージに優れ
ている。
〈実施例〉 以下、本発明の一実施例を第1図を参照して説明する。
この図において、11はシリコン単結晶基板であって、
この上にエピタキシャル法によってシリコン単結晶が積
層されている。12はこのエピタキシャル層である。
そして、この成長後のエピタキシャル層120表面は例
えば研磨により5μmだけけずられて平坦化されている
このようにして作成したP型、 (100)方位のエピ
タキシャルウェーハ10を例えばアンモニア系洗浄液、
例えばNH4OH/H2O2/H20液(1:1:5)
を用いて、エツチング作用を強くするために通常よりも
高温である85℃で、20分間程度洗浄する。
この洗浄を10回繰り返す。
この洗浄後のエピタキシャルウェーハ100表面のパー
ティクル数を、パーティクルカウンタ例えばLS−60
00で測定した。この結果、0゜1μm以上の大きさの
パーティクル数は4個しか検出されなかフた。
例えば同一条件での洗浄、測定を行うと、基板のミラー
ウェーハでは0. 1μm以上のパーティクル数は40
0個測定された。
また、研磨をしていないエピタキシャルウェーハについ
ては30個測定された。
【図面の簡単な説明】
第1図は本発明に係るシリコンウェーハの一実施例を示
すその一部を拡大した断面図である。 10◆◆・φ・拳φφエピタキシャルウェーハ、11・
・・・・・・・エピタキシャル層。

Claims (2)

    【特許請求の範囲】
  1. (1)エピタキシャル法により形成したシリコンウェー
    ハにおいて、 その表面が平坦にされたことを特徴とするシリコンウェ
    ーハ。
  2. (2)上記シリコンウェーハの表面は、アンモニア系洗
    浄後、パーティクルカウンタによりパーティクル数を測
    定した場合、パーティクル数が0である程度に平坦化さ
    れている請求項(1)に記載のシリコンウェーハ。
JP2181057A 1990-07-09 1990-07-09 シリコンウェーハおよびその製造方法 Expired - Lifetime JP2639744B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2181057A JP2639744B2 (ja) 1990-07-09 1990-07-09 シリコンウェーハおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2181057A JP2639744B2 (ja) 1990-07-09 1990-07-09 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH0467626A true JPH0467626A (ja) 1992-03-03
JP2639744B2 JP2639744B2 (ja) 1997-08-13

Family

ID=16094025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2181057A Expired - Lifetime JP2639744B2 (ja) 1990-07-09 1990-07-09 シリコンウェーハおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2639744B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167584A (ja) * 1994-12-09 1996-06-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61271841A (ja) * 1985-05-27 1986-12-02 Fujitsu Ltd 半導体基板の研磨方法
JPS62266834A (ja) * 1986-05-15 1987-11-19 Matsushita Electronics Corp 半導体基板の洗浄方法
JPH03295235A (ja) * 1990-04-12 1991-12-26 Toshiba Corp エピタキシャルウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61271841A (ja) * 1985-05-27 1986-12-02 Fujitsu Ltd 半導体基板の研磨方法
JPS62266834A (ja) * 1986-05-15 1987-11-19 Matsushita Electronics Corp 半導体基板の洗浄方法
JPH03295235A (ja) * 1990-04-12 1991-12-26 Toshiba Corp エピタキシャルウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167584A (ja) * 1994-12-09 1996-06-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP2639744B2 (ja) 1997-08-13

Similar Documents

Publication Publication Date Title
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
US5389551A (en) Method of manufacturing a semiconductor substrate
JPH0648686B2 (ja) ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JP2000012411A (ja) 超平坦なシリコン半導体ウェ―ハ及び半導体ウェ―ハの製造方法
JPH0442893A (ja) シリコンウエーハ
JP2007150167A (ja) 半導体ウエーハの平面研削方法および製造方法
JPH0467626A (ja) シリコンウェーハおよびその製造方法
JP6536502B2 (ja) パーティクルカウンタ校正用ウェーハの作製方法
JPH03233955A (ja) シリコンウエーハの微小ピットの検出方法
KR100327326B1 (ko) 에스오아이웨이퍼의제조방법
JPH11340174A (ja) 半導体装置の製造方法
JP7251517B2 (ja) エピタキシャル成長前処理条件の評価方法
KR102368657B1 (ko) 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼
JPS63186125A (ja) 標準試料の製造方法
KR20050032837A (ko) 에피택셜 웨이퍼의 제조방법
JP3158407B2 (ja) 半導体基板の洗浄方法
JPH08167640A (ja) 異物管理用半導体基板
JPH09153460A (ja) 半導体薄膜およびその製造方法並びに磁電変換素子
JPS59106121A (ja) 半導体基板の表面処理方法
JPH04124823A (ja) 半導体ウエハの製造方法
JPH08306752A (ja) 単結晶シリコンの成長欠陥の検出方法
JPH02144908A (ja) 半導体装置の製造方法
JP3752909B2 (ja) シリコン単結晶ウェーハの表面評価法
JPH03109778A (ja) 半導体装置及びその製造方法
KR20010040112A (ko) 엑스-선 흡수 패턴에서 낮은 응력을 갖는 엑스-선 마스크

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 14