JP2838273B2 - 接合ウエーハの製造方法 - Google Patents

接合ウエーハの製造方法

Info

Publication number
JP2838273B2
JP2838273B2 JP1786290A JP1786290A JP2838273B2 JP 2838273 B2 JP2838273 B2 JP 2838273B2 JP 1786290 A JP1786290 A JP 1786290A JP 1786290 A JP1786290 A JP 1786290A JP 2838273 B2 JP2838273 B2 JP 2838273B2
Authority
JP
Japan
Prior art keywords
wafer
polishing
thickness
film thickness
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1786290A
Other languages
English (en)
Other versions
JPH03224249A (ja
Inventor
辰夫 伊藤
泰章 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP1786290A priority Critical patent/JP2838273B2/ja
Publication of JPH03224249A publication Critical patent/JPH03224249A/ja
Application granted granted Critical
Publication of JP2838273B2 publication Critical patent/JP2838273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、2枚の半導体ウエーハを接合一体化して成
る接合ウエーハの製造方法に関する。
(従来の技術) 半導体装置の製造に当っては、単結晶の半導体ウエー
ハ上に気相成長法で特定の導電型を有する半導体層を形
成し、この半導体層に機能素子を形成する技術が広く利
用されている。
ところが、上記技術においては、気相成長に長時間を
要するとともに、素子設計の自由度に制約を受けるた
め、近年SOI(Si On Insulation)ウエーハの如き接合
ウエーハが製造されるようになった。この接合ウエーハ
は、2枚の半導体ウエーハの少なくとも一方を酸化処理
してそのウエーハの少なくとも一方の表面に酸化膜を形
成し、これら2枚の半導体ウエーハを前記酸化膜が中間
層になるようにして重ね合わせた後、所定温度に加熱し
て両者を接着し、その上層のウエーハ(以下、ボンドウ
エーハと称す)を研磨加工してこれを薄膜化することに
よって得られる。
ところで、前記研磨加工は、ボンドウエーハを所定の
研磨代(例えば、3μm)を残して所定の厚さ(例え
ば、6μm)になるまで研磨するプレ研磨(1次研磨)
と、プレ研磨されたボンドウエーハを最終の厚さ(例え
ば、3μm)まで研磨する2次研磨と2次研磨されたボ
ンドウエーハを鏡面研磨する仕上げ研磨とから成るが、
2次研磨が施されたボンドウエーハの厚さ(例えば、3
μm)はダイヤルゲージによって空気中で測定されてい
た。
(発明が解決しようとする課題) しかしながら、ボンドウエーハの厚さ(例えば、3μ
m)に対してダイヤルゲージの測定精度は±0.5μmと
悪く、仕上げ研磨が終了したボンドウエーハの厚さを最
終工程の膜厚検査で測定すると、その値が許容値を逸脱
している場合があり、期かる場合には、製品を2次研磨
工程に差し戻してこの製品に対して2次研磨以降の工程
を繰り返さねばならず、このために生産効率が低下する
という問題を生ずる。尚、膜厚検査では、可視光を用い
た非接触式の膜厚測定器によってボンドウエーハの厚さ
が±0.01μmの精度で測定される。
又、2次研磨後のボンドウエーハの厚さが前述のよう
に空気中で測定される場合には、ボンドウエーハの空気
との接触時間にもよるが、測定後に該ボンドウエーハの
研磨面に高さが50〜100Å、直径が50〜200μmの略円形
の台地状突起が多数形成され、この突起はボンドウエー
ハを仕上げ研磨(通常、1μm以下の研磨量)しても消
滅しないという問題があった。勿論、斯かる面異常は仕
上げ研磨が終了した後、研磨物を空気中に放置したとき
にも起こる。
ところで、前記突起は微分干渉顕微鏡で容易にその存
在を確認することができるが、面異常を生じたボンドウ
エーハの鏡面は、特に高集積度の集積回路素子形成のた
めの基板表面としては不適当である。
本発明は上記問題に鑑みてなされたもので、その目的
とする処は、研磨加工中における上層のウエーハの厚さ
を高精度に測定することによって生産効率を高めること
ができるとともに、ウエーハに面異常が発生するのを抑
えて製品の品質向上を図ることができる接合ウエーハの
製造方法を提供することにある。
(課題を解決するための手段) 上記目的を達成すべく本発明は、2枚の半導体ウエー
ハの少なくとも一方を酸化処理してそのウエーハの少な
くとも一方の表面に酸化膜を形成し、これら2枚の半導
体ウエーハを前記酸化膜が中間層になるようにして重ね
合わせた後、所定温度に加熱して両者を接着し、その上
層のウエーハを研磨加工してこれを薄膜化することによ
って接合ウエーハを得る接合ウエーハの製造方法におい
て、前記研磨加工の途中で、前記接着ウエーハを水中に
浸漬せしめた状態でその上層のウエーハの厚さを、可視
光を用いた非接触式の膜厚測定器によって測定するよう
にしたことをその特徴とする。
(作用) 本発明方法によれば、研磨工程(特に、2次研磨終了
後)において接合ウエーハの上層のウエーハ(ボンドウ
エーハ)の厚さは、最終工程である膜厚検査において用
いられていると同様の膜厚測定器によって高精度に測定
されるため、従来のように製品を研磨工程に差し戻して
該製品に対してそれ以降の工程を繰り返す作業をを省く
ことができ、これによって生産効率が高められる。
又、接合ウエーハは水中においてその上層のウエーハ
の厚さ測定が行なわれるため、そのウエーハ表面が部分
的に乾燥することによる面異常の発生が防がれ、当該接
合ウエーハの品質が高く保たれる。
ところで、前記面異常は、既述のように表面に多数の
微少突起が形成されることによって起こるが、これの発
生理由は、研磨面が研磨中に発生した摩擦熱によって加
温されており、且つこの研磨面には残存研磨液が接触し
ているために、不均一なエッチングが進んだためと考え
られる。即ち、研磨面上の研磨液は研磨面に部分的に存
在する疎水性領域から弾かれるため、その弾かれた部分
のエッチングが進まず、その他の部分のエッチングが進
むためと考えることができる。
(実施例) 以下に本発明の一実施例を添付図面に基づいて説明す
る。
第1図(a)〜(e)は本発明に係る接合ウエーハの
製造方法をその工程順示す説明図、第2図は同フローチ
ャートである。
第1図及び第2図に基づいて本発明に係る接合ウエー
ハの製造方法を概説するに、第1図(a)に示すように
素子形成面となるべき単結晶のシリコンウエーハ(以
下、ボンドウエーハと称す)1とベース材となるべき同
じく単結晶のシリコンウエーハ(以下、ベースウエーハ
と称す)2とを用意し(第2図のステップ1)、一方の
ボンドウエーハ1を酸化処理してその一方の表面にSiO2
の薄い酸化膜3を形成する(第2図のステップ2)。
次に、第1図(b)に示すように、上記2枚のウエー
ハ1,2を前記酸化膜3が中間層になるようにして重ね合
わせ、これらウエーハ1,2を所定温度に加熱して両者を
接着する(第2図のステップ3)。その後、第1図
(c)に示すようにプレ研磨(1次研磨)によってボン
ドウエーハ1を所定の研磨式(3μm)を残して所定の
厚さt1(=6μm)になるまで研磨する(第2図のステ
ップ4)。尚、第1図(c)の斜線部分はプレ研磨によ
って切除される部分を示す。
ところで、実際には、上記プレ研磨前に、接着された
ウエーハ1,2の表面を平面切削した後、その表面にマス
キングテープを貼着し、これらウエーハ1,2をエッチン
グ液中に浸漬してその周辺をエッチングするが、ここで
はその詳細な説明は省略する。
而して、前述のようにプレ研磨された厚さt1のボンド
ウエーハ1は、第1図(d)に示すように2次研磨によ
って厚さt2(=3μm)まで研磨されて薄膜化され(第
2図のステップ5)、これによって第1図(e)に示す
ような接合ウエーハ4が得られる。尚、第1図(d)の
斜線部分は2次研磨によって切除される部分を示す。
上記2次研磨が終了した後、接合ウエーハ4は第3図
及び第4図に示す膜厚測定装置10によって水中に浸漬さ
れた状態でそのボンドウエーハ1の厚さt2(=3μm)
が測定される(第2図のステップ6)。
ここで、上記膜厚測定装置10の概略構成を第3図及び
第4図に基づいて説明する。尚、第3図は膜厚測定装置
10の正面図、第4図は同平面図である。
図においては、11は枠構造を成す基台であり、該基台
11上には可視光を用いた非接触式の膜厚測定器(商品
名:ナノスペック/AFT(ナノメトリクス社製))12がx
軸ステージ13及びY軸ステージ14に沿って移動自在に設
置されている。尚、膜厚測定器12は±0.01μmの測定精
度を有し、これはモータM1,M2によって駆動されるボー
ルネジ機構によって前記X軸ステージ13及びY軸ステー
ジ14に沿って移動せしめられる。
又、前記基台11上の膜厚測定器12の手前側(第4図の
下側)には矩形の水槽15が設置されており、該水槽15内
には四方に延びるウエーハセット用のベース16…が収容
されており、同水槽15の底部には注水口17と排水口18が
設けられている。尚、水槽15内には注水口17から供給さ
れた純水が収容されている。
更に、基台11の水槽15の側方には、膜厚測定器12の作
動を制御し、且つ測定データを処理するためのパーソナ
ルコンピュータ19が設置されており、該パーソナルコン
ピュータ19上には測定データ等を表示すべきCRT表示装
置20が設けられている。そして又、基台11上の膜厚測定
器12の側方には、膜厚測定器12のレンズの焦点を自動調
整するためのオートフォーカスコントローラ21が設置さ
れている。尚、膜厚測定器12のレンズ部分は防水処理さ
れており、この部分への水の浸入が防がれる。
而して、前記2次研磨が終了した接合ウエーハ4は、
第4図に示すように円板状のガラス5上にワックスによ
って貼着され、ガラス5と共に水槽15内の純水中に浸漬
せしめられ、膜厚測定器12によってそのボンドウエーハ
1の厚さt2(=3μm)が測定される。具体的には、ボ
ンドウエーハ1は、第5図に示すようにその中心位置
と、該中心位置を通る互いに直交する2本の直線上の
点であって、該ボンドウエーハ1の周縁から10mm内側の
点,,,及びボンドウエーハ1の半径γの半分
r/2の点,,,の9点においてその厚さt2が測
定され、膜厚測定器12の各測定点〜への移動はパー
ソナルコンピュータ19に予め入力されたプログラムに従
ってなされる。
ところで、本膜厚測定装置10によるボンドウエーハ1
の厚さt2の水中での測定の信頼性を確認するために直径
150mmのボンドウエーハに対して、水中と空気中で厚さ
測定した結果の一例を下表に示す(表中の数字の単位は
μmである)。
尚、測定器として可視光を用いた膜厚測定器12を採用
したのは、可視光は水中での吸収が少ない理由による。
上表より、水中と空気中における膜厚測定データは高
い精度(相関係数=0.998)で一致しており、水中での
膜厚測定の高い信頼性が確認された。
尚、本実施例にて使用された膜厚測定器(商品名:ナ
ノスペック/AFT(ナノメトリクス社製))12は、光源と
してタングステンランプ、回折格子としてホログラフィ
ック凹格子を用いており、その測定範囲は100Å〜50μ
mであり、シリコン基板上或いはガラス基板上での各種
の膜厚測定が可能であって、本実施例に係るボンドウエ
ーハ1の厚さ測定については、厚さ3μmに対して少な
くとも±2%の精度で測定し得る。
而して、膜厚測定装置10によるボンドウエーハ1の厚
さt2の測定が終了すると、その厚さt2が許容値内にある
か否かが判定され(第2図のステップ7)、厚さt2が許
容値から外れている場合にはその接合ウエーハ4は2次
研磨工程(第2図のステップ5)に戻され、再び2次研
磨され、前記と同様にボンドウエーハ1の厚さt2が測定
される(第2図のステップ6)。そして、ボンドウエー
ハ1の厚さt2が許容値内に入るまで以上の作業(ステッ
プ5からステップ7までの作業)が繰り返される。
一方、ボンドウエーハ1の厚さt2が許容値内に入って
いる場合には、次工程の仕上げ研磨によってボンドウエ
ーハ1の表面が鏡面化され(第2図のステップ8)、そ
の後、当該接合ウエーハ4はガラス5から剥され(第2
図のステップ9)、処理液で洗浄されてこれに付着した
ワックスが除去される(第2図のステップ10)、そして
最後に、接合ウエーハ4は前記膜厚測定器12と同型式の
膜厚測定器によってそのボンドウエーハ1の厚さt2が空
気中で測定される(第2図のステップ11)。
以上説明した一連の製造工程において、2次研磨が終
了した接合ウエーハ4のボンドウエーハ1の厚さt2は、
最終工程である膜厚検査において用いられると同型式の
可視光を用いた非接触式の膜厚測定器12によって高精度
に測定されるため、従来要していた膜厚検査が終了した
製品を研磨工程に差し戻してそれ以降の工程を繰り返す
作業を省くことができ、これによって生産効率を高める
ことができる。
又、接合ウエーハ4は膜厚測定装置10によって水中で
そのボンドウエーハ1の厚さt2が測定されるため、その
表面が部分的に乾燥することによる面異常の発生が防が
れ、当該接合ウエーハ4の品質が高く保たれる。
(発明の効果) 以上の説明で明らかな如く本発明によれば、2枚の半
導体ウエーハの少なくとも一方を酸化処理してそのウエ
ーハの少なくとも一方の表面に酸化膜を形成し、これら
2枚の半導体ウエーハを前記酸化膜が中間層になるよう
にして重ね合わせた後、所定温度に加熱して両者を接着
し、その上層のウエーハを研磨加工してこれを薄膜化す
ることによって接合ウエーハを得る接合ウエーハの製造
方法において、前記研磨加工の途中で、前記接合ウエー
ハを水中に浸漬せしめた状態でその上層のウエーハの厚
さを、可視光を用いた非接触式の膜厚測定器によって測
定するようにしたため、研磨加工中における上層のウエ
ーハの厚さを高精度に測定することによって生産効率を
高めることができるとともに、ウエーハに面異常が発生
するのを抑えて製品の品質向上を図ることができるとい
う効果が得られる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明に係る接合ウエーハの製
造方法をその工程順示す説明図、第2図は同フローチャ
ート、第3図は膜厚測定装置の正面図、第4図は同平面
図、第5図は測定点を示すウエーハの平面図である。 1……ボンドウエーハ(上層のウエーハ)、2……ベー
スウエーハ、3……酸化膜、4……接合ウエーハ、12…
…膜厚測定器。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/304 H01L 21/66

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】2枚の半導体ウエーハの少なくとも一方を
    酸化処理してそのウエーハの少なくとも一方の表面に酸
    化膜を形成し、これら2枚の半導体ウエーハを前記酸化
    膜が中間層になるようにして重ね合わせた後、所定温度
    に加熱して両者を接着し、その上層のウエーハを研磨加
    工してこれを薄膜化することによって接合ウエーハを得
    る接合ウエーハの製造方法において、前記研磨加工の途
    中で、前記接合ウエーハを水中に浸漬せしめた状態でそ
    の上層のウエーハの厚さを、可視光を用いた非接触式の
    膜厚測定器によって測定するようにしたことを特徴とす
    る接合ウエーハの製造方法。
JP1786290A 1990-01-30 1990-01-30 接合ウエーハの製造方法 Expired - Fee Related JP2838273B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1786290A JP2838273B2 (ja) 1990-01-30 1990-01-30 接合ウエーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1786290A JP2838273B2 (ja) 1990-01-30 1990-01-30 接合ウエーハの製造方法

Publications (2)

Publication Number Publication Date
JPH03224249A JPH03224249A (ja) 1991-10-03
JP2838273B2 true JP2838273B2 (ja) 1998-12-16

Family

ID=11955470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1786290A Expired - Fee Related JP2838273B2 (ja) 1990-01-30 1990-01-30 接合ウエーハの製造方法

Country Status (1)

Country Link
JP (1) JP2838273B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169015B2 (en) 1995-05-23 2007-01-30 Nova Measuring Instruments Ltd. Apparatus for optical inspection of wafers during processing
IL113829A (en) * 1995-05-23 2000-12-06 Nova Measuring Instr Ltd Apparatus for optical inspection of wafers during polishing
JP2010188489A (ja) * 2009-02-20 2010-09-02 Covalent Materials Corp 接合ウェーハの製造方法
JP5181214B2 (ja) * 2011-02-21 2013-04-10 グローバルウェーハズ・ジャパン株式会社 接合ウェーハの製造方法
JP6232881B2 (ja) * 2013-09-27 2017-11-22 株式会社Sumco Soiウェーハの製造方法
DE102016222063A1 (de) * 2016-11-10 2018-05-17 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe

Also Published As

Publication number Publication date
JPH03224249A (ja) 1991-10-03

Similar Documents

Publication Publication Date Title
US5032544A (en) Process for producing semiconductor device substrate using polishing guard
JPH10223497A (ja) 貼り合わせ基板の作製方法
JP2838273B2 (ja) 接合ウエーハの製造方法
JP2002520660A (ja) 2次元から3次元へのvlsi設計
JP3496508B2 (ja) 張り合わせシリコンウェーハおよびその製造方法
JP2546753B2 (ja) Soi基板の製造方法
EP0455087B1 (en) Method of forming a silicon wafer with a chip separating structure and single crystal layer sections
WO1998009804A1 (en) Flattening process for bonded semiconductor substrates
JPH01302837A (ja) 半導体基板の製造方法
JPH0888272A (ja) 半導体集積回路用基板の製造方法
JPH0437020A (ja) 熱圧着ウエーハの製造方法
JP2604488B2 (ja) 接合ウエハおよびその製造方法
US5213657A (en) Method for making uniform the thickness of a si single crystal thin film
JPH04226031A (ja) 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法
JPH07142572A (ja) 半導体装置の製造方法
JPH01305534A (ja) 半導体基板の製造方法
JP2003151939A (ja) Soi基板の製造方法
JPH02237066A (ja) 半導体装置の製造方法
JPH05160087A (ja) 半導体基板の製造方法
JPH05109693A (ja) Soi基板の製造方法
JP2519139B2 (ja) Si単結晶薄膜の厚さを均一化する方法
JP2519138B2 (ja) Si単結晶薄膜の厚さを均一化する方法
JPH04307735A (ja) 半導体装置の製造方法
JP2000033563A (ja) 研磨代の管理方法およびこれを用いたウエーハの製造方法
JPH06132264A (ja) 研磨による半導体基板の作成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20071016

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20081016

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20091016

LAPS Cancellation because of no payment of annual fees