JP2519138B2 - Si単結晶薄膜の厚さを均一化する方法 - Google Patents

Si単結晶薄膜の厚さを均一化する方法

Info

Publication number
JP2519138B2
JP2519138B2 JP3215902A JP21590291A JP2519138B2 JP 2519138 B2 JP2519138 B2 JP 2519138B2 JP 3215902 A JP3215902 A JP 3215902A JP 21590291 A JP21590291 A JP 21590291A JP 2519138 B2 JP2519138 B2 JP 2519138B2
Authority
JP
Japan
Prior art keywords
thickness
thin film
single crystal
film
crystal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3215902A
Other languages
English (en)
Other versions
JPH0536955A (ja
Inventor
孝夫 阿部
泰章 中里
敦雄 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP3215902A priority Critical patent/JP2519138B2/ja
Priority to US07/921,348 priority patent/US5213657A/en
Priority to EP92113032A priority patent/EP0525781B1/en
Priority to DE69227807T priority patent/DE69227807T2/de
Publication of JPH0536955A publication Critical patent/JPH0536955A/ja
Application granted granted Critical
Publication of JP2519138B2 publication Critical patent/JP2519138B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、Si単結晶薄膜の厚さ
を均一化する方法に関し、特にSOI構造を有するSi
単結晶薄膜の厚さを均一化する方法に関する。
【0002】
【発明の背景技術】半導体素子を製造する場合、表面に
絶縁層が形成された半導体基板上に半導体層を形成し、
この半導体層上に素子を形成する方法がある。特にSi
単結晶層を絶縁膜上に形成して成るいわゆるSOI(S
ilicon On Insulator)基板を用い
て半導体素子を製造する方法が注目されている。この場
合、絶縁膜上に形成されるSi単結晶層は数μm程度の
厚さの薄膜であり、その厚さ精度は平面研削盤と研磨精
度に依存する。通常は、目標絶対厚さに対して±0.5
μm程度である。
【0003】
【発明が解決しようとする課題】しかし、半導体素子の
性能を向上させ、歩留まり良く量産するには、半導体層
の厚さのバラツキが目標絶対厚さに対して±0.1μm
以下であるのが望ましく、従来のように±0.5μm程
度のバラツキでは半導体素子の性能を十分向上させるこ
とができない。
【0004】従って本発明は、SOI構造を有するSi
単結晶薄膜の厚さのバラツキを少なくし、薄膜の厚さを
均一化する方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明の方法である、S
OI構造を有するSi単結晶薄膜の厚さを均一化する方
法は、次の工程を含む。 (a)Si単結晶薄膜の表面をその膜厚に対応して区分
し、膜厚が厚い順に第1領域から第n領域までのn個
(nは2以上の整数)の領域に区分する工程 (b)次にSi単結晶薄膜の全表面に、熱酸化法により
厚さがほぼ均一である1次のSi酸化膜を形成させる工
程 (c)次に(a)工程により区分された膜厚の最も厚い
第1領域のみを残し、他の部分をマスキング材でマスク
し、特定の条件により第1領域のSi酸化膜を一定深さ
に達するまでエッチング除去する工程 (d)引き続き第2〜nの各厚さ領域について順次
(c)工程と同様の工程を反復し、(b)工程で形成し
た1次のSi酸化膜上にn個の段差を設ける工程 (e)前記段差を設けた1次のSi酸化膜を残すSi単
結晶薄膜面に、2次の熱酸化処理を施し、Si単結晶薄
膜層内に前記Si酸化膜の段差に対応する新たなSi酸
化膜の段差層を形成させる工程 (f)その後1次及び2次の残存するSi酸化膜層をエ
ッチング処理で除去する工程 (g)引き続き、必要に応じて(a)〜(f)の工程を
反復する工程 (h)最後にSi単結晶薄膜の薄膜面を鏡面研磨して仕
上げる工程
【0006】上記方法において、Si単結晶薄膜の表面
をその膜厚に対応して区分する手段は、多重光束干渉法
による2次元及び3次元像を観察する方法が適用でき
る。また、マスキング材は、エッチング液に対し化学的
に安定な、例えば合成樹脂製の片面粘着シート若しくは
塗布後に硬化させた樹脂被膜を使用する。
【0007】
【作用】Si熱酸化膜の成長は、酸化膜厚さTOX[μ
m]と処理時間t[min]の関係で見ると、低温を除
き、次式の様になる。 TOX 2 = c1 t (c1 は定数) (1) ドライ酸化の場合、処理温度Tが1100℃以上では、
次式で計算できる。 TOX 2 = 21.2t・exp(−Ea /kT) (2) ここでEa は活性化エネルギーで、この場合は1.33
evである。
【0008】水蒸気酸化の場合、処理温度Tが1100
℃以上、処理時間t>5分では、次式で計算できる。 TOX 2 = 7.6t・exp(−Ea /kT) (3) この場合、Ea は0.80eVである。
【0009】従って、SOI基板におけるSiの単結晶
薄膜の表面上にSi酸化膜厚さの異なる部分を形成し、
この基板を酸化処理してさらに酸化膜を形成した場合、
Si酸化膜と薄膜層との界面の深さ方向の位置は、酸化
膜が厚い部分ほど下降の程度が小さい。
【0010】すなわち、厚い酸化膜が形成されている領
域と、薄い酸化膜が形成されている領域とでは、酸化膜
の成長速度が異なるので、酸化膜の成長に伴って消費さ
れる単結晶薄膜層の深さが異なる。この結果、酸化膜の
薄い領域のSiがより多く消費され、その分だけSiの
酸化物と薄膜との界面の高さが下方に位置し、その領域
の薄膜の厚さは薄くなる。従って、薄膜の相対的に厚い
領域には薄い酸化膜を形成する一方、薄膜の相対的に薄
い領域には厚い酸化膜を形成した状態で酸化処理を行な
うと、酸化膜の薄い領域すなわち薄膜の厚い領域のSi
がより多く消費され、薄膜は薄くなる。
【0011】従って、薄膜をいくつかの領域に区分し、
膜厚の厚い領域ほど逆に酸化膜の膜厚が薄くなるように
酸化膜を形成し、この状態で酸化処理を行なうことによ
り、薄膜の厚い領域の膜厚を相対的に薄くなり、薄膜全
体の厚さの均一化を図ることができる。
【0012】
【実施例】以下、本発明の実施例について添付図面を参
照しながら説明する。図1は、本発明の半導体薄膜の膜
厚制御法の一実施例を示す工程図である。図1(a)に
おいて、ベース・ウエハ10の熱酸化によりその両面に
は所定膜厚の酸化膜11及び12が形成されている。そ
して、酸化膜11上にはボンド・ウエハ13が接着され
ている。このボンド・ウエハ13の厚さは均一ではな
く、例えば図のように左側が厚く、右側が薄いものとす
る。このような膜厚の不均一は、ウエハを観察した場合
に干渉縞となって現れる。この膜厚のムラをナノスペッ
ク等の膜厚測定器により測定し、ボンド・ウエハ13の
膜厚の不均一性を例えば0.06μm毎の等高線により
把握する。本実施例では説明を簡略化するために、0.
06μm毎の等高線により厚さ毎に5領域に分類される
ものとする。
【0013】本実施例の方法では、まず、ボンド・ウエ
ハ13の上面に厚さ1.0μmの酸化膜14を形成する
(図1(a))。
【0014】次に、前述の測定結果に基づいて、ボンド
・ウエハ13の最も厚い領域Aを残して他の領域上をマ
スク材15によりマスキングした後、エッチング液(H
F水溶液)によりエッチングし、マスキングしていない
領域Aの酸化膜を0.17μm厚さだけ除去する(図1
(b))。
【0015】次に、領域Aと、ボンド・ウエハ13の厚
さが領域Aの次に厚い領域Bの両領域を残し、他の領域
上をマスク材15によりマスキングし直した後、エッチ
ング液(HF水溶液)によりエッチングし、マスキング
していない領域A及びBの酸化膜を0.18μm厚さだ
け除去する(図1(c))。
【0016】次に、上記と同様に領域A及びBと、ボン
ド・ウエハ13の厚さが領域Bの次に厚い領域Cの各領
域を残し、他の領域上をマスク材15によりマスキング
し直した後、エッチング液(HF水溶液)によりエッチ
ングし、マスキングしていない領域A、B及びCの酸化
膜を0.25μm厚さだけ除去する(図1(d))。
【0017】さらに、上記と同様に、領域A、B及びC
と、ボンド・ウエハ13の厚さが領域Cの次に厚い領域
Dの各領域を残し、他の領域上をマスク材15によりマ
スキングし直した後、エッチング液(HF水溶液)によ
りエッチングし、マスキングしていない領域A、B、C
及びDの酸化膜を0.40μm厚さだけ除去する。そし
て、マスク材を除去する(図1(e))。この状態で
は、領域AからEに行くに従って酸化膜が段階的に厚く
なっており、特に領域Aには酸化膜がほどんど無い状態
となる。
【0018】上記のウエハを、酸化膜が無い領域Aに
1.0μmの厚さの酸化膜が形成される条件で酸化処理
を行なう(図1(f))。
【0019】次に、酸化膜をエッチング液(HF水溶
液)により全面エッチングする(図1(g))。このと
き、領域Aには1.0μmの厚さの酸化膜が形成される
が、他の領域にはそれぞれ所定の厚さの酸化膜が既に形
成されているので、新たに形成される酸化膜の厚さは
1.0μmより薄くなり、酸化膜の厚い領域すなわちボ
ンド・ウエハ13の薄い領域ほど酸化膜の成長量は少な
くなる。従って、ボンド・ウエハ13のもともと厚かっ
た領域ほどSiの酸化物と薄膜の界面が下がり、ボンド
・ウエハ13のウエハ全体の膜厚は階段上ではあるが均
一化される。
【0020】表面に生じた段差は、その後に鏡面研磨す
ることにより平坦化することができる。通常、1つの段
差の最大値の10倍程度の厚さを研磨すれば十分であ
り、本実施例では0.6μm以上研磨すれば良い。
【0021】図2は、膜厚均一化処理を行なう前のSO
I基板の表面状態を等高線により示したものであり、
(a)は2次元図、(b)は3次元図である。一方図3
は、膜厚均一化処理を行なった後のSOI基板の表面状
態を等高線により示したものであり、(a)は2次元
図、(b)は3次元図である。各図から分かるように、
膜厚均一化処理を行う前のウエハは等高線の間隔が狭
く、膜厚のバラツキが大きいが、膜厚均一化処理を行っ
た後のウエハは等高線の間隔が広くなり、膜厚のバラツ
キが小さくなっている。また、上記方法により、膜厚の
バラツキが0.45μmあったウエハを0.22μmま
で改善されたことが確認できた。
【0022】なお、上記等高線の厚さの間隔は0.06
μmに限定する必要はなく、必要な精度に応じて決定さ
れる。すなわち、必要に応じて領域の区分をさらに細分
化し、上記工程を繰り返すことによってボンド・ウエハ
13の膜厚の均一化の精度を向上することができる。
【0023】
【発明の効果】以上説明した通り本発明によれば、SO
I構造を有するSi単結晶薄膜の厚さのバラツキを少な
くし、薄膜の厚さを均一化することができる。
【図面の簡単な説明】
【図1】本発明の方法の一実施例を示す工程図である。
【図2】本発明の方法による膜厚均一化処理を行なう前
のSOI基板の表面状態を等高線により示したものであ
り、(a)は2次元図、(b)は3次元図である。
【図3】本発明の方法による膜厚均一化処理を行なった
後のSOI基板の表面状態を等高線により示したもので
あり、(a)は2次元図、(b)は3次元図である。
【符合の説明】
10 ベース・ウエハ 11,12,14 酸化膜 13 ボンド・ウエハ 15 マスク材

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 SOI構造を有するSi単結晶薄膜の厚
    さを均一化するための、次の工程を含む方法。 (a)Si単結晶薄膜の表面をその膜厚に対応して区分
    し、膜厚が厚い順に第1領域から第n領域までのn個
    (nは2以上の整数)の領域に区分する工程 (b)次にSi単結晶薄膜の全表面に、熱酸化法により
    厚さがほぼ均一である1次のSi酸化膜を形成させる工
    程 (c)次に(a)工程により区分されたSi単結晶薄膜
    の膜厚の最も厚い第1領域のみを残し、他の部分をマス
    キング材でマスクし、特定の条件により第1領域のSi
    酸化膜を一定深さに達するまでエッチング除去する工程 (d)引き続きSi単結晶薄膜の第2〜nの各厚さ領域
    について順次(c)工程と同様の工程を反復し、(b)
    工程で形成した1次のSi酸化膜上にn個の段差を設け
    る工程 (e)前記段差を設けた1次のSi酸化膜を残すSi単
    結晶薄膜面に、2次の熱酸化処理を施し、Si単結晶薄
    膜層内に前記Si酸化膜の段差に対応する新たなSi酸
    化膜の段差層を形成させる工程 (f)その後1次及び2次の残存するSi酸化膜層をエ
    ッチング処理で除去する工程 (g)引き続き、必要に応じて(a)〜(f)の工程を
    反復する工程 (h)最後にSi単結晶薄膜の薄膜面を鏡面研磨して仕
    上げる工程
  2. 【請求項2】 Si単結晶薄膜の表面をその膜厚に対応
    して区分する手段は、多重光束干渉法による2次元及び
    3次元像によるものである請求項1に記載のSi単結晶
    薄膜の厚さを均一化する方法。
  3. 【請求項3】 マスキング材は、エッチング液に対し化
    学的に安定な、合成樹脂製の片面粘着シート若しくは塗
    布後に硬化させた樹脂被膜を使用する、請求項1又は請
    求項2に記載のSi単結晶薄膜の厚さを均一化する方
    法。
JP3215902A 1991-07-31 1991-07-31 Si単結晶薄膜の厚さを均一化する方法 Expired - Lifetime JP2519138B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3215902A JP2519138B2 (ja) 1991-07-31 1991-07-31 Si単結晶薄膜の厚さを均一化する方法
US07/921,348 US5213657A (en) 1991-07-31 1992-07-29 Method for making uniform the thickness of a si single crystal thin film
EP92113032A EP0525781B1 (en) 1991-07-31 1992-07-30 Method for making uniform the thickness of a Si single crystal thin film
DE69227807T DE69227807T2 (de) 1991-07-31 1992-07-30 Verfahren, um die Dicke eines monokristallinen Si-Dünnfilms gleichförmig zu machen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3215902A JP2519138B2 (ja) 1991-07-31 1991-07-31 Si単結晶薄膜の厚さを均一化する方法

Publications (2)

Publication Number Publication Date
JPH0536955A JPH0536955A (ja) 1993-02-12
JP2519138B2 true JP2519138B2 (ja) 1996-07-31

Family

ID=16680149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3215902A Expired - Lifetime JP2519138B2 (ja) 1991-07-31 1991-07-31 Si単結晶薄膜の厚さを均一化する方法

Country Status (1)

Country Link
JP (1) JP2519138B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168138B2 (ja) * 1995-03-06 2001-05-21 トヨタ自動車株式会社 放送局選択システム

Also Published As

Publication number Publication date
JPH0536955A (ja) 1993-02-12

Similar Documents

Publication Publication Date Title
JP3635200B2 (ja) Soiウェーハの製造方法
JPH10223497A (ja) 貼り合わせ基板の作製方法
JP2519138B2 (ja) Si単結晶薄膜の厚さを均一化する方法
JP2001501368A (ja) 接着した半導体基板の平坦化方法
JP2699359B2 (ja) 半導体基板の製造方法
JP2519139B2 (ja) Si単結晶薄膜の厚さを均一化する方法
US5213657A (en) Method for making uniform the thickness of a si single crystal thin film
JP2838273B2 (ja) 接合ウエーハの製造方法
JPH0488657A (ja) 半導体装置とその製造方法
JPH0458167B2 (ja)
US5773354A (en) Method of forming SOI substrate
JPH098258A (ja) Soi基板の製造方法
JPS6359531B2 (ja)
JPH04307735A (ja) 半導体装置の製造方法
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JPH02237066A (ja) 半導体装置の製造方法
JPH0616537B2 (ja) 半導体基体の製造方法
JPH04206925A (ja) 貼り合わせウェハの製造方法
JPH0191435A (ja) 半導体装置の製造方法
JPH06132264A (ja) 研磨による半導体基板の作成方法
JPH04258152A (ja) 半導体装置の製造方法
JPH098126A (ja) 半導体基板の製造方法
JPS6221269B2 (ja)
JPH1012721A (ja) 半導体装置の製造方法
JPH01106441A (ja) 半導体装置の製造方法