JPS63123645A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63123645A JPS63123645A JP61270125A JP27012586A JPS63123645A JP S63123645 A JPS63123645 A JP S63123645A JP 61270125 A JP61270125 A JP 61270125A JP 27012586 A JP27012586 A JP 27012586A JP S63123645 A JPS63123645 A JP S63123645A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- wax
- semiconductor substrate
- fixture
- approx
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000010453 quartz Substances 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005498 polishing Methods 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 5
- 239000007788 liquid Substances 0.000 abstract 1
- 239000001993 wax Substances 0.000 description 17
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体基板
の薄化のための裏面研磨を行う半導体装置の製造方法に
関する。
の薄化のための裏面研磨を行う半導体装置の製造方法に
関する。
従来、この種の半導体基板薄化のための裏面研磨は半導
体基板をシート状の部材を介してフィクスチャーに固定
し行なわれている。
体基板をシート状の部材を介してフィクスチャーに固定
し行なわれている。
第２図は、かかる従来の一例を説明するためのフィクス
チャー取付部の断面図である。
チャー取付部の断面図である。
第２図に示すように、フィクスチャ−１にワックス２を
用いてシートを貼り付け、更にその上にワックス４を用
いて半導体基板５を貼り付ける。
用いてシートを貼り付け、更にその上にワックス４を用
いて半導体基板５を貼り付ける。
しかる後、半導体基板５を研磨板（図示省略）に接触さ
せ裏面研磨を行なう。
せ裏面研磨を行なう。
ここで、シート６を使用する目的は半導体基板５を１０
０〜１５０μｍ程度に薄く研磨した後、フィクスチャ−
１をホットプレート上で加熱し、ワックス４を溶解させ
てフィクスチャ−１から取り除く際に、薄くなった半導
体基板５にクラック等のダメージを与えることなく取り
除くためのものである。従って、シート６の材質はテフ
ロン等のようにワックス４の溶融温度以上の耐熱性のあ
るものが用いられている。
０〜１５０μｍ程度に薄く研磨した後、フィクスチャ−
１をホットプレート上で加熱し、ワックス４を溶解させ
てフィクスチャ−１から取り除く際に、薄くなった半導
体基板５にクラック等のダメージを与えることなく取り
除くためのものである。従って、シート６の材質はテフ
ロン等のようにワックス４の溶融温度以上の耐熱性のあ
るものが用いられている。
上述した従来の半導体基板薄化のための落面研磨方法に
よると、ワックス２とワックス４というふうにワックス
が二層構成になっていること、また間にシート６を介在
させていること等のために、ワックス塗布厚のバラツキ
およびシート６の膜厚バラツキの要因を半導体基板研磨
後の仕上り厚のバラツキにそのまま持ち込んでしまう、
現状における半導体基板の面内バラツキは±１０μｍの
精度にするのが限度である。
よると、ワックス２とワックス４というふうにワックス
が二層構成になっていること、また間にシート６を介在
させていること等のために、ワックス塗布厚のバラツキ
およびシート６の膜厚バラツキの要因を半導体基板研磨
後の仕上り厚のバラツキにそのまま持ち込んでしまう、
現状における半導体基板の面内バラツキは±１０μｍの
精度にするのが限度である。
従って、シートを用いた方法は半導体基板の厚さを高精
度に制御できないという欠点がある。
度に制御できないという欠点がある。
本発明の半導体装置の製造方法は高精度に研磨されたガ
ラス板もしくは石英板の表面に第一のワックスを均一に
形成し、その上に半導体基板を貼り付ける工程と、前記
ガラス板もしくは石英板を研磨装置のフィクスチャーに
第二のワックスで貼り付ける工程と、しかる後、前記半
導体基板の裏面研磨を行なう工程とを含んで構成される
。
ラス板もしくは石英板の表面に第一のワックスを均一に
形成し、その上に半導体基板を貼り付ける工程と、前記
ガラス板もしくは石英板を研磨装置のフィクスチャーに
第二のワックスで貼り付ける工程と、しかる後、前記半
導体基板の裏面研磨を行なう工程とを含んで構成される
。
次に５本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するためのフィクスチ
ャー取付部の断面図である。
ャー取付部の断面図である。
第１図に示すように、まづ、高精度に研磨された石英板
３（例えば、７６朋φ、厚さ１關で面内のバラツキ±１
μｍ）上に第一のワックス４をスピンナ法もしくはスプ
レィ法により均一に形成し、その上に４５０μｍ程度の
厚さの半導体基板５を貼り付ける。次に、石英板３を従
来の方法と同様にしてホットプレート上でフィクスチャ
−１を加熱し、第二のワックス２を用いて石英板３をフ
ィクスチャ−１に貼り付ける。しかる後、この状態で半
導体基板５を研磨板（図示省略）に接触させ厚さが１０
０μｍになるまで裏面研磨を行なう。
３（例えば、７６朋φ、厚さ１關で面内のバラツキ±１
μｍ）上に第一のワックス４をスピンナ法もしくはスプ
レィ法により均一に形成し、その上に４５０μｍ程度の
厚さの半導体基板５を貼り付ける。次に、石英板３を従
来の方法と同様にしてホットプレート上でフィクスチャ
−１を加熱し、第二のワックス２を用いて石英板３をフ
ィクスチャ−１に貼り付ける。しかる後、この状態で半
導体基板５を研磨板（図示省略）に接触させ厚さが１０
０μｍになるまで裏面研磨を行なう。
この製造方法においては、カラス板もしくは石英板の厚
さおよび高融点がフィクスチャ−１の加熱によるダメー
ジを防ぐ役割をはたしている。
さおよび高融点がフィクスチャ−１の加熱によるダメー
ジを防ぐ役割をはたしている。
かかる本発明の製造方法によると、上述のとおり厚さが
４５０μｍの半導体基板を厚さ１００μｍまでに薄化さ
せる場合、面内での研磨バラツキを従来の±１０μｍか
ら±５μｍもでに高精度に仕上げることができる。
４５０μｍの半導体基板を厚さ１００μｍまでに薄化さ
せる場合、面内での研磨バラツキを従来の±１０μｍか
ら±５μｍもでに高精度に仕上げることができる。
以上説明したように、本発明は高精度に研磨されたガラ
ス板もしくは石英板上に第一のワックスを均一に形成し
、その上に半導体基板を貼り付ける工程と、この状態で
研磨装置のフィクスチャーに第二のワックスで半導体基
板を搭載したガラス板もしくは石英板を貼り付ける工程
と、しかる後、半導体基板の裏面研磨を行なう工程とに
より、半導体基板の仕上り厚を高精度に制御するメリッ
ト、すなわち、研磨のバラツキを従来方法に比較し半減
させる効果がある。
ス板もしくは石英板上に第一のワックスを均一に形成し
、その上に半導体基板を貼り付ける工程と、この状態で
研磨装置のフィクスチャーに第二のワックスで半導体基
板を搭載したガラス板もしくは石英板を貼り付ける工程
と、しかる後、半導体基板の裏面研磨を行なう工程とに
より、半導体基板の仕上り厚を高精度に制御するメリッ
ト、すなわち、研磨のバラツキを従来方法に比較し半減
させる効果がある。
第１図は本発明の一実施例を説明するためのフィクスチ
ャー取付部の断面図、第２図は従来の一例を説明するた
めのフィクスチャー取付部の断面図である。 １・・・研磨フィスクチャー、２・・・ワックス、３・
・・石英板、４・・・ワックス、５・・・半導体基板。
ャー取付部の断面図、第２図は従来の一例を説明するた
めのフィクスチャー取付部の断面図である。 １・・・研磨フィスクチャー、２・・・ワックス、３・
・・石英板、４・・・ワックス、５・・・半導体基板。
Claims (1)
- 高精度に研磨されたガラス板もしくは石英板の表面に
第一のワックスを均一に形成し、その上に半導体基板を
貼り付ける工程と、前記ガラス板もしくは石英板を研磨
装置のフィクスチャーに第二のワックスで貼り付ける工
程と、しかる後、前記半導体基板の裏面研磨を行なう工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61270125A JPS63123645A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61270125A JPS63123645A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63123645A true JPS63123645A (ja) | 1988-05-27 |
Family
ID=17481900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61270125A Pending JPS63123645A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63123645A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0967634A1 (en) * | 1997-11-18 | 1999-12-29 | Mitsui Chemicals, Inc. | Method of producing semiconductor wafer |
| JP2001063822A (ja) * | 1999-08-30 | 2001-03-13 | Watanabe Shoko:Kk | 浮上搬送方法 |
| US6512166B1 (en) | 1991-06-17 | 2003-01-28 | Cornell Research Foundation, Inc. | Combinations of fungal cell wall degrading enzyme and fungal cell membrane affecting compound |
| CN102581748A (zh) * | 2012-03-16 | 2012-07-18 | 成都贝瑞光电科技股份有限公司 | 一种平面薄片光学零件浮法上盘方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116749A (ja) * | 1983-11-30 | 1985-06-24 | Sumitomo Electric Ind Ltd | ガリウム・ヒ素ウエハのポリシング用基板 |
-
1986
- 1986-11-12 JP JP61270125A patent/JPS63123645A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116749A (ja) * | 1983-11-30 | 1985-06-24 | Sumitomo Electric Ind Ltd | ガリウム・ヒ素ウエハのポリシング用基板 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512166B1 (en) | 1991-06-17 | 2003-01-28 | Cornell Research Foundation, Inc. | Combinations of fungal cell wall degrading enzyme and fungal cell membrane affecting compound |
| EP0967634A1 (en) * | 1997-11-18 | 1999-12-29 | Mitsui Chemicals, Inc. | Method of producing semiconductor wafer |
| EP0967634A4 (en) * | 1997-11-18 | 2006-04-26 | Mitsui Chemicals Inc | METHOD FOR PRODUCING A SEMICONDUCTOR DISC |
| JP2001063822A (ja) * | 1999-08-30 | 2001-03-13 | Watanabe Shoko:Kk | 浮上搬送方法 |
| CN102581748A (zh) * | 2012-03-16 | 2012-07-18 | 成都贝瑞光电科技股份有限公司 | 一种平面薄片光学零件浮法上盘方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4104099A (en) | Method and apparatus for lapping or polishing materials | |
| US5160560A (en) | Method of producing optically flat surfaces on processed silicon wafers | |
| JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
| WO2001088970A1 (en) | Semiconductor wafer thinning method, and thin semiconductor wafer | |
| JPS63123645A (ja) | 半導体装置の製造方法 | |
| JPH06275717A (ja) | ウエハはがし方法 | |
| JPS61158145A (ja) | 半導体基板の加工方法 | |
| JP2001110765A (ja) | 高精度ウェーハとその製造方法 | |
| JP2863980B2 (ja) | ウエハの製作方法 | |
| JPS6319309B2 (ja) | ||
| JPH05114593A (ja) | 半導体ウエハーの研削方法 | |
| JPH03256668A (ja) | 半導体ウェハ研磨用マウント板 | |
| JPH05166689A (ja) | 半導体基板の接合方法 | |
| JP2001217213A (ja) | 半導体ウェーハの研磨方法 | |
| JPH0831778A (ja) | 半導体装置の製造方法 | |
| JPS59171137A (ja) | ペレット取り外し方法 | |
| JPS63266830A (ja) | 表面平坦化方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JPH0193126A (ja) | プレートから半導体ウエハの剥がし方法 | |
| JPH0346315A (ja) | 半導体基板の製造方法 | |
| JPH0266933A (ja) | 半導体装置の製造方法 | |
| JPS6331886Y2 (ja) | ||
| JPS63221970A (ja) | 半導体ウエハの研磨方法 | |
| JPH0629385A (ja) | 半導体ウエハの接着方法 | |
| JP2535577B2 (ja) | ウェ―ハの接着方法 |