TW202027189A - 晶粒的標記方法、晶圓及晶粒 - Google Patents
晶粒的標記方法、晶圓及晶粒 Download PDFInfo
- Publication number
- TW202027189A TW202027189A TW108100515A TW108100515A TW202027189A TW 202027189 A TW202027189 A TW 202027189A TW 108100515 A TW108100515 A TW 108100515A TW 108100515 A TW108100515 A TW 108100515A TW 202027189 A TW202027189 A TW 202027189A
- Authority
- TW
- Taiwan
- Prior art keywords
- coordinate
- symbols
- die
- symbol
- marking
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一種晶粒的標記方法,包括以下步驟。提供晶圓,其中晶圓包括多個晶粒。在晶圓上劃分出多個曝光區,其中每個曝光區對應到多個晶粒中的至少一個。利用第一光罩形成每個晶粒中的第一座標軸上的多個第一符號與第二座標軸上的多個第二符號。利用第二光罩與重疊偏移的曝光方式形成每個曝光區的每個晶粒中的代表曝光區座標的座標符號,其中不同曝光區中的不同座標符號在由第一座標軸與第二座標軸所形成的座標系中具有不同座標。
Description
本發明是有關於一種半導體製程及結構,且特別是有關於一種晶粒的標記方法、晶圓及晶粒。
在未對晶圓進行切割前的晶粒測試階段,可以清楚知道每個晶粒在晶圓上的位置資訊,因此很容易掌握到製造過程中的相關訊息。然而,若是在進行晶粒切割封裝後的最終測試發生問題,就很難掌握相關資訊。
現在的封裝測試廠雖然可以在封裝上打上編號,但因為每個晶粒都有一筆資料,所產生的龐大資料常常造成追查的不便。
本發明提供一種晶粒的標記方法、晶圓及晶粒,其可輕易地掌握晶粒在製造過程中的相關訊息。
本發明提出一種晶粒的標記方法,包括以下步驟。提供晶圓,其中晶圓包括多個晶粒。在晶圓上劃分出多個曝光區(shot area),其中每個曝光區對應到多個晶粒中的至少一個。利用第一光罩形成每個晶粒中的第一座標軸上的多個第一符號與第二座標軸上的多個第二符號。利用第二光罩與重疊偏移(overlay shift)的曝光方式形成每個曝光區的每個晶粒中的代表曝光區座標的座標符號,其中不同曝光區中的不同座標符號在由第一座標軸與第二座標軸所形成的座標系中具有不同座標。
依照本發明的一實施例所述,在上述晶粒的標記方法中,第一符號、第二符號與座標符號可位在晶粒中的同一層中。
依照本發明的一實施例所述,在上述晶粒的標記方法中,第一符號與第二符號可位在晶粒中的同一層中,且第一符號與座標符號可位在晶粒中的不同層中。
依照本發明的一實施例所述,在上述晶粒的標記方法中,以上視方式觀察,座標符號可位在座標系中。
依照本發明的一實施例所述,在上述晶粒的標記方法中,可先形成第一符號與第二符號,再形成座標符號。
依照本發明的一實施例所述,在上述晶粒的標記方法中,可先形成座標符號,再形成第一符號與第二符號。
依照本發明的一實施例所述,在上述晶粒的標記方法中,第一符號與第二符號的形成方法可包括使用第一光罩對膜層進行圖案化製程。
依照本發明的一實施例所述,在上述晶粒的標記方法中,座標符號的形成方法可包括使用第二光罩對膜層進行圖案化製程。
依照本發明的一實施例所述,在上述晶粒的標記方法中,第一光罩可包括用於形成第一符號的圖案與用於形成第二符號的圖案。
依照本發明的一實施例所述,在上述晶粒的標記方法中,第一光罩更可包括用於形成晶粒編號的圖案與用於形成元件的圖案中的至少一者。
依照本發明的一實施例所述,在上述晶粒的標記方法中,第二光罩可包括用於形成座標符號的圖案。
依照本發明的一實施例所述,在上述晶粒的標記方法中,可藉由用於形成座標符號的膜層來形成元件,且用於形成座標符號與元件的微影製程可包括以下步驟。在膜層上形成光阻層。分別使用用於形成座標符號的第二光罩與用於形成元件的光罩對光阻層進行曝光製程。對進行曝光製程後的光阻層進行顯影製程。
依照本發明的一實施例所述,在上述晶粒的標記方法中,第一符號與第二符號可包括遞增的多個數字。
依照本發明的一實施例所述,在上述晶粒的標記方法中,座標符號的數量可為一個。
依照本發明的一實施例所述,在上述晶粒的標記方法中,座標符號的數量可為多個。
依照本發明的一實施例所述,在上述晶粒的標記方法中,座標符號的形狀例如是L形、點狀、多邊形或其組合。
依照本發明的一實施例所述,在上述晶粒的標記方法中,第一符號、第二符號與座標符號可位在晶粒的空曠區中。
依照本發明的一實施例所述,在上述晶粒的標記方法中,座標系可為直角座標系。
本發明提出一種晶圓,包括多個晶粒。晶圓具有多個曝光區,且每個曝光區對應到多個晶粒中的至少一個。在每個晶粒中具有第一座標軸上的多個第一符號、第二座標軸上的多個第二符號與代表曝光區座標的座標符號。不同曝光區中的不同座標符號在由第一座標軸與第二座標軸所形成的座標系中具有不同座標。
本發明提出一種晶粒。在每個晶粒中具有第一座標軸上的多個第一符號、第二座標軸上的多個第二符號與代表曝光區座標的座標符號。
基於上述,在本發明所提出的晶粒的標記方法中,利用第一光罩形成第一座標軸上的第一符號與第二座標軸上的第二符號,且利用第二光罩與重疊偏移的曝光方式形成曝光區的晶粒中的代表曝光區座標的座標符號,且不同曝光區中的不同座標符號在座標系中具有不同座標。因此,即使在進行晶粒切割封裝之後,可由晶粒的曝光區座標得知所對應的曝光區的位置資訊,藉此可輕易地掌握晶粒在製造過程中的相關訊息。此外,藉由本發明所提出的晶粒的標記方法,可省略在封裝上打上編號的步驟,因此可以省下委託封裝測試廠在封裝上打上編號的成本。另外,在本發明所提出的晶圓及晶粒中,具有第一座標軸上的第一符號、第二座標軸上的第二符號與代表曝光區座標的座標符號,藉此可輕易地掌握晶粒在製造過程中的相關訊息。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1為本發明一實施例的晶粒的標記方法的流程圖。圖2A至圖2C為本發明一實施例的晶圓進行曝光製程時的曝光區域圖。圖3為圖2A至圖2C中的曝光區的放大圖。圖4A至圖4C為晶粒中的空曠區的放大圖。圖5A與圖5B本發明另一實施例的晶粒中的空曠區的放大圖。
請參照圖1,進行步驟S100,提供晶圓W,其中晶圓W包括多個晶粒100。
進行步驟S102,在晶圓W上劃分出多個曝光區S,其中每個曝光區S對應到多個晶粒100中的至少一個。在本實施例中,將曝光區S定義為藉由光罩在晶圓W上進行單次曝光的區域。在圖2A至圖2C的曝光區域圖200中,是將每個曝光區S設定為對應到八個晶粒100為例來進行說明,但本發明並不以此為限。只要曝光區S對應到至少一個晶粒100即屬於本發明所涵蓋的範圍。此外,每個曝光區S在曝光區域圖200上具有相對應的曝光區座標,且曝光區S的曝光區座標可用以表示曝光區S在晶圓W上的位置。
舉例來說,請參照圖2A,在曝光區域圖200中,所圈示的曝光區S的曝光區座標的X座標為4且Y座標為2。在圖2B的曝光區域圖200上,所圈示的曝光區S的曝光區座標的X座標為9且Y座標為3。在圖2C的曝光區域圖200上,所圈示的曝光區S的曝光區座標的X座標為10且Y座標為6。此外,更可對單一個曝光區S中的晶粒100進行編號。以圖3為例,曝光區S中的晶粒100的編號可分別為「A」到「H」中的一者。
請參照圖1與圖4A至圖4C,進行步驟S104,利用第一光罩形成每個晶粒100中的第一座標軸上的多個第一符號S1與第二座標軸上的多個第二符號S2。第一光罩可包括用於形成第一符號S1的圖案與用於形成第二符號S2的圖案。此外,第一光罩更可包括用於形成晶粒編號SS的圖案與用於形成元件的圖案中的至少一者。
此外,第一符號S1、第二符號S2、晶粒編號SS與元件的形成方法可包括使用第一光罩對膜層進行圖案化製程。舉例來說,上述圖案化製程可包括對膜層進行微影製程與蝕刻製程。在一些實施例中,上述圖案化製程更可包括對膜層進行離子植入製程,以輔助蝕刻製程的進行。膜層可為晶粒100中的任意膜層,如最上層金屬層(top metal layer)、氧化矽膜層或保護層(passivation layer)。第一符號S1、第二符號S2、晶粒編號SS與元件可由同一膜層所形成。第一符號S1、第一符號S2與晶粒編號SS的型態分別可為對膜層進行圖案化所形成開口或實體圖案。此外,元件的型態可為對膜層進行圖案化所形成的實體圖案或開口。
請參照圖3,每個晶粒100可包括空曠區R1與元件區R2。空曠區R1例如是晶粒100中的不具有元件的區域。第一符號S1、第二符號S2與晶粒編號SS可位在晶粒100的空曠區R1中,且元件(未示出)可位在晶粒100的元件區R2中。
圖4A至圖4C分別表示圖2A至圖2C中所選定的曝光區S中的晶粒100的空曠區R1,且以編號為「A」的晶粒100的空曠區R1為例來進行說明。
請參照圖4A至圖4C,第一座標軸與第二座標軸可形成座標系。舉例來說,座標系可為直角座標系,且第一座標軸與第二座標軸分別可為直角座標系的X軸與Y軸中的一者與另一者,但本發明並不以此為限。在本實施例中,第一座標軸是以X軸為例,且第二座標軸是以Y軸為例。
此外,第一符號S1可包括X軸上的遞增的多個數字,且更可包括用於表示X軸的文字「X」。第二符號S2可為Y軸上的遞增的多個數字,且更可包括用於表示Y軸的文字「Y」。晶粒編號SS包括曝光區S中的晶粒100所對應的編號,如文字「A」至「H」。在圖4A至圖4C中,晶粒編號SS是以文字「A」為例來進行說明。亦即,在圖4A至圖4C中,是以曝光區S中編號為「A」的晶粒100為例。元件可包括導線或開口等。
請參照圖1與圖4A至圖4C,進行步驟S106,利用第二光罩與重疊偏移的曝光方式形成每個曝光區S的每個晶粒100中的代表曝光區座標的座標符號SC,其中不同曝光區S中的不同座標符號SC在由第一座標軸與第二座標軸所形成的座標系中具有不同座標。第二光罩與第一光罩為不同光罩。座標符號SC可位在晶粒100的空曠區R1中。第二光罩可包括用於形成座標符號SC的圖案。
此外,座標符號SC的形成方法包括使用第二光罩對膜層進行圖案化製程。舉例來說,上述圖案化製程可包括對膜層進行微影製程與蝕刻製程。在一些實施例中,上述圖案化製程更可包括對膜層進行離子植入製程,以輔助蝕刻製程的進行。膜層可為晶粒100中的任意膜層,如最上層金屬層、氧化矽膜層或保護層。此外,可藉由用於形成座標符號SC的膜層來形成元件。座標符號SC的型態可為對膜層進行圖案化所形成開口或實體圖案。此外,元件的型態可為對膜層進行圖案化所形成的實體圖案或開口。
此外,用於形成座標符號SC與元件的微影製程可包括以下步驟。在膜層上形成光阻層。接著,分別使用用於形成座標符號SC的第二光罩與用於形成元件的光罩對光阻層進行曝光製程。在一實施例中,可先使用用於形成座標符號SC的第二光罩對光阻層進行曝光製程,再使用用於形成元件的光罩對光阻層進行曝光製程。在另一實施例中,可先使用用於形成元件的光罩對光阻層進行曝光製程,再使用用於形成座標符號SC的第二光罩對光阻層進行曝光製程。然後,對進行上述曝光製程後的光阻層進行顯影製程。
請參照圖2A至圖2C與圖4A至圖4C,在使用用於形成元件的光罩對光阻層進行曝光製程時,可採用一般的方式分別對晶圓W上的每個曝光區S中的光阻層進行曝光製程。此外,在使用用於形成座標符號SC的第二光罩對光阻層進行曝光製程時,可採用重疊偏移的曝光方式分別對晶圓W上的每個曝光區S中的光阻層進行曝光製程。詳細而言,重疊偏移的曝光方式是指在對一個曝光區S進行曝光之後,會改變第二光罩相對於曝光區S的位置,再對下一個曝光區S進行曝光。
舉例來說,在對Y座標相同的曝光區S進行曝光時,會將第二光罩以相對於曝光區S的位置在X方向上逐排偏移一個單位來進行設定。在對X座標相同的曝光區S進行曝光時,會將第二光罩以相對於曝光區S的位置在Y方向上逐排偏移一個單位來進行設定。藉此,在使用第二光罩對膜層進行圖案化製程之後,可使得不同曝光區S中的不同座標符號SC具有不同座標。
此外,以上視方式觀察,座標符號SC可位在座標系中,藉此可得知每個晶粒100的曝光區座標。如圖2A與圖4A的圈示處所示,可利用第二光罩與重疊偏移的曝光方式在X座標為4且Y座標為2的曝光區S的晶粒100中形成座標符號SC,且座標符號SC的X座標為4且Y座標為2。圖2B與圖4B的圈示處所示,可利用第二光罩與重疊偏移的曝光方式在X座標為9且Y座標為3的曝光區S的晶粒100中形成座標符號SC,且座標符號SC的X座標為9且Y座標為3。圖2C與圖4C的圈示處所示,可利用第二光罩與重疊偏移的曝光方式在X座標為10且Y座標為6的曝光區S的晶粒100中形成座標符號SC,且座標符號SC的X座標為10且Y座標為6。
另外,座標符號SC的數量可為一個或多個。座標符號SC的形狀例如是L形、點狀、多邊形或其組合,但本發明並不以此為限。只要座標符號SC的形狀可清楚地指示出X座標與Y座標即屬於本發明所涵蓋的範圍。在本實施例中,座標符號是以一個為例,且座標符號SC的形狀是以L形為例。在座標符號SC的形狀為L形的情況下,L形的座標符號SC的兩邊可分別指向X軸上的第一符號S1(如,圖4A中的數字「4」)與Y軸上的第二符號S2(如,圖4A中的數字「2」)。在一些實施例中,以圖5A與圖5B為例,座標符號的數量可為兩個。座標符號SC1與座標符號SC2可具有不同形狀(如圖5A所示的三角形與矩形)或者可具有相同形狀的符號(如圖5B所示的圓形)。座標符號SC1與座標符號SC2分別可用以表示X座標與Y座標,例如以座標符號SC1指出X座標(如,圖5A與圖5B中的數字「4」)且以座標符號SC2指出Y座標(如,圖5A與圖5B中的數字「2」)。
在一實施例中,可先形成第一符號S1與第二符號S2,再形成座標符號SC。在另一實施例中,可先形成座標符號SC,再形成第一符號S1與第二符號S2。亦即,上述步驟S104與步驟S106並沒有一定的先後順序,所述技術領域可根據製程設計來進行調整。
此外,第一符號S1、第二符號S2與座標符號SC可位在晶粒100中的同一層中。舉例來說,第一符號S1、第二符號S2與座標符號SC可同時位在晶粒100的最上層金屬層中。此外,在最上層金屬層中更可包括晶粒編號SS與所需的元件(如,導線)中的至少一者。第一符號S1、第二符號S2、座標符號SC與晶粒編號SS可位在晶粒100的空曠區R1中,且元件可位在晶粒100的元件區R2中。
在此情況下,第一符號S1、第二符號S2、座標符號SC、晶粒編號SS與元件的形成方法可包括以下步驟,但本發明並不以此為限。首先,形成最上層金屬層。接著,在最上層金屬層上形成光阻層。然後,藉由第一光罩對光阻層進行曝光製程。第一光罩可包括用於形成第一符號S1的圖案與用於形成第二符號S2的圖案,且更可包括用於形成晶粒編號SS的圖案與用於形成元件的圖案。接下來,藉由第二光罩與重疊偏移的曝光方式對光阻層進行曝光製程。第二光罩可包括用於形成座標符號SC的圖案。再者,對進行上述曝光製程後的光阻層進行顯影製程,而形成圖案化光阻層。隨後,以圖案化光阻層作為罩幕,對最上層金屬層進行蝕刻製程,而形成第一符號S1、第二符號S2、座標符號SC、晶粒編號SS與元件。接著,移除圖案化光阻層。
在一些實施例中,第一符號S1與第二符號S2可位在晶粒100中的同一層中,且第一符號S1與座標符號SC可位在晶粒100中的不同層中。在一實施例中,第一符號S1與座標符號SC可位在下層,且座標符號SC可位在上層。在另一實施例中,第一符號S1與座標符號SC可位在上層,且座標符號SC可位在下層。
舉例來說,第一符號S1與第二符號S2可同時位在晶粒100的最上層金屬層中,且座標符號SC可位在最上層金屬層上方的保護層中,但本發明並不以此為限。此外,在最上層金屬層中更可包括晶粒編號SS與所需的第一元件(如,導線)中的至少一者,且在保護層中更可包括所需的第二元件(如,開口)。第一符號S1、第二符號S2、座標符號SC與晶粒編號SS可位在晶粒100的空曠區R1中,且第一元件與第二元件可位在晶粒100的元件區R2中。
在此情況下,第一符號S1、第二符號S2、座標符號SC、晶粒編號SS、第一元件與第二元件的形成方法可包括以下步驟,但本發明並不以此為限。首先,形成最上層金屬層。接著,使用第一光罩對最上層金屬層進行圖案化製程,而形成第一符號S1、第二符號S2、晶粒編號SS與第一元件。上述圖案化製程例如是對最上層金屬層進行微影製程與蝕刻製程。第一光罩可包括用於形成第一符號S1的圖案與用於形成第二符號S2的圖案,且更可包括用於形成晶粒編號SS的圖案與用於形成第一元件的圖案。繼之,在經圖案化後的最上層金屬層上形成保護層。之後,在保護層上形成光阻層。然後,藉由用於形成第二元件的光罩對光阻層進行曝光製程。上述光罩可包括用於形成第二元件的圖案。接下來,藉由第二光罩與重疊偏移的曝光方式對光阻層進行曝光製程。第二光罩可包括用於形成座標符號SC的圖案。亦即,用於形成第二元件的曝光製程與用於形成座標符號SC的曝光製程使用不同光罩進行。再者,對進行上述曝光製程後的光阻層進行顯影製程,而形成圖案化光阻層。隨後,以圖案化光阻層作為罩幕,對保護層進行蝕刻製程,而形成座標符號SC與第二元件。接著,移除圖案化光阻層。
基於上述實施例可知,在晶粒100的標記方法中,利用第一光罩形成第一座標軸上的第一符號S1與第二座標軸上的第二符號S2,且利用第二光罩與重疊偏移的曝光方式形成曝光區S的晶粒100中的代表曝光區座標的座標符號SC,且不同曝光區中的不同座標符號SC在座標系中具有不同座標。因此,即使在進行晶粒切割封裝之後,不需要透過封裝上的編號即可由晶粒100的曝光區座標得知所對應的曝光區S的位置資訊,藉此可輕易地掌握晶粒100在製造過程中的相關訊息。此外,藉由上述晶粒100的標記方法,可省略在封裝上打上編號的步驟,因此可以省下委託封裝測試廠在封裝上打上編號的成本。
以下,藉由圖2A至圖2C與圖4A至圖4C來說明上述實施例的晶圓W與晶粒100。此外,雖然上述晶圓W中的晶粒100的標記方法是以上述方法為例,但本發明並不以此為限。
請參照圖2A至圖2C與圖4A至圖4C,晶圓W包括多個晶粒100。晶圓100具有多個曝光區S,且每個曝光區S對應到多個晶粒100中的至少一個。在每個晶粒100中具有第一座標軸上的多個第一符號S1、第二座標軸上的多個第二符號S2與代表曝光區座標的座標符號SC。不同曝光區S中的不同座標符號SC在由第一座標軸與第二座標軸所形成的座標系中具有不同座標。此外,晶圓W與晶粒100的詳細內容可參照上述實施例,於此不再重複說明。
基於上述實施例可知,在上述實施例晶圓W及晶粒100中,具有第一座標軸上的第一符號S1、第二座標軸上的第二符號S2與代表曝光區座標的座標符號SC,藉此可輕易地掌握晶粒100在製造過程中的相關訊息。
綜上所述,在上述實施例的晶粒的標記方法、晶圓與晶粒中,藉由晶粒中的座標符號所指示出的曝光區座標,可輕易地掌握晶粒在製造過程中的相關訊息,且可降低產品的製造成本。
雖然本發明已以實施例揭露如上,然其並非用於限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:晶粒
200:曝光區域圖
A~H:編號
R1:空曠區
R2:元件區
S:曝光區
S1:第一符號
S2:第二符號
S100、S102、S104、S106:步驟
SC、SC1、SC2:座標符號
SS:晶粒編號
W:晶圓
圖1為本發明一實施例的晶粒的標記方法的流程圖。
圖2A至圖2C為本發明一實施例的晶圓進行曝光製程時的曝光區域圖(shop map)。
圖3為圖2A至圖2C中的曝光區的放大圖。
圖4A至圖4C為晶粒中的空曠區的放大圖。
圖5A與圖5B本發明另一實施例的晶粒中的空曠區的放大圖。
S100、S102、S104、S106:步驟
Claims (20)
- 一種晶粒的標記方法,包括: 提供晶圓,其中所述晶圓包括多個晶粒; 在晶圓上劃分出多個曝光區,其中每個曝光區對應到所述多個晶粒中的至少一個; 利用第一光罩形成每個晶粒中的第一座標軸上的多個第一符號與第二座標軸上的多個第二符號;以及 利用第二光罩與重疊偏移的曝光方式形成每個曝光區的每個晶粒中的代表曝光區座標的座標符號,其中不同曝光區中的不同座標符號在由所述第一座標軸與所述第二座標軸所形成的座標系中具有不同座標。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述多個第一符號、所述多個第二符號與所述座標符號位在每個晶粒中的同一層中。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述多個第一符號與所述多個第二符號位在每個晶粒中的同一層中,且所述多個第一符號與所述座標符號位在每個晶粒中的不同層中。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中以上視方式觀察,所述座標符號位在所述座標系中。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中先形成所述多個第一符號與所述多個第二符號,再形成所述座標符號。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中先形成所述座標符號,再形成所述多個第一符號與所述多個第二符號。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述多個第一符號與所述多個第二符號的形成方法包括使用所述第一光罩對膜層進行圖案化製程。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述座標符號的形成方法包括使用所述第二光罩對膜層進行圖案化製程。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述第一光罩包括用於形成所述多個第一符號的圖案與用於形成所述多個第二符號的圖案。
- 如申請專利範圍第9項所述的晶粒的標記方法,其中所述第一光罩更包括用於形成晶粒編號的圖案與用於形成元件的圖案中的至少一者。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述第二光罩包括用於形成所述座標符號的圖案。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中藉由用於形成所述座標符號的膜層來形成元件,且用於形成所述座標符號與所述元件的微影製程包括: 在所述膜層上形成光阻層; 分別使用用於形成所述座標符號的所述第二光罩與用於形成所述元件的光罩對所述光阻層進行曝光製程;以及 對進行所述曝光製程後的所述光阻層進行顯影製程。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述多個第一符號與所述多個第二符號包括遞增的多個數字。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述座標符號的數量為一個。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述座標符號的數量為多個。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述座標符號的形狀包括L形、點狀、多邊形或其組合。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述多個第一符號、所述多個第二符號與所述座標符號位在每個晶粒的空曠區中。
- 如申請專利範圍第1項所述的晶粒的標記方法,其中所述座標系包括直角座標系。
- 一種晶圓,包括多個晶粒,其中 所述晶圓具有多個曝光區,且每個曝光區對應到所述多個晶粒中的至少一個, 在每個晶粒中具有第一座標軸上的多個第一符號、第二座標軸上的多個第二符號與代表曝光區座標的座標符號,且 不同曝光區中的不同座標符號在由所述第一座標軸與所述第二座標軸所形成的座標系中具有不同座標。
- 一種晶粒,其中在每個晶粒中具有第一座標軸上的多個第一符號、第二座標軸上的多個第二符號與代表曝光區座標的座標符號。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108100515A TW202027189A (zh) | 2019-01-07 | 2019-01-07 | 晶粒的標記方法、晶圓及晶粒 |
CN201910058383.0A CN111415881A (zh) | 2019-01-07 | 2019-01-22 | 晶片的标记方法、晶圆及晶片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108100515A TW202027189A (zh) | 2019-01-07 | 2019-01-07 | 晶粒的標記方法、晶圓及晶粒 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202027189A true TW202027189A (zh) | 2020-07-16 |
Family
ID=71493929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108100515A TW202027189A (zh) | 2019-01-07 | 2019-01-07 | 晶粒的標記方法、晶圓及晶粒 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111415881A (zh) |
TW (1) | TW202027189A (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4287103B2 (ja) * | 2002-08-20 | 2009-07-01 | 株式会社トプコン | 露光方法及び露光装置 |
EP2282338B1 (en) * | 2004-04-19 | 2014-08-06 | STMicroelectronics Srl | Structures for indexing dice |
KR101057192B1 (ko) * | 2009-04-30 | 2011-08-16 | 주식회사 하이닉스반도체 | 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법 |
CN102156392A (zh) * | 2010-02-11 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 光刻机对准参数的检测装置及其检测方法 |
CN103365124B (zh) * | 2012-03-31 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 曝光对准方法 |
TWI672788B (zh) * | 2013-03-27 | 2019-09-21 | 日商尼康股份有限公司 | 標記形成方法、標記檢測方法、及元件製造方法 |
-
2019
- 2019-01-07 TW TW108100515A patent/TW202027189A/zh unknown
- 2019-01-22 CN CN201910058383.0A patent/CN111415881A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN111415881A (zh) | 2020-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI581058B (zh) | 使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法 | |
JP4768251B2 (ja) | 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法 | |
TWI703701B (zh) | 具有微型識別標誌的半導體晶圓以及識別標誌的形成方法 | |
CN103309150B (zh) | 版图数据的处理方法 | |
US20140007024A1 (en) | Pattern Recognition For Integrated Circuit Design | |
US20060278956A1 (en) | Semiconductor wafer with non-rectangular shaped dice | |
JP2007096239A (ja) | 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法 | |
US8875067B2 (en) | Reusable cut mask for multiple layers | |
TW202027189A (zh) | 晶粒的標記方法、晶圓及晶粒 | |
KR20210035914A (ko) | 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지 | |
US8972912B1 (en) | Structure for chip extension | |
US20100234973A1 (en) | Pattern verifying method, method of manufacturing a semiconductor device and pattern verifying program | |
CN109426069A (zh) | 产生掩模图案的方法 | |
CN113745198A (zh) | 晶圆结构及其制作方法 | |
JPS62235952A (ja) | 半導体装置用マスク | |
JP2017021263A (ja) | レチクル、及び、半導体装置の製造方法 | |
US20080076047A1 (en) | Method of forming image contour for predicting semiconductor device pattern | |
JP2005250308A (ja) | 露光用マスク群および露光用マスク群の製造方法 | |
JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
JP5077559B2 (ja) | ショットマップ作成方法および半導体装置の製造方法 | |
JPS5850729A (ja) | 半導体装置の製造方法 | |
KR20070094234A (ko) | 레티클의 설계방법 | |
JP2003133418A (ja) | 半導体装置 | |
JP2003140317A (ja) | フォトマスク及びウェハ基板の露光方法 | |
JP2017053999A (ja) | 半導体装置および検査パターン配置方法 |