CN111524836B - 用于在半导体制造中定位图案的标记 - Google Patents
用于在半导体制造中定位图案的标记 Download PDFInfo
- Publication number
- CN111524836B CN111524836B CN202010361086.6A CN202010361086A CN111524836B CN 111524836 B CN111524836 B CN 111524836B CN 202010361086 A CN202010361086 A CN 202010361086A CN 111524836 B CN111524836 B CN 111524836B
- Authority
- CN
- China
- Prior art keywords
- quarter
- locking
- pattern
- mark
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
公开了半导体制造方法的实施例。在示例中,公开了一种用于形成标记的方法,所述标记用于在半导体制造中定位图案。将晶片划分成多个画面。所述多个画面中的每一个画面包括半导体芯片管芯。随后在所述多个画面中的四个相邻画面的四个角处分别图案化锁定角标记的四个四分之一。所述锁定角标记的每一个四分之一与所述锁定角标记的相邻四分之一对称并且与所述锁定角标记的所述相邻四分之一分开标称上相同的距离。将所述锁定角标记设定为用于在半导体制造中定位所述四个相邻画面中的至少一个画面中的图案的原点。
Description
本申请是申请日为2019年2月13日、申请号为201980000333.5、名称为“用于在半导体制造中定位图案的标记”的申请的分案申请。
技术领域
本公开的实施例涉及半导体制造方法。
背景技术
在半导体制造中,需要在光刻曝光之后执行各种类型的测量,包括使用关键尺寸(critical dimension)扫描电子显微镜(CD-SEM)测量晶片画面(shot)中的图案的关键尺寸和使用重叠计量系统测量不同层之间的重叠偏移。因此,在每一个画面中的特定位置处具有可区分的图案的标记变得必需,以定义画面的坐标系。在光刻曝光和显影之后,可以将标记图案化于晶片上并将其用作原点以建立用于每一个画面的坐标系以用于后续测量,诸如关键尺寸测量和重叠偏移测量。
发明内容
于此公开了半导体制造方法的实施例。
在一个示例中,公开了一种用于形成标记的方法,所述标记用于在半导体制造中定位图案。将晶片划分成多个画面。所述多个画面中的每一个画面包括半导体芯片管芯。随后在所述多个画面中的四个相邻画面的四个角处分别图案化锁定角标记的四个四分之一。所述锁定角标记的每一个四分之一与所述锁定角标记的相邻四分之一对称并且与所述锁定角标记的所述相邻四分之一分开标称上相同的距离。将所述锁定角标记设定为用于在半导体制造中在所述四个相邻画面中的至少一个画面中定位图案的原点。
在另一示例中,公开了一种用于在半导体制造中形成锁定角标记的方法。在晶片的第一画面的第一角处图案化所述锁定角标记的第一四分之一。在图案化所述锁定角标记的所述第一四分之一之后,在所述晶片的第二画面的第二角处图案化所述锁定角标记的第二四分之一。所述第二角与所述第一角相邻。所述锁定角标记的所述第一四分之一和所述第二四分之一是对称的并且是分开的。所述锁定角标记的所述第一四分之一和所述第二四分之一中的每一个包括重复图案的阵列。
在另一示例中,公开了一种用于形成标记的方法,所述标记用于在半导体制造中定位图案。将晶片划分成多个画面。随后在所述多个画面中的四个相邻画面的四个角处分别图案化锁定角标记的四个四分之一。所述锁定角标记的每一个四分之一具有“L”形状并且仅由一个光刻工艺曝光。将所述锁定角标记设定为用于在半导体制造中在所述四个相邻画面中的至少一个画面中定位图案的原点。
附图说明
在此并入并形成说明书的一部分的附图示出了本公开的实施例,并且与描述一起,进一步用于解释本公开的原理并使得本领域技术人员能够实现和使用本公开。
图1示出了晶片的均具有用于在半导体制造中定位图案的标记的四个相邻画面的平面视图。
图2示出了根据本公开的一些实施例的具有用于在半导体制造中定位图案的四个四分之一标记的晶片的示例性画面的平面视图。
图3示出了根据本公开的一些实施例的均具有用于在半导体制造中定位图案的四个示例性四分之一标记的四个相邻画面的平面视图。
图4A示出了根据本公开的一些实施例的单元区域中的锁定角标记的示例性四分之一的平面视图。
图4B示出了根据本公开的一些实施例的由四个相邻画面中的锁定角标记的四个四分之一形成的示例性锁定角标记的平面视图。
图5示出了根据本公开的一些实施例的包括重复图案的阵列的锁定角标记的示例性四分之一的平面视图。
图6示出了根据本公开的一些实施例的由均包括重复图案的阵列的锁定角标记的四个四分之一形成的示例性锁定角标记的图像。
图7是根据本公开的一些实施例的用于形成用于在半导体制造中定位图案的标记的示例性方法的流程图。
将参考附图描述本公开的实施例。
具体实施方式
尽管讨论了具体的配置和布置,但是应当理解的是,这仅仅是为了说明性的目的而进行的。本领域的技术人员将认识到,在不脱离本公开的精神和范围的情况下,可以使用其他配置和布置。对于本领域的技术人员显而易见的是,本公开还可以采用于各种其他应用中。
应注意,说明书中对“一个实施例”、“实施例”、“示例实施例”,“一些实施例”等的引用指示所描述的实施例可包括特定特征、结构或特性,但每一个实施例可能不一定包括特定的特征、结构或特性。而且,这些短语不一定指的是相同的实施例。此外,当结合实施例描述特定特征、结构或特性时,无论是否明确描述,结合其他实施例来实现该特征、结构或特性将在本领域技术人员的知识范围内。
通常,可以至少部分地根据上下文中的用法来理解术语。例如,如于此所使用的术语“一个或多个”,至少部分地取决于上下文,可以用于以单数意义描述任何特征、结构或特性,或者可以用于以复数意义描述特征、结构或特性的组合。类似地,诸如“一”、“一个”或“该”之类的术语再次可以被理解为传达单数用法或传达复数用法,至少部分地取决于上下文。另外,术语“基于”可以被理解为不一定旨在传达一组排他性的因素,并且可以替代地允许存在不一定明确描述的其他因素,再次至少部分地取决于上下文。
应当容易理解的是,本公开中的“在……上”、“在……以上”以及“在……之上”的意思应当以最广泛方式解释,使得“在……上”不仅意指“直接在某物上”,而且也包括“在某物上”且其间具有中间特征或层的含义,并且“在……以上”或“在……之上”不仅意指“在某物以上”或“在某物之上”的含义,而且还可以包括“在某物以上”或“在某物之上”且其间没有中间特征或层(即,直接在某物上)的含义。
此外,空间相对术语,诸如“在……之下”、“在……以下”、“下部”、“在……以上”、“上部”等可以在此用于便于描述,以描述如图中所示出的一个元件或特征与别的元件(单个或多个)或特征(单个或多个)的关系。除了图中所描绘的取向之外,空间相对术语旨在涵盖使用或操作中器件的不同取向。设备可另外地取向(旋转90度或以其他取向),并且相应地,可以同样地解释于此使用的空间相对描述符。
如于此使用的,术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底顶部上的材料可以被图案化或者可以保持未被图案化。此外,衬底可以包括宽广系列的半导体材料,诸如硅、锗、砷化镓、磷化铟等。替代地,衬底可以由诸如玻璃、塑料、或蓝宝石晶片的非导电材料制成。
如于此使用的,术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构之上延伸,或者可具有小于下层或上层结构的广度的广度。此外,层可以是均匀或不均匀连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层,可以在其中包括一个或多个层,和/或可以在其上、其以上和/或其以下具有一个或多个层。层可以包含多个层。例如,互连层可以包括一个或多个导体和接触层(其中形成互连线和/或通孔接触部)和一个或多个电介质层。
如于此使用的,术语“标称/标称上”指的是在一个产品或工艺的设计阶段期间设定的对于组件或工艺操作的特性或参数的期望值或目标值与在期望值以上和/或以下的一系列值一起。值的范围可以归因于加工工艺或公差的微小变化。如于此使用的,术语“约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定技术节点,术语“约”可以指示给定量的值,其在例如值的10-30%(例如,值的±10%、±20%或±30%)内变化。
如于此使用的,术语“3D存储器件”是指半导体器件,该半导体器件在横向取向的衬底上具有存储器单元晶体管的垂直取向的串(于此称为“存储器串”,诸如NAND存储器串),从而存储器串相对于衬底在垂直方向上延伸。如于此使用的,术语“垂直/垂直地”意指标称上正交于衬底的横向表面。
在制造诸如3D存储器件的一些半导体器件中,四个相同的十字形标记通常分别被图案化于晶片的每一个画面的四个角处。左下角的标记用作画面的坐标系的原点,用于在制造过程中定位和测量图案(例如,器件图案、测试图案、对准标记等)。例如,图1示出了晶片的均具有用于在半导体制造中定位图案的标记104的四个相邻画面102-1、102-2、102-3和102-4(统称为“画面102”或单独称为“每一个画面102”)的平面视图。对于图1中所示的画面102-1、102-2、102-3和102-4,如图1所示,画面102-1在第一方向(x方向)上具有相邻画面102-2,在正交于第一方向的第二方向(y方向)上具有另一相邻画面102-3。每一个画面102具有矩形形状,并且每一个标记104具有十字形状。四个标记104被图案化于每一个画面102的四个角中的每一个角处。由于不同画面中的图案(包括标记104)由不同的光刻工艺图案化,所以当随后图案化相邻画面时,每一个标记104可由多个光刻工艺暴露于光。例如,四个相邻画面102-1、102-2、102-3和102-4的中心处的标记104-1可以由四个光刻工艺曝光四次。
然而,上述标记的设计遇到了各种缺陷和限制。例如,由于设计规则施加的限制,对于具有小特征尺寸(例如,100nm)的图案的画面,不允许将具有线图案(例如,具有2μm的最小宽度)的标记布置在相同的光掩模上(也称为“光罩(reticle)”)。特别地,应该避免在与接触通孔相同的光掩模上布置线图案,因为它们具有显著的形状和尺寸差异。此外,由多个光刻工艺重复曝光相同标记也会增加标记的图案的合并风险,这可能会损坏标记,甚至是图案的尺寸也可以减小。使用光掩模上的其他图案作为用于建立画面的坐标系的原点也可能增加测量步骤的复杂性,因为其他图案通常不如角处的十字形标记可区分。
根据本公开的各种实施例提供用于在半导体制造中定位和测量图案的改进标记。在一些实施例中,锁定角标记被划分成四个四分之一,其随后分别被图案化于四个相邻画面的四个角处,以避免由多个光刻工艺重复曝光锁定角标记的任何四分之一,从而降低小尺寸图案的合并风险。因此,锁定角标记的每一个四分之一可以被进一步划分为重复图案的阵列,其具有与相同画面中的器件图案的特征尺寸相当的特征尺寸。在一些实施例中,由四个分开的四分之一形成的锁定角标记仍然具有可区分的形状,诸如十字形状,其可以容易地用作用于未来测量步骤的原点。
图2示出了根据本公开的一些实施例的具有用于在半导体制造中定位图案的四个四分之一标记208的晶片200的示例性画面202的平面视图。如于此使用的,“晶片”是用于在其中和/或上构建半导体器件的半导体材料的片,并且该片在分开成管芯之前可以经历各种制造工艺。晶片200可以包括多个画面202。在光刻工艺期间,根据一些实施例,当晶片200在步进器的透镜下来回地步进时,依次对位于晶片200上的栅格图案中的每一个画面202进行曝光。例如,一旦涂覆有光致抗蚀剂层的晶片200和具有期望图案的光掩模(未示出)就位并对准,则通过蜗杆螺钉或线性马达在x和y方向上移动(从前到后和从左到右)的步进器的晶片台就承载晶片200,使得在其上的待曝光的画面202中的第一个位于透镜以下,直接位于光掩模之下。工艺程序(也称为“配方”)可以确定曝光的长度、所使用的光掩模以及影响曝光的其他因素。曝光的晶片200最终可以被移动到显影剂,在此,其表面上的光致抗蚀剂暴露于显影化学物质,基于光致抗蚀剂的区域是否暴露于穿过光掩模的光而洗去光致抗蚀剂的区域。
如图2中所示,每一个画面202可以包括一个或多个半导体芯片管芯204。每一个半导体芯片管芯204是晶片200的一小块半导体材料,在其上制造了给定的功能电路(例如,半导体器件)。可以在半导体芯片管芯204上制造的半导体器件可以包括任何适合的逻辑器件(例如,中央处理单元(CPU)、图形处理单元(GPU)和应用处理器(AP))、易失性存储器件(例如,动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM))、非易失性存储器件(例如,NAND闪存、NOR闪存)或其在2D、2.5D或3D架构中的任何组合。可在不同的制造阶段期间在半导体芯片管芯204上形成具有不同的形状和/或尺寸的各种类型的器件图案,包括但不限于,注入区、互连线、接触通孔、沟道、沟槽、板等。
在一些实施例中,每一个画面202还包括过程控制和监视(PCM)区域206,区域206围绕半导体芯片管芯204,例如,靠近画面202的边缘和角。PCM区域206可以定位在x和y方向上的划线210中,可以沿划线210从晶片200切割画面202。在PCM区域206中,可以形成各种非功能图案(与半导体芯片管芯204上的功能器件图案相对照),诸如用于厚度和关键尺寸在线监视器的垫、用于光刻对准和重叠测量的对准标记、用于晶片验收测试(WAT)和可靠性测试的测试密钥等。在晶片封装阶段,部分或全部PCM区域206可以被切断并且不再可检测到。
如图2中所示,每一个画面202可以具有矩形形状,其具有四个角,四个角PCM区域206-1、206-2、206-3和206-4位于四个角处。四个四分之一标记208-1、208-2、208-3和208-4分别形成在画面202的四个角处的相应角PCM区域206-1、206-2、206-3和206-4中。如下面将详细描述的,代替具有四个相同的完整的标记(例如,图1中的104),每一个四分之一标记是用于在半导体制造中定位图案的完整的标记的四分之一。例如,图3示出了根据本公开的一些实施例的均具有用于在半导体制造中定位图案的四个四分之一标记208-1、208-2、208-3和208-4(统称为“四分之一标记208”或单独地称为“每一个四分之一标记208”)的四个相邻画面202-1、202-2、202-3和202-4的平面视图。分别在四个相邻画面202-1、202-2、202-3和202-4中的四个四分之一标记208-4、208-3、208-2和208-1可以构成四个相邻画面202-1、202-2、203-3和202-4的中心处的完整的标记302。根据一些实施例,由于每一个画面202单独地曝光一次,因此每一个四分之一标记208将不会多次曝光过度。可以将完整的标记302设定为原点,用于为四个相邻画面202-1、202-2、202-3和202-4中的至少一个(例如,右上方画面202-2)定义坐标系(例如,具有x轴和y轴)和用于在半导体制造中定位对应的画面202中的图案。在一些实施例中,四个相邻画面202-1、202-2、202-3和202-4被图案化于划线(在x方向和y方向上)中,并且从而当沿划线切割晶片200以从晶片200分开四个相邻画面202-1、202-2、202-3和202-4时被去除。
图4A示出了根据本公开的一些实施例的单元区域400中的锁定角标记的示例性四分之一406(于此也称为“锁定角标记四分之一”)的平面视图。在半导体器件设计中,单元区域400是用于布置图案的布局的基本单元。每一个单元区域400可以具有基于制造半导体器件的设计规则确定的相同形状和尺寸。根据一些实施例,锁定角标记四分之一406布置在单元区域400内,该单元区域400位于画面的角中的一个角处。例如,单元区域400可以具有正方形形状,每一个边A为16.9μm。如图4A中所示,单元区域400可以被划分成四个子区域,每一个子区域具有正方形形状,正方形形状的每一个边B为8.45μm(即,B=A/2),并且可以将锁定角标记四分之一406图案化于子区域中的位于画面的角处的一个子区域中。例如,对于在画面的右上角处的单元区域400,可以将锁定角标记四分之一406图案化于单元区域400的右上子区域中,如图4A中所示。在用于图案化锁定角标记四分之一406的光刻工艺期间,将其中待图案化锁定角标记四分之一406的右上子区域暴露于光(并且于此称为“曝光区404”),而防止剩余的子区域曝光(并且于此称为“非曝光区402”)。根据一些实施例,曝光区404是单元区域400的尺寸的四分之一。应当理解,在一些实施例中,曝光区404的边B不是单元区域400的边A的一半,并且曝光区404不是单元区域400的尺寸的一个四分之一。
在一些实施例中,锁定角标记四分之一406具有“L”形状,该“L”形状具有相同尺寸的两个臂。可以理解的是,锁定角标记四分之一406可以具有不同尺寸的两个臂或具有其他形状。如以下将描述的,当四个“L”形锁定角标记四分之一406被分别图案化于四个相邻画面中时,四个“L”形锁定角标记四分之一406可以构成十字形锁定角标记。如图4A中所示,锁定角标记四分之一406的每一个臂具有特征宽度C和特征长度D。
在一些实施例中,锁定角标记四分之一406是单个图案(例如,在连续的、封闭的区中)。锁定角标记四分之一406的单个图案(例如,“L”形图案)的特征尺寸(例如,特征宽度C)大于约1μm,诸如大于1μm。在一些实施例中,单个图案的特征尺寸(例如,特征宽度C)在约1μm和约10μm之间,诸如在1μm和10μm之间(例如,1μm、2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm、10μm,由任何这些值由下端界定的任何范围,或在由这些值中的任何两个定义的任何范围中)。在一些实施例中,锁定角标记四分之一406的特征尺寸(例如,特征宽度C)是基于相同画面的对应的半导体芯片管芯(未示出)中的图案(例如,器件图案)的特征尺寸来确定的。锁定角标记四分之一406的特征尺寸(例如,特征宽度C)可以与对应的半导体芯片管芯中的图案的特征尺寸大致相同。例如,对于注入光掩模,注入图案可具有约2μm的特征尺寸,并且锁定角标记四分之一406的特征尺寸(例如,特征宽度C))也可以是约2μm。特征长度D可以在特征宽度C和曝光区404的边B之间。
如图4A中所示,与锁定角标记四分之一406相关的另一尺寸是距单元区域400的边缘的距离E。在一些实施例中,距离E大于0,意味着锁定角标记四分之一406和单元区400的边缘之间存在空白(margin)。空白能够防止,当在相邻画面之间发生重叠移位时,在晶片上形成细微的光致抗蚀剂线,在晶片上形成细微的光致抗蚀剂线会导致光致抗蚀剂剥离缺陷。例如,图4B示出了根据本公开的一些实施例的由四个相邻画面中的锁定角标记408的四个四分之一406-1、406-2、406-3和406-4(统称为“四个四分之一406”或单独称为“每一个锁定角标记四分之一406”)形成的示例性锁定角标记408的平面视图。根据一些实施例,每一个锁定角标记四分之一406与相邻的锁定角标记四分之一406对称,并且与其相邻的锁定角标记四分之一分开标称上相同的距离2E。两个相邻的锁定角标记四分之一之间的距离2E(在x方向或y方向上)可以用作防止归因于重叠移位的光致抗蚀剂剥离缺陷的空白。
在一些实施例中,首先在左上画面的右下角处图案化第一锁定角标记四分之一406-1,并且然后在右上画面的左下角处图案化第二锁定角标记四分之一406-2。根据一些实施例,第一锁定角标记四分之一406-1被图案化所在的右下角与第二锁定角标记四分之一406-2被图案化所在的左下角在x方向上相邻。在一些实施例中,在左下画面的右上角处图案化第三锁定角标记四分之一406-3,并且然后在右下画面的左上角处图案化第四锁定角标记四分之一406-4。根据一些实施例,第一锁定角标记四分之一406-1被图案化所在的右下角与第三锁定角标记四分之一406-3被图案化所在的右上角在y方向上相邻。根据一些实施例,第二锁定角标记四分之一406-2被图案化所在的左下角与第四锁定角标记四分之一406-4被图案化所在左上角在y方向上相邻。根据一些实施例,第三锁定角标记四分之一406-3被图案化所在的右上角与第四锁定角标记四分之一406-4被图案化所在右上角在x方向上相邻。对于任何锁定角标记四分之一406,它在x方向上与一个相邻的锁定角标记四分之一406对称,并且在y方向上与另一个相邻的锁定角标记四分之一406对称。应当理解,形成四个锁定角标记四分之一406-1、406-2、406-3和406-4的顺序不受上述实施例的限制,并且在其他实施例中可以是任何其他适合的顺序。然而,一旦四个锁定角标记四分之一406-1、406-2、406-3和406-4被图案化,则它们就可以在四个相邻画面的中心处构成具有十字形状的锁定角标记408。
图5示出了根据本公开的一些实施例的包括重复图案502的阵列的锁定角标记的示例性四分之一500的平面视图。在一些实施例中,代替具有单个图案(例如,如图4A和4B中所示),锁定角标记四分之一500包括重复图案502的阵列以减小锁定角标记四分之一500的图案特征尺寸。这种设计可以使锁定角标记四分之一500的图案特征尺寸与某些半导体芯片管芯的较小图案特征尺寸相匹配,该某些半导体芯片管芯包括但不限于其上被图案化有互连线和接触通孔的半导体芯片管芯。
锁定角标记四分之一500的每一个重复图案502(例如,正方形图案)的特征尺寸不大于约200nm,例如不大于200nm。在一些实施例中,每一个重复图案502的特征尺寸在约20nm和约200nm之间,诸如在20nm和200nm之间(例如,20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm、110nm、120nm、130nm、140nm、150nm、160nm、170nm、180nm、190nm、200nm,由任何这些值由下端界定的任何范围,或由这些值中的任何两个定义的任何范围)。在一些实施例中,每一个重复图案502的特征尺寸是基于相同画面的对应的半导体芯片管芯(未示出)中的图案(例如,器件图案)的特征尺寸确定的。每一个重复图案502的特征尺寸可以与对应的半导体芯片管芯中的图案的特征尺寸大致相同。例如,对于接触通孔光掩模,接触通孔图案可具有约100nm的特征尺寸,并且每一个重复图案502的特征尺寸也可为约100nm。
应当理解,重复图案502的形状不限于如图5中所示的正方形形状,并且能够是任何其他形状,诸如圆形形状、矩形形状等。在一些实施例中,重复图案502的形状标称上与对应的半导体芯片管芯中的器件图案(例如,接触通孔图案的圆形形状)的形状相同。通过使锁定角标记四分之一500中的重复图案502的尺寸和形状与相同画面的器件图案相匹配,可以将相同的光学邻近校正(OPC)应用于重复图案502和器件图案,由此确保晶片上的图案质量的一致性。
图6示出了根据本公开的一些实施例的由均包括重复图案的阵列的锁定角标记的四个四分之一形成的示例性锁定角标记的图像。如图6中所示,十字形锁定角标记被图案化于四个相邻画面的中心处,其由被图案化于相应画面中的四个“L”形锁定角标记四分之一形成。每一个“L”形锁定角标记四分之一分别在x方向和y方向上与两个相邻的“L”形锁定角标记四分之一对称。每一个“L”形锁定角标记四分之一也分别在x方向和y方向上与两个相邻的“L”形锁定角标记四分之一分开相同的空白。由于每一个画面仅包括完整的十字形锁定角标记的四分之一,因此在对完整的十字形锁定角标记进行图案化时,可以避免对任何“L”形锁定角标记四分之一的重复曝光。此外,每一个“L”形锁定角标记四分之一包括重复图案的阵列,以使特征尺寸和/或形状与相同晶片(未示出)上的器件图案相匹配。
图7是根据本公开的一些实施例的用于形成用于在半导体制造中定位图案的标记的示例性方法700的流程图。图7中描绘的标记的示例包括图2、3、4A、4B和5中描绘的标记。可以理解的是,方法700中示出的操作不是穷举的,并且也可以在任何示出的操作之前、之后或之间执行其它操作。此外,一些操作可以同时执行,或者以与图7中所示不同的顺序执行。
参照图7,方法700开始于操作702,其中晶片被划分成多个画面。多个画面中的每一个可包括半导体芯片管芯。应当理解的是,针对设计布局对晶片进行“划分”,与在操作702将晶片物理切断相反。如图2中示出的,晶片200被划分成多个画面202,每一个画面202包括一个或多个半导体芯片管芯204。
方法700进行到操作704,其中在晶片的每一个画面中的半导体芯片管芯中形成图案。在一些实施例中,半导体芯片管芯中的图案包括互连线和接触通孔。
方法700进行到操作706,其中随后分别在四个相邻画面的四个角处图案化锁定角标记的四个四分之一。在一些实施例中,锁定角标记的每一个四分之一具有“L”形状并且仅由一个光刻工艺曝光。在一些实施例中,锁定角标记的每一个四分之一与锁定角标记的相邻四分之一对称,并且与锁定角标记的相邻四分之一分开标称上相同的距离。如图4B中所示,锁定角标记408的每一个四分之一406与锁定角标记408的相邻四分之一406对称,并且与锁定角标记408的相邻四分之一406分开相同的距离2E。
在一些实施例中,锁定角标记的每一个四分之一是单个图案,该单个图案具有与相同画面的对应的半导体芯片管芯中的图案的特征尺寸大致相同的特征尺寸。如图4B中示出的,锁定角标记408的每一个四分之一406是单个“L”形图案。在一些实施例中,锁定角标记的每一个四分之一包括重复图案的阵列,每一个重复图案具有与相同画面的对应的半导体芯片管芯中的图案的特征尺寸大致相同的特征尺寸。如图5中示出的,锁定角标记的每一个四分之一500包括重复图案502的阵列。
在一些实施例中,锁定角标记的每一个四分之一被图案化于为对应的画面的单元尺寸的四分之一的曝光区中。如图4A中示出的,锁定角标记四分之一406被图案化于曝光区404中,曝光区404是单元区域400的尺寸的一个四分之一。为了随后分别图案化锁定角标记的四个四分之一,随后将四个光刻工艺中的每一个应用于四个曝光区中的相应的一个,使得锁定角标记的每一个四分之一仅由四个光刻工艺中的一个曝光。
在一些实施例中,将锁定角标记的第一四分之一图案化于晶片的第一画面的第一角处,并且在图案化锁定角标记的第一四分之一后,将锁定角标记的第二四分之一图案化于晶片的第二画面的第二角处。第二角可以与第一角相邻。如图4B中示出的,将第一锁定角标记四分之一406-1图案化于左上画面的右下角处,并且其后,将第二锁定角标记四分之一406-2图案化于右上画面的左下角处。第一锁定角标记四分之一406-1被图案化所在的右下角在x方向上与第二锁定角标记四分之一406-2被图案化所在的左下角相邻。在一些实施例中,为了图案化锁定角标记的第一四分之一,仅在第一画面中的曝光区上应用第一光刻工艺。在一些实施例中,为了图案化锁定角标记的第二四分之一,在应用第一光刻工艺之后,仅在第二画面中的曝光区上应用第二光刻工艺。
方法700进行到操作708,其中锁定角标记被设定为用于在半导体制造中定位四个相邻画面中的至少一个中的图案的原点。如图3中示出的,锁定角标记302在四个相邻画面202-1、202-2、202-3和202-4的中心处,并且可以被设定为用于在半导体制造中定位四个相邻画面202-1、202-2、202-3和202-4中的至少一个(诸如右上画面202-2)中的图案的原点。
方法700进行到操作710,其中,沿锁定角标记的四个四分之一被图案化所在的划线切割晶片以将四个相邻画面从晶片分开。因此可以从最终的半导体器件去除锁定角标记。如图2中示出的,可沿x方向和y方向上的划线210切割晶片200以将四个相邻画面202从晶片200分开,锁定角标记的四个四分之一208-1、208-2、208-3和208-4被图案化于划线210中。
根据本公开的一方面,公开了一种用于形成标记的方法,所述标记用于在半导体制造中定位图案。将晶片划分成多个画面。所述多个画面中的每一个画面包括半导体芯片管芯。随后在所述多个画面中的四个相邻画面的四个角处分别图案化锁定角标记的四个四分之一。所述锁定角标记的每一个四分之一与所述锁定角标记的相邻四分之一对称并且与所述锁定角标记的所述相邻四分之一分开标称上相同的距离。将所述锁定角标记设定为用于在半导体制造中在所述四个相邻画面中的至少一个画面中定位图案的原点。
在一些实施例中,所述锁定角标记的每一个四分之一具有“L”形状。
在一些实施例中,所述锁定角标记的每一个四分之一是单个图案,所述单个图案具有与相同画面的对应的半导体芯片管芯中的图案的特征尺寸大致相同的特征尺寸。根据一些实施例,所述特征尺寸大于约1μm。
在一些实施例中,所述锁定角标记的每一个四分之一包括重复图案的阵列,每一个重复图案具有与相同画面的对应的半导体芯片管芯中的图案的特征尺寸大致相同的特征尺寸。根据一些实施例,所述特征尺寸不大于约200nm。
在一些实施例中,所述锁定角标记的每一个四分之一在曝光区中被图案化,所述曝光区是对应的画面的单元尺寸的一个四分之一。在一些实施例中,为了随后分别图案化所述锁定角标记的所述四个四分之一,随后在所述四个曝光区中的相应一个上应用四个光刻工艺中的每一个,使得所述锁定角标记的每一个四分之一仅由所述四个光刻工艺中的一个曝光。
在一些实施例中,所述锁定角标记在所述四个相邻画面的中心处。
在一些实施例中,沿划线切割所述晶片以将所述四个相邻画面从所述晶片分开,其中,所述锁定角标记的所述四个四分之一被图案化于所述划线中。
根据本公开的另一方面,公开了一种用于在半导体制造中形成锁定角标记的方法。在晶片的第一画面的第一角处图案化所述锁定角标记的第一四分之一。在图案化所述锁定角标记的所述第一四分之一之后,在所述晶片的第二画面的第二角处图案化所述锁定角标记的第二四分之一。所述第二角与所述第一角相邻。所述锁定角标记的所述第一四分之一和所述第二四分之一是对称的并且是分开的。所述锁定角标记的所述第一四分之一和所述第二四分之一中的每一个包括重复图案的阵列。
在一些实施例中,在所述晶片的半导体芯片管芯中形成图案。所述锁定角标记的所述第一四分之一和所述第二四分之一中的每一个重复图案的特征尺寸与所述半导体芯片管芯中的所述图案的特征尺寸大致相同。根据一些实施例,所述特征尺寸不大于约200nm。所述特征尺寸为约100nm。在一些实施例中,所述半导体芯片管芯中的所述图案包括互连线和接触通孔。
在一些实施例中,所述锁定角标记的所述第一四分之一和所述第二四分之一中的每一个具有“L”形状。
在一些实施例中,所述锁定角标记的所述第一四分之一和所述第二四分之一中的每一个在曝光区中被图案化,所述曝光区是对应的画面的单元尺寸的一个四分之一。在一些实施例中,为了图案化所述锁定角标记的所述第一四分之一,仅在所述第一画面中的所述曝光区上应用第一光刻工艺。在一些实施例中,为了图案化所述锁定角标记的所述第二四分之一,仅在所述第二画面中的所述曝光区上应用第二光刻工艺。
在一些实施例中,沿划线切割所述晶片以将所述四个相邻画面从所述晶片分开,其中,所述锁定角标记的所述第一四分之一和所述第二四分之一被图案化于所述划线中。
根据本公开的另一方面,公开了一种用于形成标记的方法,所述标记用于在半导体制造中定位图案。将晶片划分成多个画面。随后在所述多个画面中的四个相邻画面的四个角处分别图案化锁定角标记的四个四分之一。所述锁定角标记的每一个四分之一具有“L”形状并且仅由一个光刻工艺曝光。将所述锁定角标记设定为用于在半导体制造中在所述四个相邻画面中的至少一个画面中定位图案的原点。
在一些实施例中,所述锁定角标记的每一个四分之一与所述锁定角标记的相邻四分之一对称,并且与所述锁定角标记的所述相邻四分之一分开标称上相同的距离。
在一些实施例中,所述锁定角标记的每一个四分之一在曝光区中被图案化,所述曝光区是对应的画面的单元尺寸的一个四分之一。
在一些实施例中,沿划线切割所述晶片以将所述四个相邻画面从所述晶片分开,其中,所述锁定角标记的所述四个四分之一被图案化于所述划线中。
在一些实施例中,在所述多个画面中的每一个画面中的半导体芯片管芯中形成图案。在一些实施例中,所述锁定角标记的每一个四分之一是单个图案,所述单个图案具有与相同画面的对应的半导体芯片管芯中的所述图案的特征尺寸大致相同的特征尺寸。所述特征尺寸大于约1μm。在一些实施例中,所述锁定角标记的每一个四分之一包括重复图案的阵列,每一个重复图案具有与相同画面的对应的半导体芯片管芯中的所述图案的特征尺寸大致相同的特征尺寸。根据一些实施例,所述特征尺寸不大于约200nm。
在一些实施例中,所述锁定角标记在所述四个相邻画面的中心处。
具体实施方式的前述描述将揭示本公开的一般性质,使得在不脱离本公开的一般概念的情况下,其他人可以通过应用本领域技术范围内的知识,容易地修改和/或适应该具体实施例的各种应用,而无需过多的实验。因此,基于于此给出的教导和指导,这些改编和修改旨在在所公开的实施例的等同物的含义和范围内。应理解,于此的措辞或术语是出于描述而非限制的目的,使得本说明书的术语或措辞将由本领域技术人员根据教导和指导来解释。
上面已经借助于示出指定的功能及其关系的实现的功能构建块描述了本公开的实施例。为了便于描述,这里任意定义了这些功能构建块的边界。可以定义替代边界,只要适当地执行指定的功能及其关系即可。
发明内容和摘要部分可以阐述发明人所预期的本公开的一个或多个但不是所有示例性实施例,并且因此,不旨在以任何方式限制本公开和所附权利要求。
本公开的广度和范围不应受任何上述示例性实施例的限制,而应仅根据以下权利要求及其等同物来限定。
Claims (29)
1.一种用于形成标记的方法,所述标记用于在半导体制造中定位图案,所述方法包括:
将晶片划分成多个画面,其中,所述多个画面中的每一个画面包括多个半导体芯片管芯和围绕所述多个半导体芯片管芯的过程控制和监视PCM区域,所述PCM区域包括在各画面的角处的角PCM区域;
随后在所述多个画面中的四个相邻画面的四个角处的相应的角PCM区域分别图案化锁定角标记的四个四分之一,其中,所述锁定角标记的每一个四分之一与所述锁定角标记的相邻四分之一对称并且与所述锁定角标记的所述相邻四分之一分开标称上相同的距离,并且其中,所述锁定角标记具有通过所述四个四分之一形成的可区分的形状;以及
将所述锁定角标记设定为用于在半导体制造中在所述四个相邻画面中的至少一个画面中定位图案的原点。
2.如权利要求1所述的方法,其中,所述锁定角标记的每一个四分之一具有“L”形状。
3.如权利要求1或2所述的方法,其中,所述锁定角标记的每一个四分之一是单个图案,所述单个图案具有与相同画面的对应的半导体芯片管芯中的图案的特征尺寸大致相同的特征尺寸。
4.如权利要求3所述的方法,其中,所述特征尺寸大于约1μm。
5.如权利要求1或2所述的方法,其中,所述锁定角标记的每一个四分之一包括重复图案的阵列,每一个重复图案具有与相同画面的对应的半导体芯片管芯中的图案的特征尺寸大致相同的特征尺寸。
6.如权利要求5所述的方法,其中,所述特征尺寸不大于约200nm。
7.如权利要求1或2所述的方法,其中,所述锁定角标记的每一个四分之一在曝光区中被图案化,所述曝光区是对应的画面的单元尺寸的一个四分之一。
8.如权利要求7所述的方法,其中,随后分别图案化所述锁定角标记的所述四个四分之一包括随后在四个曝光区中的相应一个上应用四个光刻工艺中的每一个,使得所述锁定角标记的每一个四分之一仅由所述四个光刻工艺中的一个曝光。
9.如权利要求1或2所述的方法,其中,所述锁定角标记在所述四个相邻画面的中心处。
10.如权利要求1或2所述的方法,还包括沿划线切割所述晶片以将所述四个相邻画面从所述晶片分开,其中,所述锁定角标记的所述四个四分之一被图案化于所述划线中。
11.一种用于在半导体制造中形成锁定角标记的方法,包括:
在晶片的第一画面的第一角处图案化所述锁定角标记的第一四分之一;以及
在图案化所述锁定角标记的所述第一四分之一之后,在所述晶片的第二画面的第二角处图案化所述锁定角标记的第二四分之一,所述第二角与所述第一角相邻,
其中,所述锁定角标记的所述第一四分之一和所述第二四分之一是对称的并且是分开的,并且所述锁定角标记的所述第一四分之一和所述第二四分之一中的每一个包括重复图案的阵列,并且其中,所述锁定角标记具有通过四个四分之一形成的可区分的形状,并且其中,所述第一画面和所述第二画面分别包括多个半导体芯片管芯和围绕所述多个半导体芯片管芯的过程控制和监视PCM区域,所述PCM区域包括在各画面的角处的角PCM区域,所述第一角和所述第二角分别位于所述第一画面和所述第二画面中的相应的角PCM区域。
12.如权利要求11所述的方法,还包括在所述晶片的半导体芯片管芯中形成图案,其中,所述锁定角标记的所述第一四分之一和所述第二四分之一中的每一个重复图案的特征尺寸与所述半导体芯片管芯中的所述图案的特征尺寸大致相同。
13.如权利要求12所述的方法,其中,所述特征尺寸不大于约200nm。
14.如权利要求13所述的方法,其中,所述特征尺寸为约100nm。
15.如权利要求12所述的方法,其中,所述半导体芯片管芯中的所述图案包括互连线和接触通孔。
16.如权利要求11所述的方法,其中,所述锁定角标记的所述第一四分之一和所述第二四分之一中的每一个具有“L”形状。
17.如权利要求11-16中任一项所述的方法,其中,所述锁定角标记的所述第一四分之一和所述第二四分之一中的每一个在曝光区中被图案化,所述曝光区是对应的画面的单元尺寸的一个四分之一。
18.如权利要求17所述的方法,其中:
图案化所述锁定角标记的所述第一四分之一包括仅在所述第一画面中的所述曝光区上应用第一光刻工艺;并且
图案化所述锁定角标记的所述第二四分之一包括,在应用所述第一光刻工艺之后,仅在所述第二画面中的所述曝光区上应用第二光刻工艺。
19.如权利要求11-16中任一项所述的方法,还包括沿划线切割所述晶片以将所述第一画面和所述第二画面从所述晶片分开,其中,所述锁定角标记的所述第一四分之一和所述第二四分之一被图案化于所述划线中。
20.一种用于形成标记的方法,所述标记用于在半导体制造中定位图案,所述方法包括:
将晶片划分成多个画面,其中,所述多个画面中的每一个画面包括多个半导体芯片管芯和围绕所述多个半导体芯片管芯的过程控制和监视PCM区域,所述PCM区域包括在各画面的角处的角PCM区域;
随后在所述多个画面的四个相邻画面的四个角处的相应的角PCM区域分别图案化锁定角标记的四个四分之一,其中,所述锁定角标记的每一个四分之一具有“L”形状并且仅由一个光刻工艺曝光;以及
将所述锁定角标记设定为用于在半导体制造中在所述四个相邻画面中的至少一个画面中定位图案的原点。
21.如权利要求20所述的方法,其中,所述锁定角标记的每一个四分之一与所述锁定角标记的相邻四分之一对称,并且与所述锁定角标记的所述相邻四分之一分开标称上相同的距离。
22.如权利要求20或21所述的方法,其中,所述锁定角标记的每一个四分之一在曝光区中被图案化,所述曝光区是对应的画面的单元尺寸的一个四分之一。
23.如权利要求20或21所述的方法,还包括沿划线切割所述晶片以将所述四个相邻画面从所述晶片分开,其中,所述锁定角标记的所述四个四分之一被图案化于所述划线中。
24.如权利要求20或21所述的方法,还包括在所述多个画面中的每一个画面中的半导体芯片管芯中形成图案。
25.如权利要求24所述的方法,其中,所述锁定角标记的每一个四分之一是单个图案,所述单个图案具有与相同画面的对应的半导体芯片管芯中的所述图案的特征尺寸大致相同的特征尺寸。
26.如权利要求25所述的方法,其中,所述特征尺寸大于约1μm。
27.如权利要求24所述的方法,其中,所述锁定角标记的每一个四分之一包括重复图案的阵列,每一个重复图案具有与相同画面的对应的半导体芯片管芯中的所述图案的特征尺寸大致相同的特征尺寸。
28.如权利要求27所述的方法,其中,所述特征尺寸不大于约200nm。
29.如权利要求20或21所述的方法,其中,所述锁定角标记在所述四个相邻画面的中心处。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010361086.6A CN111524836B (zh) | 2019-02-13 | 2019-02-13 | 用于在半导体制造中定位图案的标记 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010361086.6A CN111524836B (zh) | 2019-02-13 | 2019-02-13 | 用于在半导体制造中定位图案的标记 |
PCT/CN2019/074916 WO2020164002A1 (en) | 2019-02-13 | 2019-02-13 | Marks for locating patterns in semiconductor fabrication |
CN201980000333.5A CN109983567B (zh) | 2019-02-13 | 2019-02-13 | 用于在半导体制造中定位图案的标记 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980000333.5A Division CN109983567B (zh) | 2019-02-13 | 2019-02-13 | 用于在半导体制造中定位图案的标记 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111524836A CN111524836A (zh) | 2020-08-11 |
CN111524836B true CN111524836B (zh) | 2021-08-27 |
Family
ID=67073972
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010361086.6A Active CN111524836B (zh) | 2019-02-13 | 2019-02-13 | 用于在半导体制造中定位图案的标记 |
CN201980000333.5A Active CN109983567B (zh) | 2019-02-13 | 2019-02-13 | 用于在半导体制造中定位图案的标记 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980000333.5A Active CN109983567B (zh) | 2019-02-13 | 2019-02-13 | 用于在半导体制造中定位图案的标记 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10811363B2 (zh) |
CN (2) | CN111524836B (zh) |
TW (1) | TWI723361B (zh) |
WO (1) | WO2020164002A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020164002A1 (en) * | 2019-02-13 | 2020-08-20 | Yangtze Memory Technologies Co., Ltd. | Marks for locating patterns in semiconductor fabrication |
US11094644B2 (en) | 2019-10-04 | 2021-08-17 | Texas Instruments Incorporated | Integrated circuit with scribe lane patterns for defect reduction |
CN111443570B (zh) * | 2020-04-14 | 2023-09-29 | 长江存储科技有限责任公司 | 光掩模、半导体器件与光掩模的设计方法 |
CN112180691B (zh) * | 2020-09-30 | 2024-01-09 | 上海华力集成电路制造有限公司 | 拼接芯片的线上监控方法 |
CN113219798B (zh) * | 2021-03-25 | 2023-09-08 | 北海惠科半导体科技有限公司 | 晶圆半导体产品、掩膜版与光刻机 |
CN114171500B (zh) * | 2021-12-07 | 2024-04-09 | 成都海威华芯科技有限公司 | 一种版图定位标记绘制方法、基于其制备的芯片及晶圆 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52101967A (en) * | 1976-02-23 | 1977-08-26 | Agency Of Ind Science & Technol | Semiconductor device |
US5777392A (en) * | 1995-03-28 | 1998-07-07 | Nec Corporation | Semiconductor device having improved alignment marks |
JP4011642B2 (ja) * | 1995-12-15 | 2007-11-21 | 株式会社日立製作所 | 電子線描画方法及び装置 |
DE10128269B4 (de) * | 2001-06-12 | 2004-05-27 | Advanced Micro Devices, Inc., Sunnyvale | Eine Chipflächen-Justierstruktur |
CN1279583C (zh) * | 2002-05-17 | 2006-10-11 | 台湾积体电路制造股份有限公司 | 对准标记的制造方法 |
US6673635B1 (en) * | 2002-06-28 | 2004-01-06 | Advanced Micro Devices, Inc. | Method for alignment mark formation for a shallow trench isolation process |
TWI412068B (zh) | 2008-09-25 | 2013-10-11 | United Microelectronics Corp | 對準標記及缺陷檢測方法 |
JP5182143B2 (ja) * | 2009-02-19 | 2013-04-10 | ソニー株式会社 | 半導体装置の製造方法 |
US8786054B2 (en) * | 2009-11-16 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for integrated circuit alignment |
CN102221792A (zh) * | 2010-04-13 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 在半导体光刻工艺中进行的对准方法 |
CN102097414B (zh) * | 2010-11-24 | 2013-03-27 | 日月光半导体制造股份有限公司 | 具有标记导通柱的半导体装置 |
DE102011004921A1 (de) | 2011-03-01 | 2012-09-06 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Halbleiterbauelement mit einer Chipumrandung mit einer integrierten Justiermarke |
US8527916B1 (en) * | 2012-03-14 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dissection splitting with optical proximity correction to reduce corner rounding |
CN103488063B (zh) * | 2012-06-11 | 2016-01-20 | 无锡华润上华半导体有限公司 | 一种对位标记及其制作方法 |
US9368458B2 (en) * | 2013-07-10 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die-on-interposer assembly with dam structure and method of manufacturing the same |
CN104934413B (zh) * | 2014-03-18 | 2018-03-23 | 中芯国际集成电路制造(上海)有限公司 | 重叠对准标记和具有该重叠对准标记的基片 |
CN107065450B (zh) * | 2017-05-10 | 2018-10-02 | 株洲中车时代电气股份有限公司 | 一种功率半导体芯片,该芯片的光刻版及其曝光方法 |
US10643951B2 (en) * | 2017-07-14 | 2020-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mini identification mark in die-less region of semiconductor wafer |
US10620530B2 (en) * | 2017-07-31 | 2020-04-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multiple-mask multiple-exposure lithography and masks |
WO2020164002A1 (en) * | 2019-02-13 | 2020-08-20 | Yangtze Memory Technologies Co., Ltd. | Marks for locating patterns in semiconductor fabrication |
-
2019
- 2019-02-13 WO PCT/CN2019/074916 patent/WO2020164002A1/en active Application Filing
- 2019-02-13 CN CN202010361086.6A patent/CN111524836B/zh active Active
- 2019-02-13 CN CN201980000333.5A patent/CN109983567B/zh active Active
- 2019-03-15 US US16/354,784 patent/US10811363B2/en active Active
- 2019-03-27 TW TW108110585A patent/TWI723361B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN109983567B (zh) | 2020-05-22 |
WO2020164002A1 (en) | 2020-08-20 |
TW202030852A (zh) | 2020-08-16 |
US20200258843A1 (en) | 2020-08-13 |
US10811363B2 (en) | 2020-10-20 |
TWI723361B (zh) | 2021-04-01 |
CN111524836A (zh) | 2020-08-11 |
CN109983567A (zh) | 2019-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111524836B (zh) | 用于在半导体制造中定位图案的标记 | |
CN100507715C (zh) | 曝光掩模图形的形成方法,曝光掩模图形,以及半导体器件的制作方法 | |
US6194105B1 (en) | Method of forming reticle from larger size reticle information | |
US20110272815A1 (en) | Semiconductor device and layout design method for the same | |
US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
KR100787941B1 (ko) | 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법 | |
CN109884862B (zh) | 三维存储器曝光系统中套刻偏差的补偿装置及方法 | |
US7001830B2 (en) | System and method of pattern recognition and metrology structure for an X-initiative layout design | |
US10534272B2 (en) | Method of fabricating reticle | |
US7030506B2 (en) | Mask and method for using the mask in lithographic processing | |
US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
US6878506B2 (en) | Method for manufacturing semiconductor device | |
US10119811B2 (en) | Alignment mark, method of measuring wafer alignment, and method of manufacturing a semiconductor device using the method of measuring wafer alignment | |
CN114488721B (zh) | 光学邻近修正方法、装置、电子设备和存储介质 | |
US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
US8031329B2 (en) | Overlay mark, and fabrication and application of the same | |
US20170005015A1 (en) | Monitor process for lithography and etching processes | |
CN116931389B (zh) | 线宽测量方法 | |
TWI743792B (zh) | 半導體製程用游標尺及使用其進行的微影製程檢測方法 | |
CN111965961B (zh) | 用于光刻工艺的定位方法及定位标识 | |
CN117970739A (zh) | 大尺寸拼接产品的光罩及在线量测定位的方法 | |
US10418290B2 (en) | Method of patterning semiconductor device | |
KR100866454B1 (ko) | 반도체 장치 패턴 검사 방법 | |
KR100761393B1 (ko) | 플래시소자의 소자분리를 위한 갭필테스트패턴의 형성 방법 | |
CN117970740A (zh) | 大尺寸拼接产品的光罩及在线量测定位的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |