CN102097414B - 具有标记导通柱的半导体装置 - Google Patents
具有标记导通柱的半导体装置 Download PDFInfo
- Publication number
- CN102097414B CN102097414B CN 201010571465 CN201010571465A CN102097414B CN 102097414 B CN102097414 B CN 102097414B CN 201010571465 CN201010571465 CN 201010571465 CN 201010571465 A CN201010571465 A CN 201010571465A CN 102097414 B CN102097414 B CN 102097414B
- Authority
- CN
- China
- Prior art keywords
- mark
- conduction columns
- original
- spacing
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明关于一种具有标记导通柱的半导体装置，其包括一半导体基板、数个原始导通柱及数个标记导通柱。这些原始导通柱及这些标记导通柱位于该半导体基板内，且凸出于该半导体基板的背面。这些标记导通柱被添加于一特殊位置且/或形成一特殊图案，以作为一基准标记，其有利于确认该背面的位置及方向。因此，不需要重布层或用以达成背面定位的特殊设备。
Description
技术领域
本发明关于一种具有导通柱的半导体装置，详言之，关于一种具有标记导通柱的半导体装置。
背景技术
参考图1，显示一已知半导体晶圆的剖面示意图。参考图2，显示图1的局部剖面示意图。该半导体晶圆1包括一半导体基板10及数个导通柱(Through SubstrateVias，TSVs)12。该半导体基板10具有一正面(图中未示)及一背面101。这些导通柱12位于该半导体基板10内，且这些导通柱12之后端121凸出于该背面101。
在曝光工艺之后，该半导体基板10的背面101的位置及方向必须被确认，以继续接下来的步骤，例如：微影工艺(Photolithography Process)，其用以形成一重布层(Redistribution Layer)于该背面101。一种特殊的背面定位(Backside Alignment，BSA)设备用以达成该目的。然而，使用这类设备会提高制造成本，且其定位误差相当高。
参考图3，显示一已知半导体芯片的剖面示意图。该半导体芯片2由一半导体晶圆切割而成。该半导体芯片2包括一半导体基板20、一背面钝化层(Passivation)21及数个导通柱22。该半导体基板20具有一正面(图中未示)及一背面201。该背面钝化层21位于该背面201上。这些导通柱22位于该半导体基板20内，且这些导通柱22之后端221凸出于该背面201及该背面钝化层21。一表面处理层222形成于这些导通柱22的这些后端221上。
在半导体工艺中，一上半导体装置(图中未示)接合至该半导体基板20的该背面201，且这些导通柱22的这些凸出之后端221必须接触位于该上半导体装置的底面的凸块或焊球，以达成电性连接。在接合工艺之前，该半导体基板20的该背面201的位置及方向必须被确认。通常，一重布层形成于该背面201，以作为一基准标记(Fiducial Mark)。该基准标记很容易被侦测到，其有利于确认该背面201的位置及方向。然而，形成该重布层会提高制造成本。
因此，有必要提供一种具有标记导通柱的半导体装置，以解决上述问题。
发明内容
本发明提供一种具有标记导通柱的半导体装置。该半导体装置包括一半导体基板、数个原始导通柱(Original Through Substrate Vias)及数个标记导通柱(MarkThrough Substrate Vias)。该半导体基板具有一正面及一背面。这些原始导通柱位于该半导体基板内，且凸出于该背面。这些原始导通柱包括数个第一原始导通柱及数个第二原始导通柱。这些第一原始导通柱排列成一第一阵列，且这些第二原始导通柱排列成一第二阵列。二相邻的第一原始导通柱间的间距定义为一第一间距，且二相邻第二原始导通柱间的间距定义为一第二间距。
这些标记导通柱位于该半导体基板内，且凸出于该背面。这些标记导通柱包括数个第一标记导通柱及数个第二标记导通柱。这些第一标记导通柱排列成一第一群组，且这些第二标记导通柱排列成一第二群组。该第一群组位于靠近该第一阵列的位置，且该第二群组位于靠近该第二阵列的位置。二相邻第一标记导通柱间的间距定义为一第三间距，且最靠近这些第一标记导通柱的该第一原始导通柱及该第一标记导通柱间的间距定义为一第四间距。二相邻的第二标记导通柱间的间距定义为一第五间距，且最靠近这些第二标记导通柱的该第二原始导通柱及该第二标记导通柱间的间距定义为一第六间距。该第三间距不等于该第四间距，且该第三间距及该第四间距皆不可被该第一间距整除。该第五间距不等于该第六间距，且该第五间距及该第六间距皆不可被该第二间距整除。
本发明更提供一种具有标记导通柱的半导体装置。该半导体装置包括一半导体基板、数个原始导通柱及数个标记导通柱。该半导体基板具有一正面及一背面。这些原始导通柱位于该半导体基板内，且凸出于该背面。这些原始导通柱排列成数个原始阵列，且每一这些原始阵列具有一原始图案。
这些标记导通柱位于该半导体基板内，且凸出于该背面。这些标记导通柱包括数个第一标记导通柱及数个第二标记导通柱。这些第一标记导通柱排列成一第一图案以形成一第一群组，且这些第二标记导通柱排列成一第二图案以形成一第二群组。该第一群组位于该背面的一第一角落，该第二群组位于该背面的一第二角落，且该第一角落相对于该第二角落。该第一图案及该第二图案皆不同于该原始图案。
在本发明中，这些标记导通柱被添加，以作为一基准标记，其有利于确认该背面的位置及方向。因此，不需要该重布层或该用以达成背面定位的特殊设备。
附图说明
图1显示一已知半导体晶圆的剖面示意图；
图2显示图1的局部剖面示意图；
图3显示一已知半导体芯片的剖面示意图；
图4显示本发明半导体装置的第一实施例的俯视示意图；
图5显示图4的该第一群组及该第一阵列的放大图；
图6显示图5的该第一群组的另一排列方式；
图7显示图4的该第二群组及该第二阵列的放大图；
图8显示图7的该第二群组的另一排列方式；
图9显示图4的该第一群组的另一实施例；
图10显示图4的该第二群组的另一实施例；
图11显示本发明半导体装置的第二实施例的俯视示意图；
图12显示图11的该第一群组的第一图案；
图13显示图11的该第二群组的第二图案；
图14至图20显示该第一图案及该第二图案的其它图案范例；
图21显示本发明半导体装置的第三实施例的俯视示意图；及
图22显示本发明半导体装置的第四实施例的俯视示意图。
具体实施方式
参考图4，显示本发明半导体装置的第一实施例的俯视示意图。在本实施例中，该半导体装置3为一半导体晶圆，且包括一半导体基板30、数个原始导通柱(OriginalThrough Substrate Vias)32及数个标记导通柱(Mark Through Substrate Vias)(例如，第一标记导通柱351及第二标记导通柱361)。该半导体基板30具有一正面(图中未示)及一背面301。这些原始导通柱32及这些标记导通柱位于该半导体基板30内，且这些原始导通柱32之后端321及这些标记导通柱显露于(例如，凸出于)该背面301。较佳地，该半导体装置3更包括位于该背面301的一背面钝化层(Passivation)(图中未示)。这些原始导通柱32及这些标记导通柱更显露于(例如，凸出于)该背面钝化层21。一表面处理层322形成于这些原始导通柱32的这些后端321及这些标记导通柱。
在本发明中，这些「原始导通柱」为原始设计用以接触位于一上半导体装置的底面的凸块或焊球以达成电性连接的导通柱。这些「标记导通柱」为被添加以作为一基准标记的导通柱。在本实施例中，这些原始导通柱32为可导电的，且这些标记导通柱为不具功能的。然而，在其它实施例中，这些原始导通柱32及这些标记导通柱皆为可导电的。
这些原始导通柱32包括数个第一原始导通柱331及数个第二原始导通柱341。这些第一原始导通柱331排列成一第一阵列33，且这些第二原始导通柱341排列成一第二阵列34。二相邻第一原始导通柱331间的间距定义为一第一间距P1(如图5所示)，且二相邻第二原始导通柱341间的间距定义为一第二间距P2(如图7所示)。
这些标记导通柱包括数个第一标记导通柱351及数个第二标记导通柱361。这些第一标记导通柱351排列成一第一群组35，且这些第二标记导通柱361排列成一第二群组36。该第一群组35位于靠近该第一阵列33的位置，且该第二群组36位于靠近该第二阵列34的位置。较佳地，该第一阵列33位于全部原始导通柱32的一第一角落，该第二阵列34位于全部原始导通柱32的一第二角落，且该第一角落相对于该第二角落。此外，该第一群组35位于靠近该第一阵列33的一角落的位置，且该第二群组36位于靠近该第二阵列34的一角落的位置。
参考图5，显示图4的该第一群组及该第一阵列的放大图。二相邻的第一标记导通柱351间的间距定义为一第三间距P3，且最靠近这些第一标记导通柱351的该第一原始导通柱331及该第一标记导通柱351间的间距定义为一第四间距P4。该第三间距P3不等于该第四间距P4。此外，该第三间距P3及该第四间距P4皆不可被该第一间距P1整除。例如，该第一间距P1为50微米(μm)，该第三间距P3为90微米(μm)，且该第四间距P4为70微米(μm)。
在本实施例中，这些第一标记导通柱351包括排列成一第一标记列的二个标记导通柱，且这些第一原始导通柱331排列成二个第一原始列。该第一标记列与这些第一原始列其中之一对齐，且位于同一列。然而，如图6所示，在另一排列方式中，这些第一标记导通柱351包括排列成一第一标记行的二个标记导通柱，且这些第一原始导通柱331排列成十个第一原始行。该第一标记行与这些第一原始行其中之一对齐，且位于同一行。
参考图7，显示图4的该第二群组及该第二阵列的放大图。二相邻的第二标记导通柱361间的间距定义为一第五间距P5，且最靠近这些第二标记导通柱361的该第二原始导通柱341及该第二标记导通柱361间的间距定义为一第六间距P6。该第五间距P5不等于该第六间距P6。此外，该第五间距P5及该第六间距P6皆不可被该第二间距P2整除。例如，该第二间距P2为50微米(μm)，该第五间距P5为90微米(μm)，且该第六间距P6为70微米(μm)。
在本实施例中，这些第二标记导通柱361包括排列成一第二标记行的二个标记导通柱，且这些第二原始导通柱341排列成十个第二原始行。该第二标记行与这些第二原始行其中之一对齐，且位于同一行。然而，如图8所示，在另一排列方式中，这些第二标记导通柱361包括排列成一第二标记列的二个标记导通柱，且这些第二原始导通柱341排列成二个第二原始列。该第二标记列与这些第二原始列其中之一对齐，且位于同一列。
参考图9，显示图4的该第一群组35的另一实施例。在本实施例中，该第一群组35包括排列成二个第一标记列的四个标记导通柱351，且这些第一原始导通柱331排列成二个第一原始列。这些第一标记列与这些第一原始列对齐，以形成二列。
参考图10，显示图4的该第二群组36的另一实施例。在本实施例中，该第二群组36包括排列成二个第二标记行的四个标记导通柱361，且这些第二原始导通柱341排列成十个第二原始行。这些第二标记行与这些第二原始行其中的二对齐，且分别位于同一行。
参考图11，显示本发明半导体装置的第二实施例的俯视示意图。在本实施例中，该半导体装置4为一半导体晶圆，且包括一半导体基板40、数个原始导通柱42及数个标记导通柱(例如，第一标记导通柱471及第二标记导通柱481)。该半导体基板40具有一正面(图中未示)及一背面401。这些原始导通柱42及这些标记导通柱位于该半导体基板40内，且这些原始导通柱42之后端421及这些标记导通柱显露于(例如，凸出于)该背面401。较佳地，该半导体装置4更包括位于该背面401的一背面钝化层(图中未示)。这些原始导通柱42及这些标记导通柱更凸出于该背面钝化层。一表面处理层422形成于这些原始导通柱42的这些后端421及这些标记导通柱。
在本实施例中，这些原始导通柱42为可导电的，且这些标记导通柱为不具功能的。然而，在其它实施例中，这些原始导通柱42及这些标记导通柱皆为可导电的。这些原始导通柱42排列成数个原始阵列49，且每一这些原始阵列49具有一原始图案，例如一方形矩阵。
这些标记导通柱包括数个第一标记导通柱471及数个第二标记导通柱481。这些第一标记导通柱471排列成一第一图案以形成一第一群组47，且这些第二标记导通柱481排列成一第二图案以形成一第二群组48。该第一群组47位于该半导体基板40的背面401的一第一角落，且该第二群组48位于该半导体基板40的背面401的一第二角落。该第一角落相对于该第二角落。
参考图12，显示图11的该第一群组的第一图案。该第一群组47的第一图案为十字形图案。然而，该第一群组47的第一图案也可为L形图案或其它图案。其准则是，该第一图案必须不同于该原始图案。
参考图13，显示图11的该第二群组的第二图案。该第二群组48的第二图案为L形图案。然而，该第二群组48的第二图案也可为十字形图案或其它图案。其准则是，该第二图案必须不同于该原始图案。
参考图14至图20，显示该第一图案及该第二图案的其它图案范例。参考图14，该图案包括一个十字形及位于该第一群组或该第二群组的四角落的四点。参考图15，该图案为将图14旋转45度的图案。参考图16，该图案包括一中间列及二侧边列。该中间列为宽广且密集的。这些侧边列为狭窄且稀疏的，且位于该中间列的二侧。参考图17，该图案包括位于该第一群组或该第二群组的四角落的四个部分。参考图18，该图案包括二个十字形及二点。这些十字形位于该第一群组或该第二群组的二角落，且这些点位于其它角落。参考图19，该图案包括一中间列及二侧边列。该中间列为稀疏的。这些侧边列为密集的，且位于该中间列的二侧。参考图20，该图案包括二个L形图案及一个斜线。这些L形图案位于该第一群组或该第二群组的二角落，且该斜线位于这些L形图案之间。
参考图21，显示本发明半导体装置的第三实施例的俯视示意图。在本实施例中，该半导体装置5为由一半导体晶圆切割而成的一半导体芯片。该半导体装置5包括一半导体基板50、数个原始导通柱52及数个标记导通柱(例如，第一标记导通柱551及第二标记导通柱561)。
该半导体基板50、这些原始导通柱52及这些标记导通柱(例如，这些第一标记导通柱551及这些第二标记导通柱561)分别与第一实施例(图4)的该半导体基板30、这些原始导通柱32及这些标记导通柱(例如，这些第一标记导通柱351及这些第二标记导通柱361)大致相同。
参考图22，显示本发明半导体装置的第四实施例的俯视示意图。在本实施例中，该半导体装置6为由一半导体晶圆切割而成的一半导体芯片。该半导体装置6包括一半导体基板60、数个原始导通柱62及数个标记导通柱(例如，第一标记导通柱671及第二标记导通柱681)。
该半导体基板60、这些原始导通柱62及这些标记导通柱(例如，这些第一标记导通柱671及这些第二标记导通柱681)分别与第二实施例(图11)的该半导体基板40、这些原始导通柱42及这些标记导通柱(例如，这些第一标记导通柱471及这些第二标记导通柱481)大致相同。
本发明的优点为，这些标记导通柱被添加，以作为一基准标记，其有利于确认这些背面的位置及方向。因此，不需要该重布层(Redistribution Layer)或该用以达成背面定位(Backside Alignment，BSA)的特殊设备。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。
Claims (10)
1.一种具有标记导通柱的半导体装置，包括：
一半导体基板，具有一正面及一背面；
数个原始导通柱，位于该半导体基板内，其中这些原始导通柱包括数个第一原始导通柱及数个第二原始导通柱，这些第一原始导通柱排列成一第一阵列，这些第二原始导通柱排列成一第二阵列，二相邻第一原始导通柱间的间距定义为一第一间距，二相邻第二原始导通柱间的间距定义为一第二间距；且
数个标记导通柱，位于该半导体基板内且显露于该背面，其中这些标记导通柱包括数个第一标记导通柱及数个第二标记导通柱，这些第一标记导通柱排列成一第一群组，这些第二标记导通柱排列成一第二群组，该第一群组位于靠近该第一阵列的位置，该第二群组位于靠近该第二阵列的位置，二相邻第一标记导通柱间的间距定义为一第三间距，最靠近这些第一标记导通柱的该第一原始导通柱及该第一标记导通柱间的间距定义为一第四间距，二相邻第二标记导通柱间的间距定义为一第五间距，最靠近这些第二标记导通柱的该第二原始导通柱及该第二标记导通柱间的间距定义为一第六间距，其中该第三间距不等于该第四间距，该第三间距及该第四间距皆不可被该第一间距整除，该第五间距不等于该第六间距，且该第五间距及该第六间距皆不可被该第二间距整除。
2.如权利要求1的半导体装置，其中该半导体装置为一半导体晶圆或一半导体芯片。
3.如权利要求1的半导体装置，其中这些原始导通柱为可导电的，且这些标记导通柱为不具功能的。
4.如权利要求1的半导体装置，其中这些原始导通柱及这些标记导通柱皆为可导电的。
5.如权利要求1的半导体装置，其中该第一群组位于靠近该第一阵列的一角落的位置。
6.如权利要求1的半导体装置，其中这些第一标记导通柱排列成至少一第一标记列，这些第一原始导通柱排列成至少一第一原始列，且该第一标记列及该第一原始列位于同一列。
7.如权利要求1的半导体装置，其中这些第一标记导通柱排列成至少一第一标记行，这些第一原始导通柱排列成至少一第一原始行，且该第一标记行及该第一原始行位于同一行。
8.一种具有标记导通柱的半导体装置，包括：
一半导体基板，具有一正面及一背面；
数个原始导通柱，位于该半导体基板内，其中这些原始导通柱排列成数个原始阵列，每一这些原始阵列具有一原始图案；且
数个标记导通柱，位于该半导体基板内及显露于该背面，其中这些标记导通柱包括数个第一标记导通柱及数个第二标记导通柱，这些第一标记导通柱排列成一第一图案以形成一第一群组，这些第二标记导通柱排列成一第二图案以形成一第二群组，该第一群组位于该背面的一第一角落，该第二群组位于该背面的一第二角落，该第一角落相对于该第二角落，且该第一图案及该第二图案皆不同于该原始图案。
9.如权利要求8的半导体装置，其中这些原始导通柱为可导电的，且这些标记导通柱为不具功能的。
10.如权利要求8的半导体装置，其中该第一图案为十字形图案或L形图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010571465 CN102097414B (zh) | 2010-11-24 | 2010-11-24 | 具有标记导通柱的半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010571465 CN102097414B (zh) | 2010-11-24 | 2010-11-24 | 具有标记导通柱的半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102097414A CN102097414A (zh) | 2011-06-15 |
| CN102097414B true CN102097414B (zh) | 2013-03-27 |
Family
ID=44130414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010571465 Active CN102097414B (zh) | 2010-11-24 | 2010-11-24 | 具有标记导通柱的半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102097414B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020164002A1 (en) * | 2019-02-13 | 2020-08-20 | Yangtze Memory Technologies Co., Ltd. | Marks for locating patterns in semiconductor fabrication |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121111A (en) * | 1999-01-19 | 2000-09-19 | Taiwan Semiconductor Manufacturing Company | Method of removing tungsten near the wafer edge after CMP |
| CN1270416A (zh) * | 1999-04-08 | 2000-10-18 | 株式会社日立制作所 | 半导体器件的制造方法 |
| CN101026140A (zh) * | 2006-02-16 | 2007-08-29 | 卡西欧计算机株式会社 | 半导体元件形成用衬底及半导体元件的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070108638A1 (en) * | 2005-11-16 | 2007-05-17 | International Business Machines Corporation | Alignment mark with improved resistance to dicing induced cracking and delamination in the scribe region |
-
2010
- 2010-11-24 CN CN 201010571465 patent/CN102097414B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121111A (en) * | 1999-01-19 | 2000-09-19 | Taiwan Semiconductor Manufacturing Company | Method of removing tungsten near the wafer edge after CMP |
| CN1270416A (zh) * | 1999-04-08 | 2000-10-18 | 株式会社日立制作所 | 半导体器件的制造方法 |
| CN101026140A (zh) * | 2006-02-16 | 2007-08-29 | 卡西欧计算机株式会社 | 半导体元件形成用衬底及半导体元件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102097414A (zh) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102379591B1 (ko) | 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법 | |
| TWI613772B (zh) | 薄型扇出式多晶片堆疊封裝構造 | |
| TWI581397B (zh) | 晶片封裝、電腦系統、和電子裝置 | |
| US8629568B2 (en) | Semiconductor device cover mark | |
| KR102345538B1 (ko) | 라인 패턴들을 포함하는 반도체 소자 | |
| KR102587158B1 (ko) | 전력 분배 구조물 및 방법 | |
| JP2008131035A (ja) | バンプ付き半導体チップ及びそれを備える半導体パッケージ | |
| US9607754B2 (en) | Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer | |
| KR20140099604A (ko) | 적층 패키지 및 적층 패키지의 제조 방법 | |
| KR20220007192A (ko) | 언더필이 구비된 반도체 패키지 및 이의 제조 방법 | |
| US20120133030A1 (en) | Tsv substrate structure and the stacked assembly thereof | |
| US9754847B2 (en) | Circuit probing structures and methods for probing the same | |
| US20140176171A1 (en) | Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer | |
| JP2014096547A (ja) | 半導体装置及びその製造方法 | |
| CN102097414B (zh) | 具有标记导通柱的半导体装置 | |
| US8390129B2 (en) | Semiconductor device with a plurality of mark through substrate vias | |
| CN202678301U (zh) | 用于小的高容量裸片的晶片级芯片尺寸封装和集成电路封装 | |
| US8569874B2 (en) | High memory density, high input/output bandwidth logic-memory structure and architecture | |
| US8954916B2 (en) | Test circuit, integrated circuit, and test circuit layout method | |
| JP2007220866A (ja) | 半導体装置 | |
| JP2010258298A (ja) | 半導体集積回路チップおよびそのレイアウト方法 | |
| US11056435B2 (en) | Semiconductor package with chamfered pads | |
| US20070114578A1 (en) | Layout structure of ball grid array | |
| KR102647476B1 (ko) | 패키지 구조물들 내의 전원 접지의 배열 | |
| US9123679B2 (en) | Active matrix substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |