CN1270416A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1270416A
CN1270416A CN00104993A CN00104993A CN1270416A CN 1270416 A CN1270416 A CN 1270416A CN 00104993 A CN00104993 A CN 00104993A CN 00104993 A CN00104993 A CN 00104993A CN 1270416 A CN1270416 A CN 1270416A
Authority
CN
China
Prior art keywords
semiconductor wafer
forms
semiconductor device
chip
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00104993A
Other languages
English (en)
Other versions
CN1161832C (zh
Inventor
宫本俊夫
田中英树
西村朝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1270416A publication Critical patent/CN1270416A/zh
Application granted granted Critical
Publication of CN1161832C publication Critical patent/CN1161832C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

在一种制造半导体器件的方法中,在半导体晶片的正面上形成具有电路的多个芯片形成区的步骤后,且在各芯片形成区上形成凸点电极的步骤前,提供在半导体晶片的背面侧上对应于各芯片形成区的区域中形成识别标记的步骤。

Description

半导体器件的制造方法
本发明涉及半导体器件的制造技术，具体说，涉及有效地应用于制造每个构成为电极焊盘可以在半导体晶片状态重定位，且凸点电极形成于重定位电极焊盘上的半导体器件的技术。
引入例如便携式电话、便携式信息处理终端设备、便携式个人计算机等小尺寸电子设备的半导体器件需要制造得较薄、小型化且多管脚。所以，关于满足这种要求的半导体器件，已开发出称作CSP(芯片尺寸封装)型半导体器件。关于这种CSP型半导体器件，已提出了各种半导体器件结构，并已使这些结构的器件商品化；另外，近来如Nikkei Business Publications，Inc出版的Nikker Microdevices(1998年8月发行，第44-71页)所公开的，已开发出利用将晶片工艺(前工序)和封装工艺(后工序)放在一起的制造技术制造的新型CSP型半导体器件(此后称之为晶片级CSP型半导体器件)。该晶片级CSP型半导体器件中，封装的平面尺寸几乎与半导体芯片的平面尺寸相同，所以，与对每个从半导体晶片分离的半导体芯片都进行封装工艺制造的CSP型半导体器件(此后称之为芯片级CSP型半导体器件)相比，这种晶片级CSP型半导体器件可以更小型化，且成本更低。
晶片级CSP型半导体器件的一种结构主要包括：其上形成电路的半导体芯片；重定位焊盘排列的层，该层形成于作为该半导体芯片的正面和背面(彼此相对的一个主表面和另一主表面)中的正面(一个主表面)的电路形成表面上；设置于该焊盘排列重定位层上作为外部连接端子的凸点电极。所说半导体芯片主要包括半导体衬底，通过在作为正面和背面(彼此相对的一个主表面和另一主表面)中的正面(一个主表面)的电路形成表面上，叠层多个绝缘层和布线层形成的多层布线层，形成为覆盖该多层布线层的表面保护膜。在多层布线层的最上层布线层上，形成电极焊盘，在表面保护膜中，形成有暴露电极焊盘的键合孔。焊盘排列重定位层是一个形成其间距比半导体芯片的电极焊盘排列间距更宽的电极焊盘的层。焊盘排列重定位层上的电极焊盘与半导体芯片的相应电极焊盘电连接，并以与半导体器件将安装于其上的印刷电路板的电极焊盘排列间距相同的间距排列。凸点电极形成于重定位层的电极焊盘上，并与它们电连接和机械连接。
在开发该晶片级CSP型半导体器件之前，本发明人发现了以下问题：
(1)在凸点电极与印刷电路板的安装表面相对的状态下，安装晶片级CSP型半导体器件。因此，晶片级CSP型半导体器件中，必须形成例如产品名、公司名、产品类别、制造批量等识别标记。希望在将半导体晶片分割成各芯片形成区之前即半导体晶片状态下形成识别标记。其理由是半导体晶片分割成各芯片形成区后，处理单元是晶片态的数百倍，所以处理变得非常麻烦，所以会影响质量和成本。
可以通过在半导体晶片的背面侧(另一主表面侧)上的各区域中形成各识别标记，在晶片状态下形成识别标记，其中所说各区对应于多个芯片形成区，所说芯片形成区形成在作为半导体晶片的正面和背面(彼此相对的一个主表面和另一主表面)中的正面(一个主表面)的电路形成表面上。
然而，在晶片态形成识别标记要将半导体晶片真空固定于标示设备的真空吸持台上，所以，在形成了凸点电极后形成识别标记的情况下，凸点电极易变形，并且进而会降低晶片级CSP型半导体器件的成品率。另外，由于凸点电极凸出和凹下，半导体晶片的背面变凸凹，所以不管标示设备是例如直接印刷型标示装置等接触型，还是例如喷墨型标示装置等非接触型，都会形成有缺陷的识别标记，所以会降低晶片级CSP型半导体器件的成品率。
(2)半导体晶片直径趋于增大，以提高芯片获取率，但结果是，半导体晶片易翘曲，所以随着其直径变大，半导体晶片的厚度也增大。另一方面，要求引入例如便携式电话、便携式信息处理终端设备、便携式个人计算机等小尺寸电子设备的半导体器件制造得更薄。所以，半导体晶片进行了晶片前工序处理后，要求进行背面研磨处理，研磨半导体晶片的背面，以减小其厚度。
然而，背面研磨处理要将半导体晶片真空固定于研磨设备的真空吸持台上，所以在形成凸点电极后进行背面研磨处理的情况下，由于凸点电极的凸凹的影响，半导体晶片的厚度变得不均匀。在半导体晶片的厚度变得不均匀的情况下，在将半导体晶片分割成各芯片形成区的切片步骤中，易引起半导体晶片龟裂，进而降低晶片级CSP型半导体器件的成品率。
(3)在半导体晶片的背面侧上形成了识别标记后进行背面研磨的情况下，所产生的应力集中在识别标记的凸凹处，所以容易在半导体晶片中引起龟裂，进而降低晶片级CSP型半导体器件的成品率。
(4)应指出，在引入例如DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)等存储电路作为电路的半导体器件中，拣出局部产品(partial products)(部分没有故障的存储器)使用，但在使用它们时，必须记录大量信息，以传输有关存储电路的好或坏(没有故障或有故障)的层面(mat-wise)信息(局部状态：局部块，局部地址，局部I/O)(the partial state：Bank partial，addresspartial，I/O partial)。在半导体芯片中记录信息的目前已知方法的情况下，信息量有限，所以考虑根据半导体芯片在托盘中并排设置的顺序或根据各自的类别区别托盘的记录方法。
然而，在托盘顺序无意中改变的情况下，根据半导体芯片在托盘中并排设置的顺序管理特性信息，会导致错误的信息传输，进而会导致例如成品率下降等制造问题。如果考虑产品类别数，则已证明以对应于部件类别的数制备托盘是不实际的，此外，在它们从托盘中取出时，信息会丢失。另外，在芯片级CSP型半导体器件中进行的信息记录过程中，只包含半导体芯片的制造信息，没有包含属于使用局部产品的信息，另外，实际可记录的信息有限。
本发明的目的是提供一种能够提高半导体器件成品率的技术、
本发明再一目的是提供一种能够稳定且安全地使用局部产品的技术。
从说明书的介绍中和附图中，可以理解本发明的上述和其它目的及其新颖特征。
下面将简单介绍一下本申请所公开的发明中典型发明的概况：
(1)在制造半导体器件的方法中，在半导体晶片正面和背面中的正面上形成具有电路系统的多个芯片形成区的步骤后，但在各芯片形成区上形成凸点电极的步骤前，提供在半导体晶片的背面侧上对应于各芯片形成区的区域中形成识别标记的步骤。
(2)在制造半导体器件的方法中，在半导体晶片正面和背面中的正面上形成具有电路系统的多个芯片形成区的步骤后，但在各芯片形成区上形成凸点电极的步骤前，提供研磨半导体晶片背面的步骤。
(3)在上述第(2)条所述的制造半导体器件的方法中，在研磨半导体晶片背面的步骤后，提供在半导体晶片的背面侧上对应于各芯片形成区的区域中，形成识别标记的步骤。
(4)在制造半导体器件的方法中，在半导体晶片正面和背面的正面上形成具有电路的多个芯片形成区的步骤后，但在将半导体晶片分割成各芯片形成区之前，提供测量各芯片形成区中各电路的电路特性的步骤，和在半导体晶片的背面侧上对应于各芯片形成区的区域中，形成识别标记，该标记包含测量步骤所获得的关于各电路的电特性结果的特性信息。
根据第(1)条，在半导体晶片的背面侧上形成识别标记时，凸点电极未形成于半导体晶片的正面侧上，所以可以防止在其它情况下会因将半导体晶片真空固定于标示设备的真空吸持台上造成的凸点电极变形。另外，可以防止在其它情况下因凸点电极的凸凹而凸凹的半导体晶片背面上的凸凹造成的识别标记缺陷。所以可以提高半导体器件的成品率。
根据第(2)条，在研磨半导体晶片背面时，凸点电极未形成于半导体晶片的正面上，所以可以防止由于凸点电极的凸凹造成的半导体晶片厚度不均匀。所以，在将半导体晶片分割成各芯片形成区的切片步骤中，可以防止由于不均匀厚度引起的半导体晶片龟裂，所以可以提高半导体器件的成品率。
根据第(3)条，在研磨半导体晶片背面时，识别标记未形成于半导体晶片的背面上，所以可以防止由于应力集中于标记的凸凹上造成的半导体晶片龟裂。所以可以提高半导体器件的成品率。
根据第(4)条，可以在带有局部产品信息的状态下管理半导体器件，所以可以稳定和安全地管理半导体器件，而不受例如托盘内位置等不稳定条件的影响。
另外，可以自由地单独地处理半导体器件，所以在用作引入存储组件的部件时，可以提高其方便性。
图1是本发明一个实施例的半导体器件的平面图；
图2是本发明实施例的半导体器件的仰视图；
图3是本发明实施例的半导体器件的主要部分的剖面图；
图4是图3所示部分的局部放大剖面图；
图5是制造本发明实施例的半导体器件的流程图；
图6是制造本发明实施例的半导体器件中所用的半导体晶片的平面图；
图7是半导体晶片的平面图，用于解释制造本发明实施例的半导体器件中的晶片前工艺处理；
图8是半导体晶片的主要部分的剖面图，用于解释制造本发明实施例的半导体器件中的晶片前工艺处理；
图9是半导体晶片的主要部分的剖面图，用于解释制造本发明实施例的半导体器件中的形成焊盘排列重定位层的步骤；
图10是半导体晶片的主要部分的剖面图，用于解释制造本发明实施例的半导体器件中的形成焊盘排列重定位层的步骤；
图11是半导体晶片的主要部分的剖面图，用于解释制造本发明实施例的半导体器件中的晶片背面研磨步骤；
图12是半导体晶片的主要部分的剖面图，用解释制造本发明实施例的半导体器件中的标记形成层形成步骤；
图13是展示用于制造本发明实施例的半导体器件的半导体制造设备的结构的概况的示图；
图14是用于解释制造本发明实施例的半导体器件中的晶片测试步骤的透视图；
图15是半导体晶片的仰视图，用于解释制造本发明实施例的半导体器件中的标示步骤；
图16是半导体晶片的平面图，用于解释制造本发明实施例的半导体器件中的凸点电极形成步骤；
图17是半导体晶片的主要部分的剖面图，用于解释制造本发明实施例的半导体器件中的凸点电极形成步骤；
图18是半导体晶片的主要部分的剖面图，用于解释制造本发明实施例的半导体器件中的切片步骤；
图19是半导体晶片的主要部分的剖面图，用于解释制造本发明实施例的半导体器件中的拾取步骤；
图20是半导体晶片的主要部分的剖面图，用于解释制造本发明实施例的半导体器件中的模具封装步骤；
图21是解释制造含有本发明实施例的半导体器件的存储组件的流程图；
图22是引入了本发明实施例的半导体器件的存储组件的剖面图；
图23是展示用于本发明实施例的半导体器件的制造的另一半导体制造设备的结构概况的示图。
下面结合实施本发明的模式介绍本发明的构成，其中本发明应用于晶片级CSP(芯片尺寸封装)型半导体器件。在描述实施本发明的模式的附图中，具有相同功能的部分用相同的参考标记表示，因而省略对它们的重复介绍。
图1是本发明一个实施例的半导体器件的平面图，图2是该半导体器件的仰视图，图3是该半导体器件的主要部分的剖面图，图4是图3所示部分的局部放大剖面图。
如图1和2所示，该实施例的晶片级CSP型半导体器件20形成有方形平面，该例中，其形成为例如5mm×8mm的矩形。如图3所示，半导体器件20的结构主要包括：半导体芯片15；重定位焊盘排列层16，该层形成于电路形成表面15X上，电路形成表面是该半导体芯片15的正面和背面(彼此相对的一个主表面和另一主表面)中的正面(一个主表面)；以及设置于该焊盘排列重定位层16上作为外部连接端子的多个凸点电极11。
半导体芯片15形成有与半导体器件20相同的平面尺寸。如图3和4所示，半导体器件15的结构主要包括：半导体衬底1A；由分别叠于电路形成表面上的多个绝缘层和多个布线层构成的多层布线层2，所说电路形成表面是该半导体衬底1A的正面和背面(彼此相对的一个主表面和另一主表面)中的正面；表面保护膜3，形成该膜为的是覆盖该多层布线层2。半导体衬底1A例如由单晶硅构成；多层布线层2的绝缘层例如由氧化硅膜构成，同时多层布线层2的布线层例如由铝(Al)膜或铝合金膜构成；表面保护膜3例如由氮化硅膜构成。
在半导体芯片15的电路形成表面的中心部分，形成有多个沿半导体芯片15的长边方向排列的电极焊盘2A。多个电极焊盘2A分别形成于半导体芯片15的多层布线层2的最上层布线层上。最上层布线层被形成为其上层的表面保护膜3覆盖，该表面保护膜3中，形成有暴露电极焊盘2A的表面的开口3A。多个电极焊盘2A中每一个的平面形状制成为例如25微米×25微米的方形。另外，多个电极焊盘2A例如分别以约85微米的排列间距设置。
在半导体芯片15上，形成例如64兆位的DRAM(动态随机存取存储器)作为存储电路。这种DRAM的存储阵列例如由四块构成。
如图3和4所示，焊盘排列重定位层16的结构主要包括形成于表面保护膜3上的绝缘层6，在该绝缘层6上延伸的多个布线7，形成于绝缘层6上从而覆盖多个布线7的绝缘层8，形成为绝缘层8的上层的多个测试电极焊盘9A和多个电极焊盘9B。
多个布线7中每一个的一端侧，通过形成于绝缘层6中的开口6A和形成于表面保护膜3中的开口3A，与多个电极焊盘2A中的每一个电连接和机械连接。大约为多个布线7数量一半的那些布线7中每一个的另一端侧，引出到半导体器件20的两相互相对长边的一个长边，同时其余布线7中的每一个的另一端引出到半导体器件20的两相互相对长边的另一长边(见图2)。
多个测试电极焊盘9A每个都通过形成于绝缘层8中的开口8A(见图4)，与多个布线7中每一个的一端侧电连接和机械连接。多个电极焊盘9B每个都通过形成于绝缘层8中的开口8B(见图3)，与多个布线7中每一个的一端侧电连接和机械连接。这些测试电极焊盘9A和电极焊盘9B分别由同一层构成。某些情况下不形成测试电极焊盘9A。
设于焊盘排列重定位层16上用作外部连接端子的多个凸点电极11，与多个电极焊盘9B中每一个电连接和机械连接。多个凸点电极11中每一个由例如具有63(wt)％的铅(Pb)和37(wt)％的锡(Sn)组分的金属材料构成。
焊盘排列重定位层16是一个重新定位电极焊盘9B的分布的层，相对于半导体芯片15的电极焊盘来说，电极焊盘9B具有大排列间距，焊盘排列重定位层16的电极焊盘9B以与印刷电路板的电极焊盘的排列间距相同的排列间距排列，印刷电路板上将安装半导体器件20。
尽管不限于此，但多个电极焊盘9B中每一个都沿图2所示各长边，按两行设置在半导体器件20的两相互相对长边。每行中的电极焊盘9B都以例如约0.5mm的排列间距排列。多个电极焊盘9B中每一个的平面形状都形成为圆形，直径例如约为0.25mm。多个凸点电极11中每一个例如形成为球形，其高度(从绝缘层8到其最高部分的距离)例如为约0.15mm。
图2中，为了便于理解，只示出了22个凸点电极11，但一般说，64兆位DRAM具有50-60个电极焊盘9B和凸点电极11。
在焊盘排列重定位层16中，绝缘层6和绝缘层8由弹性模数低于氮化硅膜和氧化硅膜的材料构成，以便消除半导体器件20安装于印刷电路板上后，与印刷电路板的热膨胀差异造成的应力集中在凸点电极上的问题，绝缘层6和绝缘层8的厚度都形成为大于表面保护膜3的厚度。在该例中，绝缘层6和8例如都由聚酰亚胺系树脂构成，绝缘层6的厚度形成为例如约5-100微米，而绝缘层8的厚度形成为例如约5-100微米。
布线7例如由具有高导电率的铜(Cu)膜构成。电极焊盘9B由通过连续分别层叠例如铬(Cr)膜、包括72at％的镍(Ni)-28at％的铜的合金膜和金(Cu)膜形成的层叠膜形成，但不限于此，以确保形成凸点电极11时的润湿性。在凸点电极11形成时，金膜扩散到凸点中，几乎完全消失。
如图3所示，在半导体芯片15的背面15Y上，形成标记形成层10，以覆盖背面15Y。该标记形成层10例如由加入了碳的环氧系热固树脂构成。环氧系热固树脂与硅有高粘附性，因此，可以抑制标记形成层10剥离。
如图1所示，在标记形成层10上，形成识别标记12和识别标记13。识别标记12由表示一个半导体晶片中普通信息的标记例如表示产品名、公司名、产品类别和制造批量等的信息构成。识别标记13由两维代码标记构成，允许利用小面积记载大量信息。在该识别标记13中，记录有为该半导体器件20所特有的信息，例如DRAM的局部产品信息(局部状态：局部块、局部地址、局部I/O)等。这些识别标记12、13都在制造工艺的标示步骤中，利用激光标示法形成。激光标示法是一种激光束辐射到标记形成区的表面上，烧蚀被激光束辐射的部分，从而进行标示的方法。激光标示法不需要在标示前的清洗处理和标示后的干燥处理，标示后，识别标记消失的消失现象几乎不会发生。
接着，结合图5-20介绍制造上述晶片级CSP型半导体器件20的方法。
图5是解释半导体器件的制造的流程图，图6是用于制造半导体器件的半导体晶片的平面图，图7和图8是半导体晶片的平面图和其主要部分的剖面图，用于解释晶片前工艺处理，图9和图19是半导体晶片的主要部分的剖面图，用于解释电极焊盘排列重定位步骤，图11是半导体晶片的主要部分的剖面图，用于解释晶片背面研磨(背面研磨)步骤，图12是半导体晶片的主要部分的剖面图，用于解释标记形成层形成步骤，图13是展示用于制造半导体器件的半导体制造设备的结构的概况的示图，图14是用于解释晶片测试步骤的透视图，图15是半导体晶片的仰视图，用于解释标示步骤，图16是半导体晶片的平面图，图17是半导体晶片的主要部分的剖面图，用于解释凸点电极形成步骤，图18是半导体晶片的主要部分的剖面图，用于解释切片步骤，图19是半导体晶片的主要部分的剖面图，用于解释拾取步骤，图20是半导体晶片的主要部分的剖面图，用解释模具封装步骤。
首先，如图6所示，关于半导体晶片，制备例如厚约725微米且为单晶硅的半导体晶片(半导体衬底)1。
接着，半导体晶片1进行晶片前工艺处理(A)，从而如图7和8所示，在作为半导体晶片1的正面和背面(彼此相对的一个主表面和另一主表面)中的正面(一个主表面)的电路形成表面1X上，按矩阵形式形成具有DRAM作为电路的多个芯片形成区4。多个芯片形成区4中的每一个设置成通过用于切割半导体晶片1的切片区(划片区)5彼此隔开。通过在半导体晶片1的电路形成表面1X上，主要形成半导体元件、多层布线2、电极焊盘2A、表面保护膜3、开口3A等，来形成多个芯片形成区4中的每一个。
接着，在各芯片形成区4上，形成焊盘排列重定位层16(B)。具体说，首先，利用旋涂法，在表面保护膜3的整个表面上，形成例如包括聚酰亚胺系树脂的绝缘层6。绝缘层6形成为厚例如约5微米。然后，在绝缘层6中形成暴露电极焊盘2A的表面的开口6A。图9示出了到现在为止的各步骤。然后，在包括开口6A内部的绝缘膜6的整个表面上，例如利用低压CVD(化学汽相淀积)法或溅射法形成铜(Cu)膜。然后，构图铜膜，形成布线7。接着，在包括布线7的绝缘层6的整个表面上，利用旋涂法形成例如包括聚酰亚胺系树脂的绝缘层8。绝缘层8形成为例如厚约5微米。然后，形成暴露布线7的一端侧的开口8A和暴露布线7的另一端侧的开口8B。之后，在包括开口8A和8B内部的绝缘层8的整个表面上，依次分别层叠例如铬膜、包括72wt％的镍(Ni)和28wt％的铜(Cu)的合金膜和金(Au)膜，形成层叠膜。然后，构图层叠膜，形成测试电极焊盘9A和电极焊盘9B。接着，形成焊盘排列重定位层16，同时，形成排列间距大于电极焊盘2A的排列间距的电极焊盘9B。到目前已进行的各步骤示于图10。
然后，如图11所示，研磨半导体晶片1的背面1Y，减小其厚度(C)。该例中，研磨一直进行到半导体晶片1的厚度例如变为约400微米。
该步骤中，半导体晶片1被真空固定于研磨设备的真空吸持台上，半导体晶片1的电路形成表面1X侧与真空吸持台相对，但由于半导体晶片1的电路形成表面1X侧上没形成凸点电极(11)，所以，可以防止由于凸点电极(11)的凸凹造成的半导体晶片1的厚度变得不均匀。
该步骤中，由于在研磨半导体晶片1的背面1Y时，半导体晶片1的背面1Y侧上没形成识别标记(12，13)，所以可以防止其它情况下会因应力聚中在识别标记(12，13)的凸凹处造成的半导体晶片1龟裂。
然后，如图12所示，在半导体晶片1的背面1Y上，形成标记形成层10，从而覆盖其背面1Y(D)。利用包括其中加入了碳和有机溶剂的环氧系树脂的热固树脂，利用旋涂法，在半导体晶片1的背面1Y上形成该实施例的标记形成层10，尽管并不限于这样，然后，进行热处理，固化热固树脂，从而形成标记形成层10。
该步骤中，半导体晶片1真空固定于膜形成设备的真空吸持台上，其电路形成表面1X与真空吸持台相对，但在半导体晶片1的电路形成表面1X侧上，没形成凸点电极(11)，所以可以在不受凸点电极(11)的凸凹影响的条件下形成标记形成层10。
标记形成层10还可以按包括热固树脂的树脂膜热压粘合到半导体晶片1的背面1Y上的形式形成，所说热固树膜包括碳加入其中的环氧系树脂。这种情况下，也可以在不受凸点电极(11)的凸凹影响的条件下形成标记形成层10。
然后，利用图13所示半导体制造设备30A，进行晶片测试(E)和标示(F)。半导体制造设备30A包括晶片测试部分31、标示部分32、装载部分33、缓冲部分34、卸载部分35等。
装载部分33将半导体晶片1送到晶片测试部分31。缓冲部分34容纳已由晶片测试部分31处理过的半导体晶片1，然后，将所容纳的半导体晶片送到标示部分32。卸载部分35容纳已由标示部分32处理过的半导体晶片1。该例的半导体制造设备30A，在不将已由晶片测试部分31处理过的半导体晶片1的上下侧反转的情况下，在半导体晶片1的背面侧做标记。
在晶片测试(E)时，首先，从装载部分33馈送的半导体晶片1真空固定在真空吸持台31A上。半导体晶片1的真空固定是在半导体晶片1的背面1Y与真空吸持台31A相对的状态下进行的。真空吸持台31A构成为可以X-Y方向(平面方向)和Z方向(垂直方向)移动。真空吸持台31A上设有固定于支撑柱31B上的探针卡36。
然后，如图14所示，真空吸持台31A升高到使半导体晶片1达到探针卡36，并在半导体晶片1与探针卡36位置对准后，使探针卡36的探针36A与半导体晶片1的芯片形成区4中的测试电极焊盘9A接触。
然后，利用与探针卡36的探针36A电连接的测试器，测量各芯片形成区4中的电路的电特性，关于各电路的电特性结果的特性信息与关于各芯片形成区4的位置信息，一起存储于测试器的信息记录装置中。利用该步骤，相对于各芯片形成区4，确定归于无故障产品、故障产品、次品、各工作频率等的等级。进行了晶片测试的半导体晶片1容纳于缓冲部分34，然后，送到标示部分32。这种情况下，在馈送半导体晶片1到标示部分32的同时，半导体晶片1的各芯片形成区4的特性信息和位置信息传输到标示部分32。
关于标示(F)，首先，从缓冲部分34馈送的半导体晶片1真空固定于真空吸持台32A上，半导体晶片1的吸附固定在半导体晶片1的电路形成表面1X与真空吸持台32A相对的状态下进行。与上述真空吸持台31A类似，真空吸持台32A构成为可以X-Y方向和Z方向移动。真空吸持台32A之下设置有激光振荡器32B和悬空的反射镜32D。
然后，各芯片形成区4的位置信息从半导体晶片1的电路形成表面1X上的位置坐标转换成半导体晶片1背面上的位置坐标，并根据这样转换的各芯片形成区4的位置信息，利用激光标示法，在半导体晶片1的背面上对应于各芯片形成区4的各区域中，形成识别标记，该标记包含通过晶片测试得到的关于各电路的电特性结果的特性信息，如图15所示。另外，利用激光标示法，在对应于各芯片形成区4的半导体晶片1的背面1Y上，还形成了表示一个半导体晶片1的共同信息，例如产品名、公司名、产品类别、制造批量等。识别标记13由两维代码标记构成，这种标记允许以小面积记录大量信息。如图13所示，通过在标记形成层10的表面上辐射激光束32C，烧蚀由激光束32C辐射的部分，这样来进行激光标示法形成识别标记12、13，这样一来，几乎不会发生进行了标示后识别标记(12，13)消失的现象，但利用激光标示法，很难在半导体晶片1即半导体衬底的背面1Y上直接形成识别标记。原因是半导体晶片1的背面1Y有裂纹，因此易在半导体晶片1中引起龟裂。因此，到目前为止，利用激光标示法在半导体晶片1的背面侧1Y上形成识别标记仍未实际采用，但象该例一样，通过在半导体晶片1的背面1Y侧提供标示形成层10，可以利用激光标示法在半导体晶片的背面侧1Y上形成识别标记(12，13)。
该步骤中，半导体晶片1真空固定于标示部分(标示设备)32的真空吸持台32A上，其电路形成表面1X侧与真空吸持台32A相对，但由于半导体晶片1的电路形成表面1X上没形成凸点电极(11)，所以可以防止由于将半导体晶片1真空固定于标示部分32的真空吸持台32A上造成的凸点电极(11)变形。另外，可以防止半导体晶片1背面1Y的凸凹造成的识别标记(12，13)产生缺陷，所说凸凹是由凸点电极(11)的凸凹造成的。
该步骤中，标记形成层10由加入了碳的环氧系热固树脂形成。在激光束辐射到这种标记形成层10情况下，被激光辐射的部分中的碳蒸发，留下白色的辐射部分。因此，可以形成具有良好肉眼识别性的识别标记。
以使探针36A与半导体晶片1的电路形成表面1X接触测量电特性的方式进行晶片测试，并在半导体晶片1的背面1Y侧做标记，从而在同一设备的坐标系统中，相对于半导体晶片1转过来上侧朝下的方向，芯片形成区4的顺序和坐标的正负号反过来，因此，在标示步骤中，必须使它们反过来。
然后，如图17和18所示，在半导体晶片1的各芯片形成区4的各电极焊盘9B上，形成凸点电极(G)。凸点11的形成按以下方式进行，但不限于这样，例如，利用球馈送法，将球形焊料送到电极焊盘9B上，然后利用红外回流法熔化球形焊料。另外，凸点电极11的形成也可以按这样的方式形成，即，利用丝网印刷法在电极盘9B上印刷焊膏材料，然后，利用红外回流法熔化焊膏材料。
然后，在晶片级进行老化测试(H)。老化测试是一种目的在于在产品传到用户手上之前早期排除不合格产品的选择测试，老化测试按以下方式进行，在与用户使用条件可比拟的严格使用条件下(负载状态)，进行各芯片形成区4的电路操作，加速产生用户使用期间证明是不合格的产品，即某种意义上的不合格产品。
然后，半导体晶片1安装在切片膜片40的粘附层40A上。半导体晶片1的安装是在半导体晶片1的电路形成表面1X转而朝上的状态下进行的。
然后，利用切片设备，根据各芯片形成区4，分割半导体晶片1、标记形成层10和焊盘排列重定位层16(I)。结果，基本上完成了器件20，如图18所示。
然后，如图19所示，利用拾取设备的上推针42，从切片40下向上推半导体器件20，然后，利用拾取设备的真空吸取收集器43搬运被向上推的半导体器件20(J)，半导体器件20装入托盘44，如图20所示(K)。半导体器件20装入托盘44是在识别标记(12，13)转面朝上的状态下进行的。
下面，结合图21和22介绍引入了晶片级CSP型半导体器件20的存储组件(电子设备)的制造方法。
图21是解释存储组件制造的流程图，图22是存储组件的剖面图。
首先，多个半导体器件20放置在印刷电路板51的正面和背面(彼此相对的一个主表面和另一个主表面)中的正面(一个主表面)侧上(L)，然后，进行热处理，将多个半导体器件20安装到印刷电路板51的正面侧上(M)。接着，在印刷电路板51的背面侧上，放置多个半导体器件20(N)，然后，进行热处理，将多个半导体器件20安装到印刷电路板51的背面侧上(O)。然后，对多个半导体器件20的每个进行功能测试(P)，然后在印刷电路板51和多个半导体器件20之间填充树脂52(Q)，然后，再对多个半导体器件20进行功能测试(R)。结果，基本上完成了存储组件50。
以此方式，根据该实施例，可以实现以下效果：
(1)在半导体晶片1的电路形成表面1X上形成具有DRAM的多个芯片形成区4的步骤后，但在各芯片形成区4上形成凸点电极11的步骤之前，半导体器件20的制造还包括在半导体晶片1的背面1Y侧上对应于各芯片形成区4的区域中形成识别标记(12，13)的步骤。
因而，在识别标记形成于半导体晶片1的背面1Y侧上时，半导体晶片1的电路形成表面1X侧上没形成凸点电极11，并且因此可以防止由于将半导体晶片1真空固定于标示部分(标示设备)的真空吸持台32A上造成的凸点电极11变形。而且，还可以防止由于凸点电极11的凸凹造成的半导体晶片1背面1Y的凸凹引发缺陷识别标记。因此可以提高半导体器件20的成品率。
(2)在半导体晶片1的电路形成表面1X上形成具有DRAM的多个芯片形成区4的步骤后，但在各芯片形成区4上形成凸点电极11的步骤之前，制造半导体器件20的方法还包括研磨半导体晶片1的背面1Y的步骤。
因而，在研磨半导体晶片1的背面1Y时，半导体晶片1的电路形成表面1X上没形成凸点电极11，所以可以防止半导体晶片1的厚度由于凸点电极11的凸凹而变得不均匀。因此，在根据各芯片形成区4分割半导体晶片1的切片步骤中，可以防止由于不均匀厚度造成的半导体晶片1中发生龟裂，所以可以提高半导体器件20的成品率。
(3)在研磨半导体晶片1的背面1Y的步骤后，制造半导体器件20的方法还包括在半导体晶片1的背面1Y侧的对应于各芯片形成区4的区域中，形成识别标记的步骤。
因此，在研磨半导体晶片1的背面1Y时，半导体晶片1的背面上没形成识别标记，所以可以防止由于应力集中在识别标记的凸凹处造成的半导体晶片1中发生龟裂。因而，可以提高半导体器件20的成品率。
(4)在制造半导体器件20的方法中，标记形成层10由加入了碳的环氧系树脂形成。因而，在激光束辐射标记形成层10的情况下，被激光辐射部分中的碳蒸发，辐射部分变白。因此，可以形成具有良好肉眼可识别性的识别标记。
(5)在半导体晶片1的电路形成表面1X上形成多个具有DRAM作为电路的芯片形成区4的步骤后，但在根据各芯片形成区4分割半导体晶片1的步骤之前，半导体器件20的制造方法还包括测试各芯片形成区4中的DRAM的电特性的步骤，和根据上述测量步骤中得到的各DRAM的电特性结果，在半导体晶片1的背面1Y侧上对应于各芯片形成区4的区域上，形成包含该特性信息的识别标记13的步骤。
因此，可以在带有次品信息的状态下管理半导体器件，所以可以稳定和安全地管理半导体器件，而不受例如托盘内位置等不稳定条件的影响。
另外，半导体器件可以单独地自由处理，所以提高了它们用作引入存储组件中的部件的方便性。
(6)在制造半导体器件20时，识别标记13由两维代码标记构成。所以，可以在小面积内记录大量信息，并且可以很快地由机器读出，所以提高了存储组件50的生产率。
结合利用激光标示法进行识别标记形成的情况介绍了该实施例，但识别标记的形成也可以利用使用直接印刷标示设备、喷墨型标示设备待等的印墨标示法。这种情况下，可以在半导体晶片1的背面1Y上形成识别标记，但标记形成层10具有较好的墨附着性，所以识别标记变得难以擦除。
另外，结合利用激光标示法在标记形成层10上形成识别标记(12，13)的例子，介绍了该实施例，但也可以在不提供标记形成层10的情况下，在半导体晶片1的背面1Y上直接形成识别标记(12，13)。这种情况下，以不致引起半导体晶片1中发生龟裂的标记深度(要被烧蚀的硅的深度)，进行标示，例如小的标记深度为约2-3微米。
另外，结合利用激光标示法在标记形成层10上形成识别标记(12，13)的例子，介绍了该实施例，但识别标记(12，13)也可以在不提供标记形成层10的情况下，直接形成于半导体晶片1的背面1Y上。
另外，结合在晶片级进行老化测试介绍了该实施例，但老化测试也可以在切片步骤后即半导体晶片1分割成各半导体器件20后进行。
另外，结合使用半导体制造设备30A进行标示，而不将半导体晶片1的上下侧反转情况的例子，介绍了该实施例，但如图23所示，也可以使用半导体制造设备30B，该设备在晶片测试部分31和标示部分32之间设有晶片反转机构部分37。晶片反转机构部分37在将半导体晶片1的上下侧反转后将半导体晶片1送到标示部分32。
另外，结合利用测试器测量各芯片形成区4中各电路的电特性，并在关于各电路的电特性结果的特性信息与各芯片形成区4的位置信息一起存储于测试器的信息记录装置中后，将各芯片形成区4的位置信息从半导体晶片1的电路形成表面1X中的位置坐标，转换成半导体晶片1背面1Y上的位置坐标的例子，介绍了该实施例，但各芯片形成区4的位置信息也可以在从半导体晶片1的电路形成表面1X上的位置坐标，转换成半导体晶片1背面1Y上的位置坐标后存储于测试器的信息记录装置中。
以上根据上述实施例具体介绍了本发明人的发明，但很显然，本发明不限于上述实施例，可以在不偏离其宗旨的情况下做出种种变化。
例如，本发明可应用于半导体芯片(裸片)裸装于印刷电路板上的电子设备。

Claims (20)

1.一种制造半导体器件的方法，在半导体晶片的正面上形成具有电路的多个芯片形成区的步骤后，且在所说各芯片形成区上形成凸点电极的步骤前，包括在所说半导体晶片的背面侧上对应于所说各芯片形成区的区域中形成识别标记的步骤。
2.一种制造半导体器件的方法，在半导体晶片的正面上形成具有电路的多个芯片形成区的步骤后，且在将所说半导体晶片分割成所说各芯片形成区之前，包括在所说各芯片形成区中重定位电极焊盘的步骤，及在所说重定位的电极焊盘上形成凸点电极的步骤；及
在重定位所说电极焊盘的步骤后，且形成所说凸点电极的步骤前，还包括在所说半导体晶片的背面侧对应于所说各芯片形成区的区域中分别形成识别标记的步骤。
3.根据权利要求1的制造半导体器件的方法，其中所说识别标记利用激光标示法或印墨标示法形成于所说半导体晶片的背面上。
4.根据权利要求1的制造半导体器件的方法，其中所说识别标记利用激光标示法或印墨标示法形成于在所说半导体晶片的背面上形成的标记形成层上。
5.根据权利要求4的制造半导体器件的方法，其中所说标记形成层由加入了碳的环氧系树脂构成。
6.一种制造半导体器件的方法，在半导体晶片的正面上形成具有电路的多个芯片形成区的步骤后，且在所说各芯片形成区上形成凸点电极的步骤前，还包括研磨所说半导体晶片背面的步骤。
7.一种制造半导体器件的方法，在半导体晶片的正面上形成具有电路的多个芯片形成区的步骤后，且在将所说半导体晶片分割成所说各芯片形成区之前，还包括在所说各芯片形成区中重定位电极焊盘的步骤，及在所说重定位的电极焊盘上形成凸点电极的步骤；及
在重定位所说电极焊盘的步骤后，且形成所说凸点电极的步骤前，还包括研磨所说半导体晶片的背面的步骤。
8.根据权利要求6的制造半导体器件的方法，其中在研磨所说半导体晶片的背面的步骤后，且在形成所说凸点电极前，所说方法还包括在所说半导体晶片的背面上对应于所说各芯片形成区的区域中形成识别标记的步骤。
9.根据权利要求8的制造半导体器件的方法，其中所说识别标记利用激光标示法或印墨标示法形成于所说半导体晶片的背面上。
10.根据权利要求8的制造半导体器件的方法，其中所说识别标记利用激光标示法或印墨标示法形成于在所说半导体晶片的背面上形成的标记形成层上。
11.根据权利要求10的制造半导体器件的方法，其中所说标记形成层由加入了碳的环氧系树脂构成。
12.一种制造半导体器件的方法，包括：
在半导体晶片的正面上形成具有电路的多个芯片形成区的步骤；
测量所说各芯片形成区中各电路的电特性的步骤；
在所说半导体晶片的背面上对应于所说各芯片形成区的位置形成识别标记的步骤，所说识别标记包含在所说测量步骤获得的关于所说各电路的电特性结果的特性信息。
13.根据权利要求12的制造半导体器件的方法，其中在形成所说各芯片形成区的步骤之后，且在形成所说识别标记的步骤前，所说方法还包括在所说各芯片形成区中重定位电极焊盘的步骤。
14.根据权利要求13的制造半导体器件的方法，其中在重定位所说电极焊盘的步骤之后，且在形成所说识别标记的步骤前，所说方法还包括研磨所说半导体晶片的背面的步骤。
15.根据权利要求13的制造半导体器件的方法，其中在形成所说识别标记后，所说方法还包括在所说重定位的电极焊盘上形成凸点电极步骤。
16.根据权利要求15的制造半导体器件的方法，其中在形成所说凸点电极的步骤后，所说方法还包括将所说半导体晶片分割成所说各芯片形成区的步骤。
17.根据权利要求12的制造半导体器件的方法，其中所说识别标记包括两维代码标记。
18.根据权利要求12的制造半导体器件的方法，其中所说识别标记利用印墨标示法形成于所说半导体晶片的背面上。
19.根据权利要求12的制造半导体器件的方法，其中所说识别标记利用激光标示法或印墨标示法形成于在所说半导体晶片的背面上形成的标记形成层上。
20.根据权利要求19的制造半导体器件的方法，其中所说标记形成层由加入了碳的环氧系树脂构成。
CNB001049933A 1999-04-08 2000-04-07 半导体器件的制造方法 Expired - Fee Related CN1161832C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP101346/1999 1999-04-08
JP11101346A JP2000294607A (ja) 1999-04-08 1999-04-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1270416A true CN1270416A (zh) 2000-10-18
CN1161832C CN1161832C (zh) 2004-08-11

Family

ID=14298286

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001049933A Expired - Fee Related CN1161832C (zh) 1999-04-08 2000-04-07 半导体器件的制造方法

Country Status (5)

Country Link
JP (1) JP2000294607A (zh)
KR (1) KR100590639B1 (zh)
CN (1) CN1161832C (zh)
SG (2) SG91266A1 (zh)
TW (1) TW497189B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323436C (zh) * 2002-02-22 2007-06-27 松下电器产业株式会社 半导体装置及其制造方法
CN102097414A (zh) * 2010-11-24 2011-06-15 日月光半导体制造股份有限公司 具有标记导通柱的半导体装置
CN102385028A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 半导体装置缺陷点定位方法
CN101807511B (zh) * 2009-02-13 2012-03-28 万国半导体股份有限公司 激光标识晶片水平芯片级封装的方法
CN104115263A (zh) * 2011-12-30 2014-10-22 德卡技术股份有限公司 管芯向上的充分成型的扇出型晶片级封装
CN105097481A (zh) * 2014-04-24 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的封装方法
CN105304585A (zh) * 2015-10-23 2016-02-03 宁波芯健半导体有限公司 侧壁及背面带有绝缘保护的芯片封装结构及方法
CN106653955A (zh) * 2015-11-02 2017-05-10 上海博恩世通光电股份有限公司 一种识别芯片及其制作方法
CN107749395A (zh) * 2017-10-30 2018-03-02 武汉新芯集成电路制造有限公司 一种晶圆打标的方法
CN111095479A (zh) * 2017-09-20 2020-05-01 三菱电机株式会社 半导体装置、半导体装置的制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164264A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd ソフトレーザーマーク印字方法及び装置
JP4330821B2 (ja) * 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
US20050009298A1 (en) * 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
KR100445974B1 (ko) * 2001-12-01 2004-08-25 주식회사 이오테크닉스 칩 스케일 마커의 마킹 위치 보정 방법 및 그 장치
JP4260405B2 (ja) 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4537702B2 (ja) 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2005203696A (ja) * 2004-01-19 2005-07-28 Casio Micronics Co Ltd 半導体装置、その製造装置、および半導体装置へのマーキング方法
US8247773B2 (en) 2007-06-26 2012-08-21 Yamaha Corporation Method and apparatus for reading identification mark on surface of wafer
JP5733791B2 (ja) * 2011-03-18 2015-06-10 日本電波工業株式会社 圧電デバイス及びその製造方法
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169344A (en) * 1980-05-30 1981-12-26 Citizen Watch Co Ltd Manufacture of ic
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
US5843831A (en) * 1997-01-13 1998-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Process independent alignment system
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323436C (zh) * 2002-02-22 2007-06-27 松下电器产业株式会社 半导体装置及其制造方法
CN101807511B (zh) * 2009-02-13 2012-03-28 万国半导体股份有限公司 激光标识晶片水平芯片级封装的方法
CN102385028A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 半导体装置缺陷点定位方法
CN102097414A (zh) * 2010-11-24 2011-06-15 日月光半导体制造股份有限公司 具有标记导通柱的半导体装置
CN102097414B (zh) * 2010-11-24 2013-03-27 日月光半导体制造股份有限公司 具有标记导通柱的半导体装置
CN104115263B (zh) * 2011-12-30 2017-06-13 德卡技术股份有限公司 管芯向上的充分成型的扇出型晶片级封装
CN104115263A (zh) * 2011-12-30 2014-10-22 德卡技术股份有限公司 管芯向上的充分成型的扇出型晶片级封装
CN105097481A (zh) * 2014-04-24 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的封装方法
CN105304585A (zh) * 2015-10-23 2016-02-03 宁波芯健半导体有限公司 侧壁及背面带有绝缘保护的芯片封装结构及方法
CN106653955A (zh) * 2015-11-02 2017-05-10 上海博恩世通光电股份有限公司 一种识别芯片及其制作方法
CN106653955B (zh) * 2015-11-02 2019-02-01 上海博恩世通光电股份有限公司 一种识别芯片及其制作方法
CN111095479A (zh) * 2017-09-20 2020-05-01 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN111095479B (zh) * 2017-09-20 2023-10-03 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN107749395A (zh) * 2017-10-30 2018-03-02 武汉新芯集成电路制造有限公司 一种晶圆打标的方法
CN107749395B (zh) * 2017-10-30 2020-06-26 武汉新芯集成电路制造有限公司 一种晶圆打标的方法

Also Published As

Publication number Publication date
SG91266A1 (en) 2002-09-17
SG105578A1 (en) 2004-08-27
TW497189B (en) 2002-08-01
KR20010014700A (ko) 2001-02-26
CN1161832C (zh) 2004-08-11
KR100590639B1 (ko) 2006-06-19
JP2000294607A (ja) 2000-10-20

Similar Documents

Publication Publication Date Title
CN1161832C (zh) 半导体器件的制造方法
US11482554B2 (en) Semiconductor package and method of fabricating the same
JP3055104B2 (ja) 半導体パッケ―ジの製造方法
US6415977B1 (en) Method and apparatus for marking and identifying a defective die site
US6528330B2 (en) Semiconductor device manufacturing method
US8502394B2 (en) Multi-stacked semiconductor dice scale package structure and method of manufacturing same
JP2005332982A (ja) 半導体装置の製造方法
US11581257B2 (en) Semiconductor package
US20190096816A1 (en) Semiconductor packages and methods of forming the same
US7755083B2 (en) Package module with alignment structure and electronic device with the same
US7176567B2 (en) Semiconductor device protective structure and method for fabricating the same
US7385277B2 (en) Semiconductor chip and method of fabricating the same
US6556454B1 (en) High density contact arrangement
US20080305576A1 (en) Method of reducing warpage in semiconductor molded panel
US20240128236A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US20040188860A1 (en) Chip scale package and method for marking the same
CN101261942A (zh) 感测式半导体装置及其制法
US6391666B2 (en) Method for identifying defective elements in array molding of semiconductor packaging
US11908758B2 (en) Semiconductor package including dual stiffener
Harder et al. Low-Profile and Flexible Electronic Assemblies Using Ultra-Thin Silicon—The European FLEX-SI Project
US20240071840A1 (en) Method for manufacturing electronic device
Kurata et al. Flip-chip fine package and its assembly line development for GaAs MCM
Christison Pushing the barriers of wafer level device integration: High-speed assembly, the case for MicroTape.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee