KR20110008068A - 실리콘 웨이퍼의 엣지 에칭 방법 - Google Patents

실리콘 웨이퍼의 엣지 에칭 방법 Download PDF

Info

Publication number
KR20110008068A
KR20110008068A KR1020107024490A KR20107024490A KR20110008068A KR 20110008068 A KR20110008068 A KR 20110008068A KR 1020107024490 A KR1020107024490 A KR 1020107024490A KR 20107024490 A KR20107024490 A KR 20107024490A KR 20110008068 A KR20110008068 A KR 20110008068A
Authority
KR
South Korea
Prior art keywords
wafer
edge
point
peripheral edge
central axis
Prior art date
Application number
KR1020107024490A
Other languages
English (en)
Inventor
헨리 에프. 어크
피터 디. 알브레히트
유진 알. 홀랜더
토마스 이. 도안
주디 에이. 슈미츠
롤랜드 알. 반다메
구오쿠앙 장 (데이비드)
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈, 인크. filed Critical 엠이엠씨 일렉트로닉 머티리얼즈, 인크.
Publication of KR20110008068A publication Critical patent/KR20110008068A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y10T428/219—Edge structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 일반적으로 실리콘 웨이퍼의 제조에 관한 것이며, 보다 상세하게는 실리콘 웨이퍼의 엣지를 에칭하는 엣지 에칭 장치 및 방법에 관한 것이다.

Description

실리콘 웨이퍼의 엣지 에칭 방법{METHODS FOR ETCHING THE EDGE OF A SILICON WAFER}
본 발명은 일반적으로 실리콘 웨이퍼의 제조에 관한 것이며, 보다 상세하게는 실리콘 웨이퍼의 엣지를 에칭하는 장치 및 방법에 관한 것이다.
반도체 웨이퍼는 일반적으로 후속 절차들에서의 웨이퍼의 적당한 배향을 위해 하나 이상의 플랫(flat) 또는 노치(notch)를 갖도록 트리밍되고 연삭되는 단결정 잉곳(예를 들어, 실리콘 잉곳)으로부터 제조된다. 잉곳은 이어서 개별적인 웨이퍼들로 슬라이싱된다. 개별적인 웨이퍼들은 웨이퍼의 두께를 줄이기 위해, 슬라이싱 및/또는 기타 처리 동작들에 의해 야기된 손상을 제거하기 위해, 또 (예를 들어, 웨이퍼의 전방 표면에) 적어도 하나의 고반사 표면을 생성하기 위해 다수의 처리 동작들을 거친다.
적어도 하나의 고반사 표면을 갖는 것에 부가하여, 고급 응용을 위한 반도체 웨이퍼들은 양호하게는 평탄하고 손상이 없으며 연마되어 있는 엣지를 갖는다. 손상된 엣지는 웨이퍼의 열 처리 동안에 엣지 슬립(edge slip)을 야기할 수 있다. 그에 부가하여, 거칠거나 피팅이 있는(pitted) 엣지는 습식 세정조(wet cleaning bath)에서 나중에 해방될 수 있는 입자들을 포획할 수 있다. 해방된 입자들은 이어서 바람직하지 않게도 웨이퍼의 표면으로 이동할 수 있다. 게다가, 어떤 응용들에서, 웨이퍼의 엣지에 증착될 수 있는 다양한 막들이 웨이퍼 표면 상에 증착된다. 엣지가 충분히 평탄하지 않는 경우, 엣지에 있는 잔류 막 증착(residual film deposit)이 벗겨질 수 있다. 플레이크(flake)가 웨이퍼의 표면과 접촉하게 될 수 있음으로써 표면 결함을 야기할 수 있다. 종래의 실리콘 웨이퍼 처리는 통상적으로 충분히 평탄한 엣지를 제공하기 위해 엣지 처리 동작(예를 들어, 연마 또는 에칭)을 포함한다.
엣지 처리 이전에, 실리콘 웨이퍼는 통상적으로 원하는 평탄도의 웨이퍼를 제공하기 위한 랩핑(lapping) 또는 연삭 동작과 그에 뒤이은 원하는 표면 거칠기를 갖는 웨이퍼를 생성하는 에칭 동작(산성 또는 가성)을 거친다. 평탄화 및 에칭 동작 후에, 웨이퍼는 통상적으로 평탄한 전방 및 후방 웨이퍼 표면을 제공하기 위해 양면 연마 동작을 거친다.
엣지 연마 동작에서, 임의의 배향 노치 또는 플랫을 포함하는 웨이퍼 엣지가 통상적으로 웨이퍼 엣지에 대해 압착되는 연마 패드 또는 기타 표면에 실리카를 도포함으로써 연마된다. 일반적으로, 이러한 연마 동작들은 별도의 스테이션에서 수행되고, 공정 카세트로부터 건식 웨이퍼를 제거하는 것, 웨이퍼에 있는 노치들을 정렬하는 것, 웨이퍼에 있는 노치들을 연마하는 것, 웨이퍼의 엣지를 연마하는 것, 웨이퍼를 스크러빙 및/또는 세정하는 것, 웨이퍼를 스핀 건조(spin drying)시키는 것, 및 이어서 건식 웨이퍼를 공정 카세트로 반환하는 것(이 공정 카세트에서 웨이퍼가 그 다음 스테이션으로 이동될 수 있음)을 포함한다. 엣지 연마가 효과적인 것으로 밝혀졌지만, 이 동작은 처리 시간 및 비용을 증가시킨다.
엣지 에칭 동작들은 통상적으로 에칭제를 실리콘 웨이퍼의 엣지로, 통상적으로 주변 엣지로부터 웨이퍼 표면의 평탄한 부분으로 뻗어 있는 표면의 그 부분으로 보내는 것을 포함한다. 에칭제가 웨이퍼 표면의 평탄한 부분과 상당히 접촉하는 것을 방지하는 것이 다양한 방법들에 의해 해결된다. 이러한 방법들은 웨이퍼를 척(chuck)으로 지지하는 것 및 에칭제를 웨이퍼 표면의 엣지로 보내는 것을 포함한다. 그렇지만, 이러한 유형의 방법들에서, 웨이퍼 노치의 윤곽(contour) 내에서 웨이퍼의 주변 엣지를 에칭하는 것이 어려울 수 있다. 다양한 다른 방법들은 웨이퍼를 서로 적층하는 것, 종종 인접한 웨이퍼들 사이에 개스킷을 포함시키는 것, 및 에칭제를 웨이퍼의 노출된 엣지 부분으로 보내는 것을 수반한다. 이러한 유형의 엣지 에칭 동작들의 한가지 단점은 에칭 후에 웨이퍼들을 분리시키기가 어렵다는 것이다.
연삭 기술의 최근의 진보는 향상된 나노토폴로지(nanotopology)로 더 평탄한 웨이퍼를 제공하며, 연삭 표면 깊이가 더 균일하고 얕게 되었다. 그에 부가하여, 최근의 양면 연마 동작은 웨이퍼의 양측에서 소량의 표면 손상의 제거라는 이점을 제공한다. 실제로, 양면 연마에 의한 증가된 스톡 제거(stock removal)는 엣지 처리(예를 들어, 연마) 동작에 대한 부담을 증가시킬 수 있다.
따라서, 현재의 엣지 처리 동작들의 단점들을 해결하고 웨이퍼 처리의 다양한 측면들에서의 최근의 발전들(예를 들어, 연삭 및/또는 양면 연마)을 이용하는 웨이퍼 처리 동작들에서 사용하기에 적당한 웨이퍼 엣지 처리 방법이 여전히 필요하다.
<발명의 요약>
따라서, 간략히 말하면, 본 발명은 일반적으로 실리콘 웨이퍼의 엣지를 처리(예를 들어, 에칭)하는 방법에 관한 것이다.
상세하게는, 본 발명은 실리콘 웨이퍼의 표면으로부터 실리콘을 제거하는 방법에 관한 것이다. 웨이퍼는 중심축, 중심축에 일반적으로 수직인 전방 표면 및 후방 표면, 중심축으로부터 웨이퍼의 주변 엣지를 따라 있는 점으로 뻗어 있는 반경(R), 중심축에 가장 가까이 있는 웨이퍼의 주변 엣지를 따라 있는 점, 및 웨이퍼의 전방 표면 및 후방 표면의 엣지 부분들을 포함한다. 엣지 부분들은, 가장 가까운 주변 엣지 점부터 가장 가까운 주변 엣지 점과 중심축 사이의 점까지, 가장 가까운 주변 엣지 점으로부터 단지 약 15 mm 뻗어 있다. 이 방법은 (i) 웨이퍼의 주변 엣지, (ii) 웨이퍼의 전방 표면의 엣지 부분, 및 (iii) 웨이퍼의 후방 표면의 엣지 부분을 에칭제와 접촉시키는 단계를 포함한다.
다양한 실시예들에서, 웨이퍼를 에칭제와 접촉시키는 것은 웨이퍼의 평탄도(flatness)를 약 50%보다 많이 감소시키기 이전에 행해진다.
다른 실시예들에서, 웨이퍼를 에칭제와 접촉시키기 이전에, 웨이퍼는 적어도 약 20 미크론의 총 두께 변동을 갖는다.
다양한 다른 실시예들에서, 이 방법은 엣지-에칭된 웨이퍼의 총 두께 변동을 약 3 미크론 미만으로 감소시키는 단계를 더 포함한다.
또 다른 실시예들에서, 전방 표면 및 후방 표면의 엣지 부분은, 가장 가까운 주변 엣지 점부터 가장 가까운 주변 엣지 점과 중심축 사이의 점까지, 가장 가까운 주변 엣지 점으로부터 약 1 mm 내지 약 15 mm 뻗어 있다.
또 다른 실시예들에서, 이 방법은 엣지-에칭된 웨이퍼의 평탄도를 적어도 약 50%만큼 감소시키는 단계, 엣지-에칭된 웨이퍼의 주변 엣지, 전방 표면 및 후방 표면을, 수산화물 이온의 공급원을 포함하는 수용액 형태의 가성 에칭제(caustic etchant)와 접촉시키는 단계, 엣지-에칭된 웨이퍼의 전방 표면 및 후방 표면을 연마하는 단계, 및 엣지-에칭된 웨이퍼의 주변 엣지를 연마하는 단계를 포함한다.
본 발명은 또한 중심축, 중심축에 일반적으로 수직인 전방 표면 및 후방 표면, 중심축으로부터 주변 엣지를 따라 있는 점으로 뻗어 있는 반경(R), 중심축에 가장 가까이 있는 주변 엣지를 따라 있는 점, 가장 가까운 주변 엣지 점부터 가장 가까운 주변 엣지 점과 중심축 사이의 점까지, 가장 가까운 주변 엣지 점으로부터 단지 약 15 mm 뻗어 있는 웨이퍼의 전방 표면 및 후방 표면의 엣지 부분들, 및 가장 가까운 주변 점과 중심축 사이의 점으로부터 중심축으로 뻗어 있는 웨이퍼의 전방 표면 및 후방 표면의 중심 부분들을 포함하는 실리콘 웨이퍼에 관한 것이다. 웨이퍼의 전방 표면 및 후방 표면은 적어도 20 미크론의 총 두께 변동을 갖는다. 웨이퍼의 전방 표면 및 후방 표면의 중심 부분은 적어도 약 0.3 μm Ra의 표면 거칠기를 갖는다. 웨이퍼의 전방 표면 및 후방 표면의 엣지 부분은 약 0.3 μm Ra 미만의 표면 거칠기를 갖는다.
본 발명의 다른 측면에서, 실리콘 웨이퍼는 중심축, 중심축에 일반적으로 수직인 전방 표면 및 후방 표면, 중심축으로부터 주변 엣지를 따라 있는 점으로 뻗어 있는 반경(R), 중심축에 가장 가까이 있는 주변 엣지를 따라 있는 점, 가장 가까운 주변 엣지 점부터 가장 가까운 주변 엣지 점과 중심축 사이의 점까지 뻗어 있는 웨이퍼의 전방 표면 및 후방 표면의 엣지 부분들, 및 가장 가까운 주변 점과 중심축 사이의 점으로부터 중심축으로 뻗어 있는 웨이퍼의 전방 표면 및 후방 표면의 중심 부분들을 포함한다. 웨이퍼의 전방 표면 및 후방 표면은 적어도 20 미크론의 총 두께 변동을 갖는다. 웨이퍼의 전방 표면 및 후방 표면의 중심 부분은 적어도 약 0.3 μm Ra의 표면 거칠기를 갖는다. 웨이퍼의 전방 표면 및 후방 표면의 엣지 부분은 약 0.2 μm Ra 미만의 표면 거칠기를 갖는다.
본 발명은 또한 케이싱(casing) 및 케이싱 내에 배치된 복수의 롤러를 포함하는 엣지 에칭 장치에 관한 것이다. 각각의 롤러는 중심축과, 각각의 인접한 롤러의 환상 홈(annular groove)과 일반적으로 평행하게 정렬되어 있는 복수의 환상 홈들을 포함한다.
도 1 및 도 2는 종래의 웨이퍼 처리에서의 처리 단계들을 나타낸 블록도.
도 3은 본 발명의 일 실시예의 웨이퍼 처리 방법에서의 처리 단계들을 나타낸 블록도.
도 4는 본 발명의 방법에 의해 처리될 수 있는 웨이퍼의 사시도.
도 5는 웨이퍼의 일부분이 절단되어 있는 도 4의 웨이퍼의 부분 사시도.
도 6은 본 발명의 일 실시예에 따른 엣지 에칭 장치의 측면도.
도 7은 웨이퍼를 갖지 않는 장치를 나타낸 도 6의 엣지 에칭 장치의 상면도.
도 8은 웨이퍼가 로드되어 있는 장치를 나타낸 도 6의 엣지 에칭 장치의 상면도.
도 9는 뚜껑이 열린 위치에 있는 장치를 나타낸 도 6의 엣지 에칭 장치의 측면도.
도 10은 엣지 에칭 이전 및 엣지 에칭 이후의 실리콘 웨이퍼의 표면 및 두께를 개략적으로 나타낸 도면.
도 11은 본 발명의 일 실시예의 롤러의 측면도.
도 12는 도 11의 롤러의 홈을 나타낸 확대 측면도.
도 13은 본 발명의 방법에 의해 처리될 수 있는 웨이퍼 엣지의 확대 측면도.
도 14는 도 12의 홈과 맞물려 있는 웨이퍼를 나타낸 확대 측면도.
도 15는 본 발명의 제2 실시예에 따른, 홈과 맞물려 있는 웨이퍼를 나타낸 확대 측면도.
도 16은 본 발명의 제3 실시예에 따른, 홈과 맞물려 있는 웨이퍼를 나타낸 확대 측면도.
도 17은 도 11의 롤러의 단면도.
도 18은 본 발명의 제2 실시예의 롤러의 측면도.
도 19는 도 18의 롤러의 단면도.
도면들 전체에 걸쳐 대응하는 참조 번호는 대응하는 부분을 나타낸다.
본 발명은 산성 에칭제(acidic etchant) 또는 가성 에칭제(caustic etchant)로 실리콘 웨이퍼의 엣지 부분을 처리하는 방법을 제공한다. 본 발명에 따르면, 이전의 처리(예를 들어, 엣지 연삭)에 의해 야기되는 웨이퍼 손상을 제거하기 위해 웨이퍼의 엣지가 에칭된다. 상세하게는, 본 발명의 방법은 웨이퍼의 평탄도가 상당히 감소하기 이전에 웨이퍼의 엣지를 처리하는 단계를 포함한다. 예를 들어, 본 발명의 다양한 실시예들에서, 랩핑 또는 연삭 동작 이전에(예를 들어, 웨이퍼의 평탄도를 적어도 약 50%(GBIR법에 의해 측정됨)만큼 감소시키기 이전에) 엣지 에칭 동작이 수행된다.
일 실시예에서, 웨이퍼의 엣지 부분을 처리하는 단계는 웨이퍼의 전방 표면 및/또는 후방 표면의 일부분을 가성 에칭제(다른 실시예에서는, 산성 에칭제)와 접촉시키는 단계를 포함한다. 가성 에칭제 또는 산성 에칭제의 사용이 웨이퍼 엣지 및 에칭제와 접촉된 웨이퍼 표면의 임의의 다른 부분의 평탄도를 열화시킬 수 있다는 것에 주목해야 한다. 그렇지만, 엣지 에칭 동작의 이러한 잠재적인 결점이 웨이퍼의 평탄도 처리 이전에 엣지 에칭 동작을 수행하는 것[엣지 에칭(예를 들어, 양면 연마)에 의해 야기된 웨이퍼 평탄도 열화를 해결하기에 적당함]에 의해 해결될 수 있다.
도 1은 종래의 웨이퍼 처리 흐름을 나타낸 것이다. 도시된 바와 같이, 웨이퍼 성형(wafer shaping) 동작(예를 들어, 웨이퍼 랩핑 및/또는 연삭 동작) 동안에 웨이퍼에 대한 기계적 손상을 제거하기 위해 또한 엣지 연삭 동작 동안에 야기된 웨이퍼에 대한 엣지 손상을 제거하기 위해 웨이퍼의 표면이 (산성 또는 가성) 에칭된다. 특정의 엣칭 동작에 상관없이, 에칭된 웨이퍼가 통상적으로 엣지 연마 동작을 거치고, 이어서 양면 연마 동작을 거친다. 전술한 바와 같이, 양면 연마 동작은 일반적으로 웨이퍼 표면의 엣지를 처리하지 않는다. 도 2는 웨이퍼가 양면 연삭 동작, 가성 에칭(caustic etching), 및 그에 뒤이은 엣지 연마에 의해 처리되는 종래의 웨이퍼 처리 흐름의 부가의 일례를 나타낸 것이다.
도 3은 본 발명에 따른, 웨이퍼 처리 흐름의 일 실시예를 나타낸 것이다. 도시된 바와 같이, 웨이퍼는 양면 연삭 평탄도 처리 이전에 엣지 에칭을 거친다. 상기한 바와 같이, 엣지 에칭에 의해 야기된 웨이퍼 표면 손상은 후속하는 웨이퍼 처리에 의해 해결된다. 그에 부가하여, 본 발명의 실시예들에 따른 엣지 에칭은 도 2에 도시한 엣지 연마를 비롯한 종래의 엣지 처리 방법들보다 이점들을 제공한다. 즉, 앞서 언급한 바와 같이, 종래의 엣지 연마 동작들은 일반적으로 웨이퍼 처리 시간 및 비용을 증가시키는 웨이퍼의 다단계 처리를 필요로 하는 반면, 본 발명의 실시예들의 엣지 에칭 공정은 이러한 종래의 엣지 연마 동작들보다 더 간단하고 더 경제적이다. 예를 들어, 엣지 에칭 방법의 장비 및 재료 비용이 일반적으로 종래의 다단계 엣지 연마 동작들과 연관된 비용보다 일반적으로 더 낮다.
그에 부가하여, 본 발명의 방법은, 웨이퍼 표면 전체가 에칭제와 접촉하지 않기 때문에, 과도한 재료 비용을 피한다. 게다가, 본 명세서의 다른 곳에서 언급하는 바와 같이, 본 방법은 종종 어렵고 및/또는 시간이 걸리는 다양한 종래의 엣지 에칭 동작들과 연관된 엣지 에칭의 완료 시에 적층된 웨이퍼들을 분리할 필요가 없게 해준다. 본 명세서에 개시된 엣지 에칭 방법들은 또한 엣지 연마 시간을 감소시키며, 따라서 처리 공정의 처리율(throughput)을 증가시킬 수 있다.
본 방법에 의해 처리될 실리콘 웨이퍼 표면의 엣지 부분이 일반적으로 웨이퍼의 엣지 부분을 에칭제에 침적(immerse)시킴으로써 에칭제와 접촉된다. 다양한 실시예들에서, 에칭제를 포함하는 수조(bath)에 엣지 부분을 침적시킴으로써 웨이퍼의 엣지 부분을 계속하여 접촉시키기 위해 웨이퍼가 회전된다. 예를 들어, 에칭제 또는 에칭제를 포함하는 수조의 상부 표면에 일반적으로 평행한 축을 중심으로(예를 들어, 에칭제 또는 수조에 일반적으로 평행한 축을 중심으로 또는 에칭제 또는 수조의 상부 표면에 대해 0° 내지 89°의 범위의 각도로) 웨이퍼를 회전시킴으로써 엣지 부분이 에칭제와 접촉될 수 있다. 예를 들어, 웨이퍼는 통상적으로 에칭제의 상부 표면에 대해 약 0° 내지 약 60°, 약 0° 내지 약 40°, 약 0° 내지 약 20° 또는 약 0° 내지 약 10°의 각도로 배향된 축을 중심으로 회전된다.
I. 시작 재료
본 발명의 실시예들의 공정들은 일반적으로 단결정 실리콘 잉곳으로부터 슬라이싱되고, 웨이퍼의 주변 엣지를 프로파일링(profile) 및/또는 챔퍼링(chamfer)하기 위해, 예를 들어, 종래의 연삭 장치를 사용하여 추가적으로 처리된 실리콘 웨이퍼를 시작 재료로서 이용한다. 이 처리는 추가의 처리 동안의 웨이퍼 손상의 위험을 감소시키고, 슬라이싱 공정에 의해 야기되는 불균일한 손상을 감소시키며, 전방 표면 및 후방 표면의 전반적인 평탄도 및 평행성 및 평탄도를 대체로 향상시킨다. 웨이퍼가 당업자에게 공지된 임의의 수단[예를 들어, 내경(internal diameter) 슬라이싱 장치 또는 와이어쏘(wiresaw) 슬라이싱 장치 등]을 사용하여 잉곳으로부터 슬라이싱될 수 있다. 웨이퍼 슬라이싱 및 연삭 공정은 당업자에게 공지되어 있다.
종래의 처리의 정확한 조합과 상관없이, 실리콘 웨이퍼 시작 재료는 의도된 반도체 응용에 적절한 어떤 전도성 유형, 저항, 직경, 결정 배향, 및 목표 두께라도 가질 수 있다. 예를 들어, 웨이퍼 직경은 일반적으로 적어도 약 100 mm이고, 약 150 mm, 약 200 mm, 약 300 mm, 약 450 mm 또는 그 이상일 수 있으며, 웨이퍼의 두께는 약 475 μm 내지 약 900 μm 또는 그 이상일 수 있고, 두께는 통상적으로 직경이 증가함에 따라 증가한다. 달리 말하면, 웨이퍼의 직경은 적어도 약 25 mm 또는 적어도 약 50 mm일 수 있고, 심지어 약 75 mm, 약 100 mm, 약 150 mm, 약 225 mm 또는 그 이상일 수 있다. 웨이퍼는, 예를 들어, <100>, <110> 및 <111> 결정 배향을 비롯한 어떤 결정 배향이라도 가질 수 있다.
II. 엣지 에칭
일반적으로, 본 발명의 실시예들의 방법들은 평탄한 엣지 표면을 제공하기 위해 웨이퍼의 주변 엣지(peripheral edge) 및 엣지 부분(edge portion)으로부터 실리콘을 제거함으로써 실리콘 웨이퍼의 주변 엣지 및 엣지 부분을 처리하는 단계를 포함한다. 통상적으로, 중심축에 가장 가까운 웨이퍼의 주변 엣지를 따라 있는 점이 노치에 의해 정의된다. 본 명세서에서 사용되는 바와 같이, "노치 깊이(notch depth)"라는 용어는 배향 노치가 뻗어 있는 중심축 쪽으로의 반경을 따라 있는 그 점을 말한다. 이러한 실시예들에 따르면, 에칭제와 접촉되는 웨이퍼의 엣지 부분이 웨이퍼의 주변 엣지 및 노치 깊이와 중심축 사이의 점(예를 들어, 상기한 제한들 중 임의의 제한 내에서 주변 엣지로부터 단지 약 15 mm에, 주변 엣지로부터 또는 중심축에 가장 가까운 주변 엣지 점으로부터 약 1 mm 내지 약 15 mm에 있는 점)에 의해 정의된다.
이제 도 4를 참조하면, 본 방법에 의해 처리되는 실리콘 웨이퍼는 일반적으로 중심축(X), 일반적으로 중심축에 수직인 전방 표면(3) 및 후방 표면(5), 그리고 중심축으로부터 웨이퍼의 주변 엣지 상의 점으로 뻗어 있는 반경(R)을 포함한다. 웨이퍼는 또한 주변 엣지(7) 및 엣지 부분(11)을 포함한다. 엣지 부분은 엣지(7)에 가장 가까운 주변 엣지 점(13)부터 주변 엣지 점(13)보다 중심축에 더 가까운 제2 점(15)까지 뻗어 있다. 이 점들은 웨이퍼 둘레에 원을 형성하도록 뻗어 있으며, 도 4에서 점선 원으로 나타내어져 있다.
처리된 웨이퍼는 또한 일반적으로 웨이퍼(1)의 주변 엣지(7)에 하나 이상의 플랫 또는 배향 노치(9)를 포함하고 있다. 주변 엣지는 복수의 플랫을 포함할 수 있지만, 일반적으로 중심축(X)에 가장 가까운 웨이퍼(1)의 주변 엣지를 따라 있는 하나의 점을 포함한다. 에칭제와 접촉되는 웨이퍼 표면의 엣지 부분(11)은 중심축에 가장 가까운 주변 엣지를 따라 있는 점부터 가장 가까운 주변 엣지와 중심축 사이의 점까지 뻗어 있는 웨이퍼 표면의 부분에 대응한다. 일반적으로, 엣지 부분은 가장 가까운 주변 엣지 점으로부터 단지 약 15 mm에 있는 점에 의해 정의된다. 다양한 실시예들에서, 엣지 부분은 가장 가까운 주변 엣지 점으로부터 단지 약 12 mm, 단지 약 10 mm, 단지 약 8 mm 또는 단지 약 6 mm에 있는 점(예를 들어, 가장 가까운 주변 엣지 점으로부터 단지 약 5 mm, 단지 약 4 mm, 단지 약 3 mm, 단지 약 2mm, 또는 단지 약 1 mm에 있는 점)에 의해 정의된다. 에칭제와 접촉되는 엣지 부분은 일반적으로 웨이퍼의 주변 엣지와, 웨이퍼의 전방 표면 및 후방 표면의 일부분을 포함한다.
이들 및 다양한 기타 실시예들에서, 웨이퍼 표면의 엣지 부분은 가장 가까운 주변 엣지 점으로부터 약 1mm 내지 약 15 mm에, 가장 가까운 주변 엣지 점으로부터 약 1 mm 내지 약 12 mm에, 또는 주변 엣지 점으로부터 약 1 mm 내지 약 10 mm에 있는 점에 의해 정의된다. 통상적으로, 엣지 부분은 가장 가까운 주변 엣지 점으로부터 약 1mm 내지 약 8 mm에, 가장 가까운 주변 엣지 점으로부터 약 1 mm 내지 약 6 mm에, 또한 보다 통상적으로 가장 가까운 주변 엣지 점으로부터 약 1 mm 내지 약 5 mm에(예를 들어, 가장 가까운 주변 엣지 점으로부터 약 1mm 내지 약 4 mm에, 약 1 mm 내지 약 3 mm에, 또는 약 1 mm 내지 약 2 mm에) 있는 점에 의해 정의된다.
도 5에 도시된 바와 같이, 웨이퍼의 엣지(7)는 2개의 베벨(bevel)(7a) 및 베벨들 중간에 있는 정점부(7b)를 포함한다.
살펴본 바와 같이, 웨이퍼 표면의 엣지 부분과 에칭제와의 접촉은 주변 엣지와 웨이퍼의 전방 표면 및/또는 후방 표면의 일부분과의 접촉을 포함한다. 그렇지만, 에칭제의 불필요한 소비를 최소화하기 위해, 웨이퍼 표면의 상당 부분(예를 들어, 웨이퍼의 전체적인 침적)의 접촉은 일반적으로 회피된다. 이 점에서, 전방 표면 및 후방 표면이 에칭제와 접촉되는 반경 방향 거리(radial distance)가 일반적으로 비슷하지만 처리 조건 및 장치 제한에 기초하여 변할 수 있다는 것에 주목해야 한다.
본 발명의 실시예들의 공정들은 일반적으로 하나 이상의 웨이퍼의 엣지 부분을 에칭제의 수조(bath) 또는 풀(pool)에 침적시킴으로써 수행된다. 본 발명의 범위 내에서 다른 공정들이 생각된다. 일반적으로, 웨이퍼(들)의 회전이 에칭제의 풀 또는 수조에 웨이퍼를 침적시키도록 하나 이상의 웨이퍼가 위치된다. 앞서 살펴본 바와 같이, 종래의 엣지 연마는 통상적으로 다단계 동작을 수반한다. 본 발명의 실시예들의 공정은 1-단계 동작이고, 예를 들어, 도 3에 도시된 바와 같이 웨이퍼 성형 동작(예를 들어, 엣지 연삭)과 웨이퍼 표면의 가성 에칭 사이를 비롯하여 전체적인 실리콘 웨이퍼 처리 동작에 쉽게 포함될 수 있다. 또한, 본 공정이 복수의 웨이퍼들의 동시 처리에 적합하기 때문에 공정 효율성과 관련하여 추가의 이점을 제공한다는 것에 주목해야 한다. 보다 상세하게는, 본 공정은 적어도 2개, 적어도 4개, 적어도 5개, 적어도 6개, 적어도 8개, 적어도 10개, 또는 그 이상의 웨이퍼들의 엣지 부분을 처리하도록 쉽게 구성될 수 있다. 예를 들어, 본 공정은 적어도 10개의 웨이퍼, 적어도 20개의 웨이퍼, 적어도 30개의 웨이퍼, 적어도 40개의 웨이퍼, 또는 적어도 50개의 웨이퍼를 처리하도록 구성될 수 있다.
일 실시예에서, 웨이퍼들은 엣지 에칭 바로 전에 또는 바로 후에 약한 가성 에칭(light caustic etch)을 거친다. 약한 가성 에칭은 웨이퍼에서의 응력을 완화시키며 엣지 에칭에 의해 야기된 굽어짐(bowing) 또는 휨(warp)을 방지하는 데 도움을 준다. 약한 에칭은 웨이퍼의 표면으로부터 약 0.5 μm 내지 약 2 μm, 보다 통상적으로는 약 0.8 μm 내지 약 1.2 μm의 재료를 제거할 수 있다. 다른 실시예에서, 웨이퍼는 웨이퍼 평탄도를 감소시키기 위해 엣지 에칭 이후에 양면 연삭을 거친다.
III. 엣지 에칭 장치
도 6 내지 도 9는 본 발명의 공정들에서 사용하기에 적합한 엣지 에칭 장치 또는 에처(etcher)(20)의 일 실시예를 나타낸 것이다. 도 6에 도시된 바와 같이, 엣지 에처(20)는 일반적으로 케이싱(25)을 포함한다. 케이싱(25) 내에는 다수의 웨이퍼들(45)을 지지할 수 있는 롤러들(35)이 있다. 롤러들(35)이 도 6에 도시된 것 이외의 다양한 다른 배열들로 위치될 수 있다는 것을 잘 알 것이다. 예를 들어, 에처(20)가 도 6에 도시된 것보다 더 많은 또는 더 적은 롤러들(35)을 포함할 수 있다. 그에 부가하여, 에처는 웨이퍼(45)의 외측 엣지 둘레에 하나의 연속적인 롤러들의 섹션[예를 들어, 도 6에 도시된 롤러들(35)의 섹션들 사이에 있는 롤러들]을 포함할 수 있다. 구동 메카니즘(도시 생략)은 롤러들(35)의 회전을 구동한다. 구동 메카니즘은 엣지 에칭 장치의 롤러들 각각을 구동하기 위해 회전하는 기어를 포함할 수 있다. 기어는, 예를 들어, 전기 모터에 의해 구동될 수 있다.
장치(20)는 또한 케이싱(25) 내에 상부 롤러들(46)을 포함할 수 있다. 상부 롤러들(46)은 웨이퍼(45)가 그의 축을 중심으로 보다 정확하게 회전하도록 돕는다. 본 발명의 목적상, "상부 롤러들"은 웨이퍼 원주부의 최상부 180도 상의 점에서 웨이퍼들과 맞물리도록 위치한 롤러들을 포함한다. 상부 롤러들(46)은 웨이퍼(45) 위쪽에 "떠 있도록" 케이싱(25)에 대해 상하로 조절가능하게 이동할 수 있다. 이 롤러들이 웨이퍼들(45)과 맞물려 웨이퍼들(45)을 고정시키는 것을 돕도록 상부 롤러들(46)에 무게추(weight)가 부착되어 있을 수 있다. 상부 롤러들(46)은 웨이퍼를 로드(load) 및 언로드(unload)하기 위해 적절히 열리고 닫힐 수 있는 뚜껑(60)에 부착되어 있을 수 있다.
도 7은 웨이퍼들이 로드되어 있지 않은 에칭 장치(20)의 상면도이다. 또한, 에칭 장치(20)는 설명을 위해 뚜껑 및 상부 롤러들 없이 나타내어져 있다. 도시된 바와 같이, 롤러들(35) 각각은, 일반적으로 인접한 롤러들(35)의 홈들과 정렬되어 있는 홈들(40)을 포함한다. 이러한 방식으로, 일반적으로 평행하게 정렬되어 있는 다수의 웨이퍼들이 롤러들에 의해 고정될 수 있다. 케이싱(25)은 개구부(50)를 포함할 수 있다. 케이싱(25) 안으로/밖으로의 에칭제의 흐름을 조절하기 위해 밸브(도시 생략)가 개구부(50) 내에 형성될 수 있다. 도 8은 도 7에 도시된 롤러/홈 배열에 의해 고정되어 있는 복수의 웨이퍼들(45)을 포함하는 에칭 장치(20)의 상면도이다. 도 9는 뚜껑(60)이 열려 있는 장치를 나타낸 장치(20)의 측면도이다. 상부 롤러들(46)은 적당한 수단에 의해 뚜껑(60)에 부착될 수 있다.
종래의 장치에서는, 에칭 후에 웨이퍼들의 적층으로부터 각각의 웨이퍼를 분리시켜야만 한다. 이 공정은 노동 집약적이고, 어려우며, 시간이 많이 걸릴 수 있다. 도 6 내지 도 9에 도시된 것과 같은 에칭 장치(20)의 사용은 이러한 분리 단계를 없애준다.
본 발명의 방법의 일 실시예에서, 웨이퍼들이 롤러들(35)의 홈들(40) 사이에 끼이도록 엣지 에칭 장치(20)에 추가된다. 웨이퍼들(45)을 상부 롤러들(46)의 홈들에 들어가도록 뚜껑(60)이 닫힌다. 웨이퍼들(45)을 에칭제와 접촉시키기 위해, 에칭제가 도 7에 도시된 개구부(50)를 통해 에칭 장치에 들어가게 하도록 엣지 에칭 장치(20)가 에칭제의 에칭풀(도시 생략)에 침적될 수 있다. 다른 대안으로서, 에칭제가 제2 개구부(도시 생략)를 통해 케이싱(25)에 직접 유입될 수 있다. 에칭제가 웨이퍼들(45)의 엣지와 접촉할 때까지 에칭제 레벨이 상승하게 하기 위해 개구부(50) 내의 밸브가 닫힌다(도 6). 최종적인 에칭제 레벨이 점선(52)으로 나타내어져 있다.
에칭 장치에서 에칭제의 저장조의 깊이는 에칭제의 풀 내의 에칭제의 양, 에처가 풀에 침적되는 깊이, 및/또는 케이싱(25)에 직접 부가되는 에칭제의 양에 의해 결정된다. 장치(20)는 또한 방출구(overflow hole)[또는 "슬롯" 또는 "위어(weir)"](도시 생략)를 포함할 수 있고 방출구의 가장 낮은 점이 장치에서의 에칭제의 깊이를 정의한다. 일 실시예에서, 방출구를 빠져 나가는 에칭제는 다시 장치(20)로 돌아갈 수 있다.
엣지 에칭 장치(20)에서의 에칭제의 깊이는 일반적으로 주변 엣지로부터 웨이퍼의 반경을 따라 웨이퍼가 에칭제와 접촉되는 곳까지의 거리에 대응한다.
에처가 에칭제에 침적되면, 웨이퍼들을 회전시켜 웨이퍼들을 에칭제의 풀 또는 수조에 침적시키기 위해 롤러들(35)이 중앙 기어(도시 생략)에 의해 구동된다.
에칭 후에, 장치(20)는 에칭제의 풀로부터 제거될 수 있다. 실시예들에서, 에칭제가 케이싱(25)에 직접 추가되는 경우, 에칭제가 케이싱으로부터 빠져 나가게 또는 방출되게 하기 위해 개구부(50)에 있는 밸브가 열릴 수 있다. 뚜껑(60)이 열리고, 웨이퍼들(45)이 에칭 장치(20)로부터 제거될 수 있다.
도 11은 도 6 내지 도 9에 도시된 것과 같은 엣지 에칭 장치에서 사용될 수 있고 또한 다양한 다른 실시예들에서 사용될 수 있는 롤러(305)를 나타낸 것이다. 도 11에 도시된 롤러(305)는 중심축(X)를 포함하고, 축(X)을 중심으로 한 복수의 환상 홈들(310)을 포함한다. 도 11에 도시된 바와 같이, 각각의 롤러(305)는 단부들(315)을 포함한다. 단부(315)의 측면도가 도 17에 나타내어져 있다.
도 12는 도 11에 도시된 롤러(305)의 환상 홈(310)을 나타낸 것이다. 환상 홈(310)은 제1 환상 엣지(311) 및 제2 환상 엣지(312)에 의해 정의된다. 이들 엣지(311, 312) 둘다는 롤러의 중심축을 향해 안쪽으로 반경방향으로 뻗어 있다. 도 12에서 알 수 있는 바와 같이, 제1 및 제2 환상 엣지(311, 312)가 안쪽으로 반경 방향으로 뻗어 있기 때문에, 제1 환상 엣지 및 제2 환상 엣지가 서로를 향해 축방향으로 뻗어 있다. 제1 환상 엣지(311)는 반경 방향으로 가장 안쪽에 있는 점(317)을 갖고, 제2 환상 엣지(312)도 반경 방향으로 가장 안쪽에 있는 점(319)을 포함한다.
도 13은 본 발명의 일 실시예에 따른 웨이퍼(45)의 엣지를 나타낸 것이다. 예시된 웨이퍼 엣지는 당업계에서 "T자형"인 것으로 알려져 있지만, 본 발명의 범위를 벗어나지 않고, 예를 들어, "R자형" 프로파일을 비롯한 다른 프로파일들이 사용될 수 있다. 엣지(45)는 상부 베벨(72) 및 하부 베벨(74)을 포함한다. 베벨들(72, 74) 사이에 정점부(75)가 있다. 정점부(75)는 폭(W)을 정의한다.
일 실시예에서, 홈(310)의 반경 방향으로 가장 안쪽에 있는 점(317)과 반경 방향으로 가장 안쪽에 있는 점(319) 사이의 거리는 웨이퍼들의 정점부 폭(W)보다 작고, 홈들의 크기 및 형상은 웨이퍼들을 받아들이도록 되어 있다. 도 14에 나타낸 바와 같이, 이러한 배열에 의해 웨이퍼(45)가 홈의 테이퍼 내에 끼일 수 있게 되어, 웨이퍼(45)가 그의 축을 중심으로 더 정확하게 회전할 수 있게 된다. 보다 정확한 회전으로 인해 웨이퍼(45)의 원주부 부근에서 더 평탄한 에칭이 얻어진다.
다른 실시예에서, 제1 엣지(311)의 반경 방향으로 가장 안쪽에 있는 점(317)과 제2 엣지(312)의 반경 방향으로 가장 안쪽에 있는 점(319) 사이의 거리는 웨이퍼의 평균 두께보다 작다.
일 실시예에서, 제1 엣지(311)의 반경 방향으로 가장 안쪽에 있는 점(317)과 제2 엣지(312)의 반경 방향으로 가장 안쪽에 있는 점(319) 사이의 거리는 200 μm보다 작다. 다른 실시예에서, 이 거리는 약 100 μm보다 작고, 다른 실시예들에서, 약 50 μm 내지 약 200 μm, 또는 약 50 μm 내지 약 100 μm이다.
도 12에 나타낸 바와 같이, 바닥부(floor)(333)는 제1 엣지(311)의 반경 방향으로 가장 안쪽에 있는 점(317)과 제2 엣지(312)의 반경 방향으로 가장 안쪽에 있는 점(319) 사이에 뻗어 있다. 바닥부(333)의 폭은 웨이퍼들의 정점부 폭(W)보다 작을 수 있고, 홈들의 크기와 형상이 웨이퍼들을 받아들이도록 되어 있다(도 14). 웨이퍼들의 정점부 폭(W)은 엣지 프로파일링 검사 도구를 사용하여 측정될 수 있다. 엣지 프로파일 검사에 적당한 장비는 LEP-2200 Edge Profile Monitor(일본 코벨코)를 포함한다.
일 실시예에서, 바닥부의 폭은 약 50 μm 내지 약 200 μm이고, 다른 실시예에서, 약 50 μm 내지 약 100 μm이다.
홈(310)은 또한 제3 환상 엣지(319) 및 제4 환상 엣지(320)에 의해 정의된다. 일 실시예에서, 도 15에 나타낸 바와 같이, 홈이 제3 엣지 및 제4 엣지를 포함하지 않고 오히려 단지 제1 엣지(311') 및 제2 엣지(312')만을 포함한다.
이제 도 16을 참조하면, 일 실시예에서, 제1 엣지 및 제2 엣지가 정점부 점(315")을 형성하도록 교차한다. 정점부 점(315")이 제1 엣지(311")의 반경 방향으로 가장 안쪽에 있는 점과 제2 엣지(312")의 반경 방향으로 가장 안쪽에 있는 점을 정의한다.
도 18은 도 6 내지 도 9에 도시된 것과 같은 엣지 에칭 장치에서 또한 다양한 다른 실시예들에서 사용될 수 있는 롤러(405)를 나타낸 것이다. 롤러(405)는 도 11의 단부(315)와 설계가 다른 단부(415)를 포함한다. 롤러(405)는 홈들(410)을 포함한다. 홈들(410)은 도 14 내지 도 16에 나타낸 홈들 중 어느 하나와 동일한 구성을 가질 수 있다.
엣지 에칭의 조건들이 특정의 상황들(예를 들어, 처리될 웨이퍼들의 수 및 엣지-에칭된 웨이퍼(들)의 원하는 특성)에 따라 당업자에 의해 선택될 수 있다. 예를 들어, 일반적으로, 에칭제가 엣지 부분을 넘어 웨이퍼 표면의 내부 또는 중심 부분으로 안쪽으로 흘러가지 않도록 하는 속도[예를 들어, 적어도 약 10 rpm(revolutions per minute)]로, 그렇지만 장비 손상 및/또는 웨이퍼들의 움직임을 야기할 수 있는 속도(예를 들어, 약 200 rpm을 넘는 속도) 이하로 하나 이상의 웨이퍼들이 회전된다. 따라서, 일반적으로, 웨이퍼들이 적어도 약 10 rpm, 적어도 약 20 rpm, 적어도 약 30 rpm, 적어도 약 50 rpm, 적어도 약 75 rpm, 또는 심지어 적어도 약 90 rpm의 속도로 회전된다. 통상적으로, 웨이퍼들이 약 10 rpm 내지 약 60 rpm, 약 20 rpm 내지 약 50 rpm, 또는 약 30 rpm 내지 약 45 rpm의 속도로 회전된다. 다른 실시예들에서, 웨이퍼들이 약 75 rpm 내지 약 125 rpm으로 또는 약 90 rpm 내지 약 110 rpm으로 회전된다. 본 발명의 범위 내에서 다른 조건들이 사용될 수 있다.
일 실시예에서, 웨이퍼들이 에칭제와 접촉하고 있는 동안 시계 방향 및 반시계 방향 둘다로 회전되도록 웨이퍼들의 회전 방향이 반대로 될 수 있다. 일 실시예에서, 웨이퍼들이 시계 방향으로 약 60초 동안 약 100 rpm의 속도로 회전되고, 반시계 방향으로 약 60초 동안 약 100 rpm의 속도로 회전된다.
엣지 부분이 에칭제에 침적되는 시간은, 예를 들어, 시작 엣지 표면 거칠기 및/또는 원하는 완성된 엣지 표면 특징들을 바탕으로 선택될 수 있다. 특정의 상황들에 상관없이, 웨이퍼 표면의 주변 엣지 및 엣지 부분이 일반적으로 적어도 약 30초, 적어도 약 1분, 적어도 약 2분, 적어도 약 3분, 적어도 약 4분, 또는 적어도 약 5분 동안 에칭제에 침적된다. 이들 및 다양한 다른 실시예들에 따르면, 웨이퍼의 주변 엣지 및 엣지 부분이 단지 약 30분, 단지 약 20분, 또는 단지 약 10분 동안 에칭제에 침적된다. 예를 들어, 웨이퍼의 주변 엣지 및 엣지 부분이 약 1분 내지 약 20분, 약 1분 내지 약 15분, 또는 약 2분 내지 약 10분의 시간 동안 에칭제와 접촉될 수 있다.
웨이퍼 표면의 주변 엣지 및 엣지 부분으로부터 제거된 실리콘의 양은 특정의 상황 및 조건에 따라 다르지만, 본 발명의 실시예들의 공정들이 양면 연마가 엣지 거칠기를 해결하지 못한다는 사실을 고려하여 충분히 평탄한 주변 엣지 및 엣지 부분을 제공하기에 충분한 제거를 제공한다. 일반적으로, 총 두께의 점에서 적어도 약 10 μm, 적어도 약 20 μm, 적어도 약 30 μm, 적어도 약 40 μm, 또는 적어도 약 50 μm의 실리콘이 웨이퍼 표면의 엣지 부분으로부터 제거되도록 하는 시간 동안 웨이퍼의 주변 엣지 및 엣지 부분이 에칭제에 침적된다. 통상적으로, 총 두께의 점에서 약 10 내지 약 100 μm, 보다 통상적으로 약 20 내지 약 90 μm, 더욱 통상적으로 약 30 내지 약 80 μm(예를 들어, 약 40 내지 60 μm의 실리콘)이 웨이퍼 표면의 엣지 부분으로부터 제거되도록 하는 시간 동안 웨이퍼의 주변 엣지 및 엣지 부분이 에칭제에 침적된다.
일 실시예에서, 웨이퍼의 직경이 적어도 약 10 μm, 적어도 약 20 μm, 적어도 약 30 μm, 적어도 약 40 μm, 또는 적어도 약 50 μm 만큼 감소되도록 하는 시간 동안 웨이퍼의 주변 엣지 및 엣지 부분이 에칭제에 침적된다. 통상적으로, 웨이퍼의 직경이 약 10 내지 100 μm, 보다 통상적으로 약 20 내지 약 90 μm, 및 더욱 통상적으로 약 30 내지 80 μm 만큼 감소되도록 하는 시간 동안 웨이퍼의 주변 엣지 및 엣지 부분이 에칭제에 침적된다.
IV. 엣지 에칭된 웨이퍼
본 명세서의 다른 곳에서 기술하고 도 3에 나타낸 바와 같이, 본 발명의 실시예들의 엣지 에칭 방법은 웨이퍼 평탄도 처리(예를 들어, 랩핑 또는 연삭) 이전에 수행된다. 따라서, 엣지 에칭은 통상적으로 실리콘 잉곳으로부터 절단된 웨이퍼의 전방 표면 및 후방 표면의 평탄도를 적어도 약 50%, 적어도 약 60%, 적어도 약 70%, 적어도 약 80%, 그리고 훨씬 더 통상적으로, 적어도 약 90%(예를 들어, 적어도 약 95%)(GBIR법에 의해 측정됨) 만큼 감소시키기 전에 수행된다. 따라서, 일반적으로 엣지-에칭될 웨이퍼의 전방 표면 및 후방 표면이 적어도 약 10 미크론, 통상적으로 적어도 약 20 미크론, 보다 통상적으로 적어도 약 25 미크론의 총 두께 변동을 나타낸다. 엣지 에칭은 전체적인 웨이퍼 평탄도에 영향을 줄 수 있다. 따라서, 엣지-에칭된 웨이퍼들의 표면이 통상적으로 20 미크론을 넘는 또는 약 25 미크론을 넘는(예를 들어, 약 30 미크론보다 큰 또는 약 35 미크론보다 큰) 총 두께 변동을 나타낸다.
엣지 에칭 이후의 웨이퍼 처리 공정들(예를 들어, 연삭, 양면 연마 및/또는 마무리 연마 등)이 통상적으로 웨이퍼의 전방 표면의 평탄도(잉곳으로부터 절단된 후에 처리 공정 이후에 측정됨)를 적어도 약 50%, 적어도 약 60%, 적어도 약 70%, 적어도 약 80%, 심지어 적어도 약 90%(GBIR법에 의해 측정함) 만큼 감소시킨다. 다른 실시예들에서, 웨이퍼의 후방 평면의 평탄도는 상기한 양만큼 감소된다.
또한, 도 3에 도시된 바와 같이, 본 방법의 엣지 에칭은 통상적으로 웨이퍼의 전방 표면 및 후방 표면의 표면 거칠기 처리(예를 들어, 전체 웨이퍼 표면의 산성 또는 가성 에칭) 이전에 수행된다. 따라서, 엣지-에칭된 웨이퍼들의 전방 표면의 일부분, 상세하게는 에칭제와 접촉되지 않은 웨이퍼들의 일부분(즉, 에칭제가 웨이퍼와 접촉하는 반경 방향으로 가장 안쪽에 있는 점과 중심축 사이에 뻗어 있는 표면의 중앙 부분)은 통상적으로 적어도 약 0.3 μm Ra(적어도 약 3 μm Rt), 적어도 약 1 μm Ra(적어도 약 10 μm Rt), 또는 적어도 약 1.5 μm Ra(적어도 약 15 μm Rt)의 평균 표면 거칠기를 나타낼 것이다. 통상적으로, 엣지-에칭된 웨이퍼의 전방 표면의 중앙 부분은 약 0.3 내지 약 2.5 μm Ra(약 3 내지 약 25 μm Rt), 약 0.7 내지 약 2 μm Ra(약 7 내지 약 20 μm Rt), 또는 약 1 내지 약 1.5 μm Ra(약 10 내지 약 15 μm Rt)의 표면 거칠기를 나타낸다.
그에 부가하여 또는 다른 대안으로서, 엣지-에칭된 웨이퍼들의 후방 표면의 일부분(즉, 웨이퍼의 후방 표면의 대응하는 중앙 부분)은 통상적으로 적어도 약 0.3 μm Ra(적어도 약 3 μm Rt), 적어도 약 1 μm Ra(적어도 약 10 μm Rt), 또는 적어도 약 1 .5 μm Ra(적어도 약 15 μm Rt)의 평균 표면 거칠기를 나타낸다. 통상적으로, 엣지-에칭된 웨이퍼의 후방 표면의 중앙 부분은 약 0.3 내지 약 2.5 μm Ra(약 3 내지 약 25 μm Rt), 약 0.7 내지 약 2 μm Ra(약 7 내지 약 20 μm Rt), 또는 약 1 내지 약 1.5 μm Ra(약 10 내지 약 15 μm Rt)의 표면 거칠기를 나타낸다. 전방 표면 및/또는 후방 표면의 일부분의 초기 표면 거칠기와 상관없이, 본 발명에 따른 엣지 에칭이 일반적으로 이러한 표면들의 거칠기에 거의 영향을 미치지 않는다는 것에 주목해야 한다. 예를 들어, 통상적으로, 전방 표면 및 후방 표면 중 어느 하나 또는 그 둘다의 표면 거칠기가 단지 약 5%, 단지 약 2%, 양호하게는 단지 약 1%(예를 들어, 단지 약 0.5%) 만큼 변한다.
엣지 에칭이 엣지 손상을 제거하기 때문에, 엣지-에칭된 웨이퍼들의 엣지 표면 거칠기는 전체적인 전방 표면 및 후방 표면 거칠기보다 작다. 예를 들어, 엣지-에칭된 웨이퍼들의 엣지 부분의 표면 거칠기는 통상적으로 약 1 μm Ra보다 작거나, 약 0.5 μm Ra보다 작거나, 약 0.3 μm Ra보다 작거나, 약 0.2 μm Ra보다 작거나, 약 0.1 μm Ra보다 작다. 통상적으로, 엣지-에칭된 웨이퍼들의 엣지 표면 거칠기는 약 0.05 내지 약 1 μm Ra, 약 0.1 내지 약 0.6 μm Ra, 또는 약 0.2 내지 약 0.5 μm Ra이다.
다양한 실시예들에서, 엣지 에칭이 완료된 후에, 통상적으로 엣지-에칭된 웨이퍼의 표면들의 총 두께 변동이 (예를 들어, 연삭 또는 랩핑에 의해) 약 3 미크론 미만, 약 2 미크론 미만, 또는 약 1 미크론 미만으로 감소된다.
도 10은 전방 표면(205) 및 후방 표면(210)으로 정의되는 초기 두께(T0)를 갖는 엣지 에칭 이전의 웨이퍼(200)를 나타낸 것이다. 웨이퍼(200)는 또한 웨이퍼(220)의 주변 엣지로부터 웨이퍼 표면의 엣지 부분(Pe)을 정의하는 노치 깊이(225)까지 뻗어 있는 노치(215)를 포함한다. 웨이퍼(200)는 또한 주변 엣지(220)로부터 웨이퍼 표면의 엣지 부분(Pe) 및 웨이퍼의 전방 표면(205) 및 후방 표면(210)의 일부분을 포함하는 깊이(D)까지 뻗어 있는 침적 영역(I)을 갖는다.
도 10은 또한 에칭된 노치 부분(260)과 전방 표면(205')의 에칭된 부분 및 후방 표면(210')의 에칭된 부분을 포함하는 엣지-에칭된 영역(255)을 포함하는 엣지-에칭된 웨이퍼(250)도 나타내고 있다. 에칭제와의 접촉은 2R의 침적 영역으로부터의 총 실리콘 제거에 대한 웨이퍼의 전방 표면 및 후방 표면으로부터 실리콘 제거(R)와 Tf (T0 - 2R)의 침적 영역의 최종 두께를 제공한다.
V. 산성 에칭제
본 발명에 따른 엣지 에칭에 적합한 산성 에칭제는, 예를 들어, 미국 특허 제3,964,957호, 제5,340,437호, 제5,211,794호, 제4,388,140호, 제5,236,548호, 제5,246,528호, 제4,971,645호, 제4,251,317호, 제4,849,701호, 제6,294,469호, 제5,233,218호, 제6,482,749호, 제6,046,117호에 기술된 것들을 비롯한 일반적으로 공지된 것들을 포함한다. 일반적으로, 산성 에칭제는 수소 이온의 공급원을 포함하는 수용액 형태로 되어 있다. 수소 이온의 공급원은 불화수소산, 질산, 인산, 아세트산, 황산, 염산, 구연산, 옥살산, 프로피온산, 과망간산, 및 이들의 조합들로 이루어지는 그룹으로부터 선택될 수 있다. 통상적으로, 수소 이온의 공급원은 에칭제에 적어도 약 40 wt%, 보다 통상적으로 적어도 약 50 wt%, 더욱 통상적으로 적어도 약 60 wt%, 그리고 훨씬 더 통상적으로 적어도 약 70 wt%(예를 들어, 적어도 약 80 wt%, 또는 적어도 약 90 wt%)의 농도로 존재한다.
다양한 실시예들에서, 산성 에칭제는 본질적으로 물과 수소 이온의 공급원으로 이루어져 있다. 다양한 다른 실시예들에서, 산성 에칭제는 수소 이온의 공급원과 함께 하나 이상의 첨가제를 포함한다. 예를 들어, 산성 에칭제는 암모늄 플루오로알킬설포네이트(예를 들어, Novec™ 4300), 칼륨 페르플루오로옥탄술폰산염, 도데실벤젠 술폰산, 알킬 아릴 술폰산, 및 이들의 조합으로 이루어지는 그룹으로부터 선택되는 계면활성제를 포함할 수 있다. 다양한 실시예들에서, 산성 에칭제는 불소계 계면활성제(예를 들어, Fluorad
Figure pct00001
FC-95)를 포함할 수 있다. 계면활성제가 단독 첨가제인지 다른 첨가제들이 에칭제에 포함되어 있든지 간에, 첨가제 대 수소 이온의 공급원의 체적비가 일반적으로 적어도 약 0.001:1, 통상적으로 적어도 약 0.002:1, 그리고 보다 통상적으로 적어도 약 0.003:1이다. 예를 들어, 다양한 실시예들에서, 첨가제 대 수소 이온의 공급원의 체적비가 약 0.001 내지 약 1:1, 약 0.002:1 내지 약 0.5:1, 또는 약 0.003:1 내지 0.25:1이다.
Vl. 가성 에칭제
본 발명에 따른 엣지 에칭에 적합한 가성 에칭제는, 예를 들어, 미국 특허 제7,323,421호, 제6,110,839호, 제6,383,060호, 및 제6,503,363호(이 미국 특허들은 여기에 인용함으로써 모든 관련 목적을 위해 그 전체 내용이 본 명세서에 포함됨)에 기술된 것들을 비롯한 일반적으로 공지된 것들을 포함한다. 일반적으로, 가성 에칭제는 수산화물 이온의 공급원을 포함하는 수용액 형태로 되어 있다. 수산화물 이온의 공급원은 일반적으로 수산화나트륨, 수산화칼륨, 수산화 테트라메틸 암모늄, 및 이들의 조합으로 이루어진 그룹으로부터 선택되는 알칼리 금속 수산화물을 포함한다.
일례들
예 1: 엣지 에칭된 웨이퍼들의 엣지 품질의 평가
15 P- 300 mm 웨이퍼의 엣지 부분이 도 6 내지 도 9에 도시된 유형의 엣지 에처를 이용하여 에칭되었다. 엣지 부분이 다음과 같은 혼합물의 산성 에칭제의 300 ml의 풀에 침적되었다: 2.4 l의 HNO3 (69 wt%), 2 l의 H3PO4 (85 wt%) 및 0.55 l의 HF (49 wt%).
2번의 공정이 수행되었으며, 하나의 공정에서는 7개의 웨이퍼의 엣지 부분이 에칭되었고, 엣지 부분은 가장 가까운 주변 엣지 점으로부터 가장 가까운 주변 엣지 점으로부터 대략 8.5 mm에 있는 점까지 뻗어 있었다. 제2 공정에서는, 8개의 웨이퍼가 에칭되었으며, 엣지 부분은 가장 가까운 주변 엣지 범으로부터 대략 8.5 mm에 있는 점까지 뻗어 있었다.
첫번째 7개 웨이퍼 공정의 에칭 시간은 300초이었으며, 150초 후에 반대로 회전되었다. OGP 직경(에칭 전후의 웨이퍼 직경의 비교)에 기초한 실리콘 제거는 대략 30 μm이었다.
두번째 8개 웨이퍼 공정의 에칭 시간은 360초이었으며, 150초의 에칭 시간 후에 반대로 회전되었다. OGP 직경에 기초한 실리콘 제거가 또한 대략 30 μm이었다.
이들 공정 둘다가 약 25 내지 약 30 rpm의 웨이퍼 회전 속도에서 수행되었다.
각각의 에칭 사이클의 끝에서, 에칭제의 풀을 포함하는 탱크가 비워졌으며, 웨이퍼들이 남아 있는 산을 제거하기 위해 대략 2분 동안의 물의 분사에 의해 세정되었다. 세정된 웨이퍼들이 탱크로부터 제거되어 건조되었다. 이어서, 웨이퍼들이 연삭되고, 양면 연마되며, 엣지 연마되고, 엣지 품질(edge quality)에 대해 평가되었다.
엣지 품질(Chapman 거칠기로 측정됨)은 표준의 제품과 비슷하였다. 엣지 측정치는 남아 있는 손상이 거의 없다는 것을 나타내었다.
예 2: 엣지 에칭에 의해 제거된 재료의 양의 측정
300 mm 웨이퍼들(75)이 단결정 실리콘 잉곳으로부터 절단되었다. 엣지 연삭 이후에, 웨이퍼들의 엣지 부분이 도 6 내지 도 9에 도시된 유형의 엣지 에처를 이용하여 에칭되었다.
웨이퍼들이 39개 웨이퍼의 제1 그룹 및 36개 웨이퍼의 제2 그룹으로 분할되었다. 웨이퍼들의 제1 그룹이 11초 동안 엣지 연마되었고(EP-300-X, SpeedFam), 제2 그룹이 8초 동안 엣지 연마되었다.
웨이퍼들의 제3 그룹(75)이 하나의 웨이퍼로부터 절단되어 엣지 연삭 및 엣지 연마를 거쳤다(EP-300-X, SpeedFam). 엣지 연마는 길이가 종래의 13초이었다.
엣지 에칭된 웨이퍼들이 이어서 결합되어 양면 연마되었다. 제3 그룹의 웨이퍼들이 또한 양면 연마되었다(AC-2000-P2, PeterWolters). 웨이퍼들의 모든 배치(batch)의 카세트가 결합되었고 마무리 연마가 수행되었다(LapMaster). 양면 연마는 웨이퍼 표면으로부터 대략 15 μm의 재료를 제거하였다.
엣지 에칭된 웨이퍼들의 평균 직경(OGP)이 마무리 연마 후에 299.9946 mm이었고, 엣지 에칭되지 않은 웨이퍼들의 평균 직경(OGP)이 마무리 연마 후에 300.0211 mm이었다. 이것은 엣지 연마된 웨이퍼들에 비해 엣지 에칭된 웨이퍼들의 웨이퍼 엣지로부터 13.5 μm의 재료 감소에 대응한다.
예 3: 엣지 연마된 웨이퍼와 엣지 연마되지 않은 웨이퍼 간의 평탄도 비교
예 2의 웨이퍼들의 3개의 배치(batch)의 평탄도가 마무리 연마 후에 GBIR, SBIR 및 SFQR 법 모두에 의해 측정되었다. 그 결과들이 이하의 표 1에 나타내어져 있다.
평균 IR 평균 SBIR 최대 평균 SFQR 최대
엣지 에칭되지 않음(13초) 308.7 118.7 29.8
엣지 에칭됨(11초) 315.9 124.5 41.3
엣지 에칭됨(8초) 299.8 108.5 37.0
<양면 연마 및 마무리 연마 후의 엣지 에칭된 웨이퍼 및 엣지 에칭되지 않은 웨이퍼에 대한 평탄도 데이터>
표 1로부터 알 수 있는 바와 같이, 엣지 에칭이 마무리 연마된 웨이퍼들의 평탄도를 그다지 열화시키지 않았다.
예 4: 엣지 연마된 웨이퍼와 엣지 연마되지 않은 웨이퍼 간의 엣지 품질 비교
웨이퍼들의 엣지 품질이 이어서 Raytex 엣지 검사 시스템(Raytex-300)에서 테스트되었으며, 각각의 그룹에 대해 시스템 출력들이 평균되었다. 분석의 결과들이 이하의 표 2에 나타내어져 있다.
평균 DC 평균 AC
엣지 에칭되지 않음(13초) 488.3 145.3
엣지 에칭됨(11초) 492.2 133.6
엣지 에칭됨(8초) 491.7 130.1
<마무리 연마 후의 엣지 에칭된 웨이퍼와 엣지 에칭되지 않은 웨이퍼에 대한 Raytex 측정치>
표 2로부터 알 수 있는 바와 같이, DC 출력(피트/칩/범프의 양을 나타냄)이 에칭된 웨이퍼들에 대해 약간 더 나빴으며, 엣지 에칭된 웨이퍼들의 AC 출력(평탄한 표면 마무리를 나타냄)이 엣지 에칭되지 않은 웨이퍼들보다 더 좋았다.
웨이퍼들의 엣지 품질이 이어서 Chapman 프로파일러를 사용하여 거칠기를 측정함으로써 결정되었다. 거칠기는 엣지의 전방 베벨, 후방 베벨 및 정점부에 걸쳐 측정되었다. 거칠기는 각각의 배치로부터의 3개의 웨이퍼 상에서 웨이퍼당 4개의 점에서 각각의 배치마다 총 12개의 점들에 대해 측정되었다. 결과들이 이어서 평균되었다. 거칠기 측정치들(Ra 및 RMS)이 표 3에 나타내어져 있다.
전방 베벨 Ra(평균) 전방 베벨 RMS(평균) 후방 베벨 Ra(평균) 후방 베벨 RMS(평균) 정점부 Ra(평균) 정점부 RMS(평균)
엣지 에칭되지 않음(13초) 4.95 6.22 5.18 6.56 11.56 14.51
엣지 에칭됨(11초) 5.22 6.47 5.10 6.46 10.35 12.89
엣지 에칭됨(8초) 5.47 7.10 4.76 5.97 11.10 13.91
<엣지 에칭된 웨이퍼들 및 엣지 에칭되지 않은 웨이퍼들에 대한 Ra 및 RMS 엣지 거칠기>
표 3으로부터 알 수 있는 바와 같이, 엣지 에칭이 웨이퍼의 엣지의 거칠기를 그다지 증가시키지 않는다.
본 발명이 상기의 실시예들로 제한되지 않으며 다양하게 수정될 수 있다. 일례들을 비롯한 실시예들에 대한 이상의 설명이 단지 당업자들에게 본 발명, 본 발명의 원리 및 본 발명의 실제 응용을 알려주기 위한 것에 불과하며, 따라서 당업자라면 특정의 용도의 요구사항들에 가장 적합할 수 있는 많은 형태들로 본 발명을 개조 및 적용할 수 있다.
본 명세서 전체에서 '포함한다' 또는 '포함하는'이라는 단어(들)를 사용하는 것과 관련하여, 문맥상 달리 요구하지 않는 한, 이러한 단어들은 배타적이 아니라 포함적으로 해석되어야 한다는 기본적이고 명확한 이해를 바탕으로 사용되며, 출원인이 의도하는 바는 이러한 단어들 각각이 본 명세서 전체를 해석하는 데 이와 같이 해석되는 것이다.
본 발명 또는 본 발명의 실시예(들)의 구성요소들을 소개할 때, "한", "그" 및 "상기"와 같은 수식어는 그 구성요소들이 하나 이상 있다는 것을 의미하기 위한 것이다. "포함하는", "구비하는" 및 "갖는"이라는 용어들은 포함적이고 나열된 구성요소들 이외의 부가의 구성요소들이 있을 수 있다는 것을 의미하기 위한 것이다.
이상의 내용을 살펴보면, 본 발명의 몇가지 목적들이 달성되고 다른 유익한 결과들이 얻어진다는 것을 잘 알 것이다.

Claims (52)

  1. 실리콘 웨이퍼의 표면으로부터 실리콘을 제거하는 방법으로서,
    상기 웨이퍼는 중심축, 상기 중심축에 일반적으로 수직인 전방 표면 및 후방 표면, 주변 엣지, 상기 중심축으로부터 상기 웨이퍼의 주변 엣지를 따라 있는 점으로 뻗어 있는 반경(R), 상기 중심축에 가장 가까이 있는 상기 웨이퍼의 상기 주변 엣지를 따라 있는 점, 및 상기 가장 가까운 주변 엣지 점부터 상기 가장 가까운 주변 엣지 점과 상기 중심축 사이의 점까지, 상기 가장 가까운 주변 엣지 점으로부터 단지 약 15 mm 뻗어 있는 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 엣지 부분들을 포함하며,
    상기 방법이,
    (i) 상기 웨이퍼의 상기 주변 엣지, (ii) 상기 웨이퍼의 상기 전방 표면의 상기 엣지 부분, 및 (iii) 상기 웨이퍼의 상기 후방 표면의 상기 엣지 부분만을 에칭제와 접촉시키는 단계를 포함하며,
    상기 웨이퍼의 상기 전방 표면의 평탄도를 약 50%보다 많이 감소시키기 전에, 상기 주변 엣지와 상기 전방 표면 및 후방 표면의 상기 엣지 부분들이 상기 에칭제와 접촉되는 것인 방법.
  2. 실리콘 웨이퍼의 표면으로부터 실리콘을 제거하는 방법으로서,
    상기 웨이퍼는 중심축, 상기 중심축에 일반적으로 수직인 전방 표면 및 후방 표면, 주변 엣지, 상기 중심축으로부터 상기 웨이퍼의 주변 엣지를 따라 있는 점으로 뻗어 있는 반경(R), 상기 중심축에 가장 가까이 있는 상기 웨이퍼의 상기 주변 엣지를 따라 있는 점, 및 상기 가장 가까운 주변 엣지 점부터 상기 가장 가까운 주변 엣지 점과 상기 중심축 사이의 점까지, 상기 가장 가까운 주변 엣지 점으로부터 단지 약 15 mm 뻗어 있는 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 엣지 부분들을 포함하며,
    상기 방법이,
    (i) 상기 웨이퍼의 상기 주변 엣지, (ii) 상기 웨이퍼의 상기 전방 표면의 상기 엣지 부분, 및 (iii) 상기 웨이퍼의 상기 후방 표면의 상기 엣지 부분을 에칭제와 접촉시키는 단계를 포함하며,
    상기 웨이퍼가, 상기 접촉시키는 단계 이전에, 적어도 약 20 미크론의 상기 웨이퍼의 상기 전방 표면 상에서의 총 두께 변동을 갖는 것인 방법.
  3. 실리콘 웨이퍼의 표면으로부터 실리콘을 제거하는 방법으로서,
    상기 웨이퍼는 중심축, 상기 중심축에 일반적으로 수직인 전방 표면 및 후방 표면, 주변 엣지, 상기 중심축으로부터 상기 웨이퍼의 주변 엣지를 따라 있는 점으로 뻗어 있는 반경(R), 상기 중심축에 가장 가까이 있는 상기 웨이퍼의 상기 주변 엣지를 따라 있는 점, 및 상기 가장 가까운 주변 엣지 점부터 상기 가장 가까운 주변 엣지 점과 상기 중심축 사이의 점까지, 상기 가장 가까운 주변 엣지 점으로부터 단지 약 15 mm 뻗어 있는 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 엣지 부분들을 포함하며,
    상기 방법이,
    (i) 상기 웨이퍼의 상기 주변 엣지, (ii) 상기 웨이퍼의 상기 전방 표면의 상기 엣지 부분, 및 (iii) 상기 웨이퍼의 상기 후방 표면의 상기 엣지 부분을 에칭제와 접촉시킴으로써 엣지-에칭된 웨이퍼를 생성하는 단계, 및
    상기 엣지-에칭된 웨이퍼의 총 두께 변동을 약 3 미크론 미만으로 감소시키는 단계를 포함하는 것인 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 상기 엣지 부분들이 상기 가장 가까운 주변 엣지 점부터, 상기 가장 가까운 주변 엣지 점으로부터 단지 약 10 mm에 있는 점까지 뻗어 있는 것인 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 상기 엣지 부분들이 상기 가장 가까운 주변 엣지 점부터, 상기 가장 가까운 주변 엣지 점으로부터 단지 약 4 mm에 있는 점까지 뻗어 있는 것인 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 상기 엣지 부분들이 상기 가장 가까운 주변 엣지 점부터, 상기 가장 가까운 주변 엣지 점으로부터 단지 약 1 mm에 있는 점까지 뻗어 있는 것인 방법.
  7. 실리콘 웨이퍼의 표면으로부터 실리콘을 제거하는 방법으로서,
    상기 웨이퍼는 중심축, 상기 중심축에 일반적으로 수직인 전방 표면 및 후방 표면, 주변 엣지, 상기 중심축으로부터 상기 웨이퍼의 주변 엣지를 따라 있는 점으로 뻗어 있는 반경(R), 상기 중심축에 가장 가까이 있는 상기 웨이퍼의 상기 주변 엣지를 따라 있는 점, 및 상기 가장 가까운 주변 엣지 점부터 상기 가장 가까운 주변 엣지 점과 상기 중심축 사이의 점까지, 상기 가장 가까운 주변 엣지 점으로부터 약 1 mm 내지 약 15 mm 뻗어 있는 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 엣지 부분들을 포함하며,
    상기 방법이,
    (i) 상기 웨이퍼의 상기 주변 엣지, (ii) 상기 웨이퍼의 상기 전방 표면의 상기 엣지 부분, 및 (iii) 상기 웨이퍼의 상기 후방 표면의 상기 엣지 부분만을 에칭제와 접촉시키는 단계를 포함하는 것인 방법.
  8. 제7항에 있어서, 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 상기 엣지 부분들이 상기 가장 가까운 주변 엣지 점부터, 상기 가장 가까운 주변 엣지 점으로부터 1 mm 내지 약 10 mm에 있는 점까지 뻗어 있는 것인 방법.
  9. 제7항에 있어서, 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 상기 엣지 부분들이 상기 가장 가까운 주변 엣지 점부터, 상기 가장 가까운 주변 엣지 점으로부터 1 mm 내지 약 4 mm에 있는 점까지 뻗어 있는 것인 방법.
  10. 제2항 내지 제9항 중 어느 한 항에 있어서, 상기 접촉시키는 단계가 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 평탄도를 약 50%보다 많이 감소시키는 단계 이전에 행해지는 것인 방법.
  11. 제2항 내지 제9항 중 어느 한 항에 있어서, 상기 접촉시키는 단계가 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 평탄도를 약 70%보다 많이 감소시키는 단계 이전에 행해지는 것인 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, R이 적어도 약 150 mm인 것인 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 웨이퍼의 상기 주변 엣지와 전방 및 후방 엣지 부분들이 상기 웨이퍼를 회전시킴으로써 상기 에칭제와 접촉되는 것인 방법.
  14. 제13항에 있어서, 상기 웨이퍼가 적어도 약 10 rpm(revolutions per minute)의 속도로 회전되는 것인 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 웨이퍼의 상기 주변 엣지와 전방 및 후방 엣지 부분들이 적어도 약 1분 동안 상기 에칭제와 접촉되는 것인 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 웨이퍼의 상기 주변 엣지와 전방 및 후방 엣지 부분들이 상기 에칭제와 접촉하는 동안 상기 웨이퍼가 시계 방향 및 반시계 방향 둘다로 회전되게 하기 위해 상기 웨이퍼의 회전이 반대로 되는 것인 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 총 두께에 있어서 적어도 약 10 μm가 상기 웨이퍼의 상기 전방 및 후방 엣지 부분들로부터 제거되도록 하는 시간 동안, 상기 웨이퍼의 상기 주변 엣지와 전방 및 후방 엣지 부분들이 상기 에칭제와 접촉되는 것인 방법.
  18. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 웨이퍼의 직경이 적어도 약 10 μm 만큼 감소되도록 하는 시간 동안, 상기 웨이퍼의 상기 주변 엣지와 전방 및 후방 엣지 부분들이 상기 에칭제와 접촉되는 것인 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 복수의 웨이퍼들의 주변 엣지들 및 엣지 부분들이 상기 에칭제와 동시에 접촉되는 것인 방법.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 에칭제가 수소 이온의 공급원을 포함하는 수용액 형태로 되어 있는 산성 에칭제인 것인 방법.
  21. 제20항에 있어서, 상기 에칭제가 불화수소산, 질산, 인산, 아세트산, 황산, 염산, 구연산, 옥살산, 프로피온산, 과망간산, 및 이들의 조합을 포함하는 그룹으로부터 선택되는 수소 이온의 공급원을 포함하는 것인 방법.
  22. 제20항 또는 제21항에 있어서, 상기 에칭제가 암모늄 플루오로알킬설포네이트, 칼륨 페르플루오로옥탄술폰산염, 도데실벤젠 술폰산, 알킬 아릴 술폰산, 및 이들의 조합을 포함하는 그룹으로부터 선택되는 계면활성제를 더 포함하는 것인 방법.
  23. 제22항에 있어서, 계면활성제 대 상기 수소 이온의 공급원의 체적비가 적어도 약 0.001:1인 것인 방법.
  24. 제1항 내지 제23항 중 어느 한 항에 있어서, 상기 에칭제가 수산화물 이온의 공급원을 포함하는 수용액 형태로 되어 있는 가성 에칭제인 것인 방법.
  25. 제24항에 있어서, 상기 수산화물 이온의 공급원이 수산화나트륨, 수산화칼륨, 수산화 테트라메틸 암모늄, 및 이들의 조합을 포함하는 그룹으로부터 선택되는 것인 방법.
  26. 제1항 내지 제25항 중 어느 한 항에 있어서, 상기 웨이퍼에서의 응력을 완화시키기 위해 상기 웨이퍼의 상기 전방 표면을 가성 에칭제와 접촉시키는 단계를 더 포함하는 방법.
  27. 제26항에 있어서, 상기 가성 에칭제가 상기 웨이퍼의 표면으로부터 약 0.5 μm 내지 약 2 μm의 재료를 제거하는 것인 방법.
  28. 제1항 내지 제27항 중 어느 한 항에 있어서, 상기 웨이퍼의 평탄도를 감소시키기 위해 상기 엣지-에칭된 웨이퍼들의 상기 전방 표면 및 후방 표면을 연삭하는 단계를 포함하는 방법.
  29. 실리콘 웨이퍼의 표면으로부터 실리콘을 제거하는 방법으로서,
    상기 웨이퍼는 중심축, 상기 중심축에 일반적으로 수직인 전방 표면 및 후방 표면, 주변 엣지, 상기 중심축으로부터 상기 웨이퍼의 주변 엣지를 따라 있는 점으로 뻗어 있는 반경(R), 상기 중심축에 가장 가까이 있는 상기 웨이퍼의 상기 주변 엣지를 따라 있는 점, 및 상기 가장 가까운 주변 엣지 점부터 상기 가장 가까운 주변 엣지 점과 상기 중심축 사이의 점까지, 상기 가장 가까운 주변 엣지 점으로부터 단지 약 15 mm 뻗어 있는 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 엣지 부분들을 포함하며,
    상기 방법이,
    (i) 상기 웨이퍼의 상기 주변 엣지, (ii) 상기 웨이퍼의 상기 전방 표면의 상기 엣지 부분, 및 (iii) 상기 웨이퍼의 상기 후방 표면의 상기 엣지 부분을 에칭제와 접촉시키는 단계,
    상기 엣지-에칭된 웨이퍼의 평탄도를 적어도 약 50% 만큼 감소시키는 단계,
    상기 엣지-에칭된 웨이퍼의 상기 주변 엣지, 전방 표면 및 후방 표면을, 수산화물 이온의 공급원을 포함하는 수용액 형태의 가성 에칭제와 접촉시키는 단계,
    상기 엣지-에칭된 웨이퍼의 상기 전방 표면 및 후방 표면을 연마하는 단계, 및
    상기 엣지-에칭된 웨이퍼의 상기 주변 엣지를 연마하는 단계를 포함하는 것인 방법.
  30. 실리콘 웨이퍼로서,
    중심축, 상기 중심축에 일반적으로 수직인 전방 표면 및 후방 표면, 상기 중심축으로부터 주변 엣지를 따라 있는 점으로 뻗어 있는 반경(R), 상기 중심축에 가장 가까이 있는 상기 주변 엣지를 따라 있는 점, 가장 가까운 주변 엣지 점부터 가장 가까운 주변 엣지 점과 중심축 사이의 점까지, 가장 가까운 주변 엣지 점으로부터 단지 약 15 mm 뻗어 있는 웨이퍼의 전방 표면 및 후방 표면의 엣지 부분들, 및 상기 가장 가까운 주변 점과 상기 중심축 사이의 점으로부터 상기 중심축으로 뻗어 있는 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 중심 부분들을 포함하고,
    상기 웨이퍼의 상기 전방 표면 및 후방 표면이 적어도 20 미크론의 총 두께 변동을 가지며,
    상기 웨이퍼의 상기 전방 표면 및 후방 표면의 중심 부분이 적어도 약 0.3 μm Ra의 표면 거칠기를 갖고,
    상기 웨이퍼의 상기 전방 표면 및 후방 표면의 엣지 부분은 약 0.3 μm Ra 미만의 표면 거칠기를 갖는 것인 실리콘 웨이퍼.
  31. 실리콘 웨이퍼로서,
    중심축, 상기 중심축에 일반적으로 수직인 전방 표면 및 후방 표면, 상기 중심축으로부터 주변 엣지를 따라 있는 점으로 뻗어 있는 반경(R), 상기 중심축에 가장 가까이 있는 상기 주변 엣지를 따라 있는 점, 가장 가까운 주변 엣지 점부터 가장 가까운 주변 엣지 점과 중심축 사이의 점까지 뻗어 있는 웨이퍼의 전방 표면 및 후방 표면의 엣지 부분들, 및 상기 가장 가까운 주변 점과 상기 중심축 사이의 점으로부터 상기 중심축으로 뻗어 있는 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 중심 부분들을 포함하고,
    상기 웨이퍼의 상기 전방 표면 및 후방 표면이 적어도 20 미크론의 총 두께 변동을 가지며,
    상기 웨이퍼의 상기 전방 표면 및 후방 표면의 중심 부분이 적어도 약 0.3 μm Ra의 표면 거칠기를 갖고,
    상기 웨이퍼의 상기 전방 표면 및 후방 표면의 엣지 부분은 약 0.2 μm Ra 미만의 표면 거칠기를 갖는 것인 실리콘 웨이퍼.
  32. 제30항 또는 제31항에 있어서, 상기 웨이퍼의 상기 전방 표면 및 후방 표면이 적어도 약 25 미크론의 총 두께 변동을 갖는 것인 실리콘 웨이퍼.
  33. 제30항 또는 제31항에 있어서, 상기 웨이퍼의 상기 전방 표면 및 후방 표면이 적어도 약 35 미크론의 총 두께 변동을 갖는 것인 실리콘 웨이퍼.
  34. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 중심 부분이 약 0.3 내지 약 2.5 μm Ra의 표면 거칠기를 갖는 것인 실리콘 웨이퍼.
  35. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 중심 부분이 약 0.7 내지 약 2 μm Ra의 표면 거칠기를 갖는 것인 실리콘 웨이퍼.
  36. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 중심 부분이 약 1 내지 약 1.5 μm Ra의 표면 거칠기를 갖는 것인 실리콘 웨이퍼.
  37. 웨이퍼들과 연관되어 있는 웨이퍼 엣지 에칭 장치(wafer edge etching apparatus)로서,
    케이싱,
    상기 케이싱 내에 배치된 복수의 롤러들 - 각각의 롤러는 중심축과, 각각의 인접한 롤러의 환상 홈(annular grooves)과 일반적으로 평행하게 정렬되어 있는 복수의 환상 홈들을 포함함 -,
    상기 케이싱 내에 배치된 복수의 웨이퍼들 - 상기 웨이퍼들이 상기 롤러들의 상기 환상 홈들 내에 고정되어 있고, 각각의 웨이퍼가 상기 중심축에 일반적으로 수직인 전방 표면 및 후방 표면, 상기 중심축으로부터 주변 엣지를 따라 있는 점으로 뻗어 있는 반경(R), 상기 중심축에 가장 가까이 있는 상기 주변 엣지를 따라 있는 점, 및 상기 가장 가까운 주변 엣지 점부터 상기 가장 가까운 주변 엣지 점과 상기 중심축 사이의 점까지, 상기 가장 가까운 주변 엣지 점으로부터 단지 약 15 mm 뻗어 있는 상기 웨이퍼의 상기 전방 표면 및 후방 표면의 엣지 부분들을 가짐 -, 및
    상기 케이싱 내에 배치된 에칭제를 포함하고, 상기 에칭제가 상기 웨이퍼들의 상기 전방 및 후방 표면의 상기 주변 엣지 및 엣지 부분들에만 접촉하는 것인 웨이퍼 엣지 에칭 장치.
  38. 제37항에 있어서, 상기 환상 홈들이 제1 환상 엣지 및 제2 환상 엣지에 의해 정의되고, 상기 제1 환상 엣지 및 상기 제2 환상 엣지 둘다가 반경 방향으로 안쪽으로 상기 중심축 쪽으로 뻗어 있으며, 상기 제1 환상 엣지가 반경 방향으로 안쪽으로 뻗어감에 따라 상기 제1 환상 엣지가 상기 제2 환상 엣지 쪽으로 축방향으로 뻗어 있는 것인 웨이퍼 엣지 에칭 장치.
  39. 제38항에 있어서, 상기 제1 엣지의 반경 방향으로 가장 안쪽에 있는 점과 상기 제2 엣지의 반경 방향으로 가장 안쪽에 있는 점 사이의 거리가 상기 웨이퍼들의 정점부 폭보다 작아서 상기 홈들의 크기 및 형상이 상기 웨이퍼들을 수용하도록 되어 있는 것인 웨이퍼 엣지 에칭 장치.
  40. 제38항에 있어서, 상기 제2 환상 엣지가 반경 방향으로 안쪽으로 뻗어감에 따라 상기 제2 환상 엣지가 상기 제1 환상 엣지 쪽으로 축방향으로 뻗어 있는 것인 웨이퍼 엣지 에칭 장치.
  41. 제38항에 있어서, 상기 홈이 상기 제1 엣지의 반경 방향으로 가장 안쪽에 있는 점과 상기 제2 엣지의 반경 방향으로 가장 안쪽에 있는 점 사이의 바닥부에 의해 정의되고, 상기 바닥부의 폭의 거리가 상기 웨이퍼들의 정점부 폭보다 작아서 상기 홈들의 크기와 형상이 상기 웨이퍼들을 수용하도록 되어 있는 것인 웨이퍼 엣지 에칭 장치.
  42. 제41항에 있어서, 상기 바닥부의 폭이 약 50 μm 내지 약 200 μm인 것인 웨이퍼 엣지 에칭 장치.
  43. 제41항에 있어서, 상기 바닥부의 폭이 약 50 μm 내지 약 100 μm인 것인 웨이퍼 엣지 에칭 장치.
  44. 제41항에 있어서, 상기 제2 환상 엣지가 반경 방향으로 안쪽으로 뻗어감에 따라 상기 제2 환상 엣지가 상기 제1 환상 엣지 쪽으로 축방향으로 뻗어 있는 것인 웨이퍼 엣지 에칭 장치.
  45. 제37항에 있어서, 상기 환상 홈들이 제1 환상 엣지 및 제2 환상 엣지에 의해 정의되고, 상기 제1 환상 엣지 및 상기 제2 환상 엣지 둘다가 반경 방향으로 안쪽으로 상기 중심축 쪽으로 뻗어 있으며, 상기 제1 환상 엣지가 반경 방향으로 안쪽으로 뻗어감에 따라 상기 제1 환상 엣지가 상기 제2 환상 엣지 쪽으로 축방향으로 뻗어 있고, 상기 제1 엣지의 반경 방향으로 가장 안쪽에 있는 점과 상기 제2 엣지의 반경 방향으로 가장 안쪽에 있는 점 사이의 거리가 약 200 μm보다 작은 것인 웨이퍼 엣지 에칭 장치.
  46. 제45항에 있어서, 상기 제1 엣지의 반경 방향으로 가장 안쪽에 있는 점과 상기 제2 엣지의 반경 방향으로 가장 안쪽에 있는 점 사이의 거리가 약 100 μm보다 작은 것인 웨이퍼 엣지 에칭 장치.
  47. 제46항에 있어서, 상기 제1 엣지의 반경 방향으로 가장 안쪽에 있는 점과 상기 제2 엣지의 반경 방향으로 가장 안쪽에 있는 점 사이의 거리가 적어도 약 50 μm인 것인 웨이퍼 엣지 에칭 장치.
  48. 제45항에 있어서, 상기 제1 엣지의 반경 방향으로 가장 안쪽에 있는 점과 상기 제2 엣지의 반경 방향으로 가장 안쪽에 있는 점 사이의 거리가 적어도 약 50 μm인 것인 웨이퍼 엣지 에칭 장치.
  49. 제37항에 있어서, 상기 제1 엣지 및 상기 제2 엣지가 교차하여, 상기 제1 엣지의 반경 방향으로 가장 안쪽에 있는 점 및 상기 제2 엣지의 반경 방향으로 가장 안쪽에 있는 점을 정의하는 정점부 점(vertex point)을 형성하는 것인 웨이퍼 엣지 에칭 장치.
  50. 제49항에 있어서, 상기 제2 환상 엣지가 반경 방향으로 안쪽으로 뻗어감에 따라 상기 제2 환상 엣지가 상기 제1 환상 엣지 쪽으로 축방향으로 뻗어 있는 것인 웨이퍼 엣지 에칭 장치.
  51. 제37항에 있어서, 상기 케이싱이 오염된 에칭제를 상기 케이싱으로부터 배출시키는 개구부를 포함하는 것인 웨이퍼 엣지 에칭 장치.
  52. 제37항에 있어서, 상기 장치가 상기 케이싱 내에 상부 롤러들을 포함하는 것인 웨이퍼 엣지 에칭 장치.
KR1020107024490A 2008-03-31 2009-03-31 실리콘 웨이퍼의 엣지 에칭 방법 KR20110008068A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4085708P 2008-03-31 2008-03-31
US61/040,857 2008-03-31

Publications (1)

Publication Number Publication Date
KR20110008068A true KR20110008068A (ko) 2011-01-25

Family

ID=40676112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107024490A KR20110008068A (ko) 2008-03-31 2009-03-31 실리콘 웨이퍼의 엣지 에칭 방법

Country Status (7)

Country Link
US (3) US8192822B2 (ko)
EP (1) EP2260507B1 (ko)
JP (1) JP5478604B2 (ko)
KR (1) KR20110008068A (ko)
CN (1) CN101981664B (ko)
TW (1) TWI430348B (ko)
WO (1) WO2009124060A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190077681A (ko) 2017-12-26 2019-07-04 손진균 탈,착식 안경경첩

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110008068A (ko) * 2008-03-31 2011-01-25 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 실리콘 웨이퍼의 엣지 에칭 방법
JP2012509599A (ja) * 2008-11-19 2012-04-19 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 半導体ウェーハのエッジを剥離する方法及びシステム
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US20120175343A1 (en) 2011-01-12 2012-07-12 Siltronic Corporation Apparatus and method for etching a wafer edge
KR20120136881A (ko) * 2011-06-10 2012-12-20 동우 화인켐 주식회사 결정성 실리콘 웨이퍼의 텍스쳐 에칭액 조성물 및 텍스쳐 에칭방법
TWI473283B (zh) * 2011-09-21 2015-02-11 Nat Univ Tsing Hua 晶片
CN102569502A (zh) * 2011-12-16 2012-07-11 合肥晶澳太阳能科技有限公司 一种湿法刻蚀工艺
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP6100002B2 (ja) * 2013-02-01 2017-03-22 株式会社荏原製作所 基板裏面の研磨方法および基板処理装置
JP6071611B2 (ja) * 2013-02-13 2017-02-01 Ｍｉｐｏｘ株式会社 オリエンテーションフラット等切り欠き部を有する、結晶材料から成るウエハの周縁を、研磨テープを使用して研磨することにより円形ウエハを製造する方法
US20150060401A1 (en) * 2013-08-29 2015-03-05 Corning Incorporated Method of edge coating a batch of glass articles
CN104701241B (zh) * 2013-12-05 2017-11-03 中芯国际集成电路制造(上海)有限公司 半导体器件的边角蚀刻方法
JP6223873B2 (ja) * 2014-03-14 2017-11-01 株式会社荏原製作所 研磨装置及び研磨方法
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
CN104465324A (zh) * 2014-11-28 2015-03-25 上海芯亮电子科技有限公司 分离式元件的制造方法
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
CN107891314B (zh) * 2017-10-25 2020-11-03 湖北亿佳欧电子陶瓷股份有限公司 一种陶瓷棒的研磨方法
US20200006093A1 (en) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Wet bench structure
CN109439329A (zh) * 2018-10-29 2019-03-08 苏州博洋化学股份有限公司 平板显示阵列制程用新型igzo蚀刻液
CN110564420A (zh) * 2019-08-22 2019-12-13 合肥中聚合臣电子材料有限公司 一种高世代平板用ito蚀刻液
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
JP7276242B2 (ja) * 2020-05-11 2023-05-18 信越半導体株式会社 シリコンウェーハのエッチング方法及びエッチング装置

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1483746A (en) * 1973-12-19 1977-08-24 Monsanto Co Processing of wafers
US3964957A (en) * 1973-12-19 1976-06-22 Monsanto Company Apparatus for processing semiconductor wafers
FR2326479A1 (fr) * 1975-10-03 1977-04-29 Radiotechnique Compelec Procede de decapage de plaquettes semi-conductrices, notamment pour cellules solaires et appareillage de mise en oeuvre du procede
US4251317A (en) 1979-04-30 1981-02-17 Fairchild Camera And Instrument Corporation Method of preventing etch masking during wafer etching
JPS5928036Y2 (ja) 1980-07-15 1984-08-14 信越化学工業株式会社 化学エツチング処理装置
JPS57141926A (en) 1981-02-26 1982-09-02 Toshiba Corp Bevelling method of hard and brittle wafer
JPS5958827A (ja) 1982-09-28 1984-04-04 Toshiba Corp 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置
DE3602820A1 (de) 1986-01-30 1987-08-06 Windmoeller & Hoelscher Verfahren zur ueberpruefung der funktionsfaehigkeit von parallel geschalteten lastwiderstaenden
JPH0215628A (ja) 1988-07-02 1990-01-19 Shin Etsu Handotai Co Ltd シリコン半導体ウェーハの製造方法
US4971645A (en) 1989-08-30 1990-11-20 Voplex Corporation Method of fully cushioning pull strap handle
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
JPH0785471B2 (ja) * 1990-10-16 1995-09-13 信越半導体株式会社 エッチング装置
DE4103084A1 (de) 1991-02-01 1992-08-13 Wacker Chemitronic Magazin zur halterung von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben, bei der nasschemischen oberflaechenbehandlung in fluessigkeitsbaedern
US5246528A (en) 1991-05-31 1993-09-21 Shin-Etsu Handotai Co., Ltd. Automatic wafer etching method and apparatus
JP2588326B2 (ja) 1991-06-29 1997-03-05 株式会社東芝 半導体ウエーハの製造方法
SG67879A1 (en) 1991-08-22 1999-10-19 At & T Corp Removal of substrate perimeter material
JPH0715897B2 (ja) 1991-11-20 1995-02-22 株式会社エンヤシステム ウエ−ハ端面エッチング方法及び装置
JP2839801B2 (ja) * 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
JP2602766B2 (ja) 1993-02-18 1997-04-23 エム・セテック株式会社 ウェハーエッジの加工方法とその装置
US5340437A (en) * 1993-10-08 1994-08-23 Memc Electronic Materials, Inc. Process and apparatus for etching semiconductor wafers
US5668045A (en) 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5825385A (en) * 1995-04-12 1998-10-20 Eastman Kodak Company Constructions and manufacturing processes for thermally activated print heads
JP3678505B2 (ja) * 1995-08-29 2005-08-03 信越半導体株式会社 半導体ウェーハをエッチングするためのアルカリ溶液の純化方法及び半導体ウェーハのエッチング方法
US5855735A (en) 1995-10-03 1999-01-05 Kobe Precision, Inc. Process for recovering substrates
WO1997027621A1 (en) 1996-01-26 1997-07-31 Sibond, L.L.C. Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers
US5795405A (en) * 1996-03-13 1998-08-18 Eric F. Harnden Machine and method for processing of printed circuit boards by immersion in transversely flowing liquid chemical
US6273950B1 (en) 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
DE19622015A1 (de) 1996-05-31 1997-12-04 Siemens Ag Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
TW345681B (en) * 1996-12-13 1998-11-21 Taiwan Semiconductor Mfg Co Ltd Method for removing covering layer on the peripheral edge portion of wafer
US5843322A (en) * 1996-12-23 1998-12-01 Memc Electronic Materials, Inc. Process for etching N, P, N+ and P+ type slugs and wafers
DE19721493A1 (de) * 1997-05-22 1998-11-26 Wacker Siltronic Halbleitermat Verfahren zum Ätzen von Halbleiterscheiben
US5783097A (en) 1997-06-09 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Process to avoid dielectric damage at the flat edge of the water
US5839460A (en) * 1997-11-13 1998-11-24 Memc Electronic Materials, Inc. Apparatus for cleaning semiconductor wafers
US5933902A (en) * 1997-11-18 1999-08-10 Frey; Bernhard M. Wafer cleaning system
DE19755694C2 (de) 1997-12-16 2000-05-31 Sez Semiconduct Equip Zubehoer Handhabungsvorrichtung für dünne, scheibenförmige Gegenstände
US6117778A (en) * 1998-02-11 2000-09-12 International Business Machines Corporation Semiconductor wafer edge bead removal method and tool
DE19805525C2 (de) * 1998-02-11 2002-06-13 Sez Semiconduct Equip Zubehoer Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen
JP3529032B2 (ja) 1998-09-04 2004-05-24 三菱住友シリコン株式会社 半導体ウェーハのエッチング方法
US6216709B1 (en) * 1998-09-04 2001-04-17 Komag, Inc. Method for drying a substrate
US6119708A (en) * 1998-11-11 2000-09-19 Applied Materials, Inc. Method and apparatus for cleaning the edge of a thin disc
DE19854743A1 (de) 1998-11-27 2000-06-08 Sez Semiconduct Equip Zubehoer Vorrichtung zum Naßätzen einer Kante einer Halbleiterscheibe
DE19901291C2 (de) 1999-01-15 2002-04-18 Sez Semiconduct Equip Zubehoer Vorrichtung zur Ätzbehandlung eines scheibenförmigen Gegenstandes
US6523553B1 (en) * 1999-03-30 2003-02-25 Applied Materials, Inc. Wafer edge cleaning method and apparatus
ATE211855T1 (de) * 1999-04-28 2002-01-15 Sez Semiconduct Equip Zubehoer Vorrichtung und verfahren zur flüssigkeitsbehandlung von scheibenförmigen gegenständen
US6294469B1 (en) * 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
TW511172B (en) 1999-07-19 2002-11-21 Winbond Electronics Corp Machine for etching wafer edge and its etching method
JP2001044147A (ja) 1999-08-04 2001-02-16 Mitsubishi Materials Silicon Corp 半導体ウェーハの面取り面の形成方法
US6309981B1 (en) 1999-10-01 2001-10-30 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
US6333275B1 (en) 1999-10-01 2001-12-25 Novellus Systems, Inc. Etchant mixing system for edge bevel removal of copper from silicon wafers
US20010038153A1 (en) 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
US6503363B2 (en) * 2000-03-03 2003-01-07 Seh America, Inc. System for reducing wafer contamination using freshly, conditioned alkaline etching solution
US6368192B1 (en) 2000-03-31 2002-04-09 Lam Research Corporation Wafer preparation apparatus including variable height wafer drive assembly
US6586342B1 (en) * 2000-04-25 2003-07-01 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
JP3456466B2 (ja) 2000-04-27 2003-10-14 三菱住友シリコン株式会社 シリコンウェーハ用研磨剤及びその研磨方法
JP2002043294A (ja) 2000-07-27 2002-02-08 Matsushita Electric Ind Co Ltd プラズマ処理方法および装置
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP3745214B2 (ja) 2000-09-27 2006-02-15 大日本スクリーン製造株式会社 ベベルエッチング装置およびベベルエッチング方法
JP3771440B2 (ja) 2000-12-04 2006-04-26 大日本スクリーン製造株式会社 ベベルエッチング装置
JP2002334879A (ja) 2001-05-08 2002-11-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003045845A (ja) 2001-08-02 2003-02-14 Enya Systems Ltd ウエ−ハ端面エッチング洗浄処理装置
US6833063B2 (en) 2001-12-21 2004-12-21 Nutool, Inc. Electrochemical edge and bevel cleaning process and system
US7029567B2 (en) 2001-12-21 2006-04-18 Asm Nutool, Inc. Electrochemical edge and bevel cleaning process and system
US20060137994A1 (en) 2001-12-21 2006-06-29 Basol Bulent M Method of wafer processing with edge seed layer removal
AT411335B (de) * 2002-03-06 2003-12-29 Sez Ag Verfahren zum nassbehandeln von scheibenförmigen gegenständen
US6881675B2 (en) 2002-05-15 2005-04-19 Taiwan Semiconductor Manufacturing Co, Ltd. Method and system for reducing wafer edge tungsten residue utilizing a spin etch
US7223323B2 (en) * 2002-07-24 2007-05-29 Applied Materials, Inc. Multi-chemistry plating system
US20050150877A1 (en) * 2002-07-29 2005-07-14 Sumitomo Precision Products Co., Ltd. Method and device for laser beam processing of silicon substrate, and method and device for laser beam cutting of silicon wiring
JP3985250B2 (ja) 2002-09-13 2007-10-03 和夫 田▲邉▼ ウエーハエッジのエッチング処理装置
KR100466297B1 (ko) * 2002-10-17 2005-01-13 한국디엔에스 주식회사 반도체 제조 장치
JP4015531B2 (ja) * 2002-10-31 2007-11-28 大日本スクリーン製造株式会社 メッキ装置およびメッキ方法
JP4095478B2 (ja) 2003-03-27 2008-06-04 芝浦メカトロニクス株式会社 基板のエッチング装置及びエッチング方法
DE102004024893A1 (de) 2003-05-27 2005-04-14 Samsung Electronics Co., Ltd., Suwon Vorrichtung und Verfahren zum Ätzen eines Wafer-Rands
JP2004356252A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
DE10326273B4 (de) * 2003-06-11 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand
KR100927499B1 (ko) * 2003-10-28 2009-11-17 어플라이드 머티어리얼스, 인코포레이티드 스크러버 박스 및 그 사용 방법
DE102004005702A1 (de) 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
WO2006009668A1 (en) * 2004-06-16 2006-01-26 Memc Electronic Materials, Inc. Silicon wafer etching process and composition
SG119237A1 (en) * 2004-07-30 2006-02-28 E Cop Net Pte Ltd An intrusion protection system and method
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US20060172538A1 (en) * 2004-12-03 2006-08-03 Herman Itzkowitz Wet etching the edge and bevel of a silicon wafer
WO2006092886A1 (ja) 2005-02-28 2006-09-08 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
US20060205217A1 (en) 2005-03-10 2006-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for reducing wafer edge tungsten residue utilizing a spin etch
US20060266383A1 (en) 2005-05-31 2006-11-30 Texas Instruments Incorporated Systems and methods for removing wafer edge residue and debris using a wafer clean solution
JP4438709B2 (ja) 2005-07-19 2010-03-24 株式会社Ｓｕｍｃｏ ウェーハの枚葉式エッチング方法
KR20110008068A (ko) 2008-03-31 2011-01-25 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 실리콘 웨이퍼의 엣지 에칭 방법
JP5244650B2 (ja) 2009-02-26 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190077681A (ko) 2017-12-26 2019-07-04 손진균 탈,착식 안경경첩

Also Published As

Publication number Publication date
US8309464B2 (en) 2012-11-13
US20090246444A1 (en) 2009-10-01
US20090242126A1 (en) 2009-10-01
JP5478604B2 (ja) 2014-04-23
CN101981664B (zh) 2013-08-28
TWI430348B (zh) 2014-03-11
US8192822B2 (en) 2012-06-05
EP2260507A1 (en) 2010-12-15
CN101981664A (zh) 2011-02-23
TW201003758A (en) 2010-01-16
JP2011521442A (ja) 2011-07-21
WO2009124060A1 (en) 2009-10-08
EP2260507B1 (en) 2012-09-26
US20090247055A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
KR20110008068A (ko) 실리콘 웨이퍼의 엣지 에칭 방법
JP4835069B2 (ja) シリコンウェーハの製造方法
US6482749B1 (en) Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
US6227944B1 (en) Method for processing a semiconductor wafer
JP2007204286A (ja) エピタキシャルウェーハの製造方法
EP1742256B1 (en) Alkaline etchant for controlling surface roughness of semiconductor wafer
JP2006100799A (ja) シリコンウェーハの製造方法
US6566267B1 (en) Inexpensive process for producing a multiplicity of semiconductor wafers
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
TW201721733A (zh) 單晶半導體晶圓以及製備半導體晶圓的方法
EP1693887A1 (en) Processing method of silicon wafer
JP2001358107A (ja) 再生ウェーハから半導体ウェーハへの変換法
TWI553722B (zh) Silicon wafer manufacturing method and silicon wafer
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
US7645702B2 (en) Manufacturing method of silicon wafer
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2004343126A (ja) 半導体ウェハの前面および裏面を同時にポリッシングする方法
JP3651440B2 (ja) シリコンウェーハの評価方法及びそのエッチング液
TWI608539B (zh) 減少磊晶晶圓缺陷的形成方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2009298680A (ja) 半導体ウェーハ
WO1999031723A1 (en) Method of improving the flatness of polished semiconductor wafers
JP2021190492A (ja) シリコンウェーハのエッチング方法
CN110653718A (zh) 一种晶片的制造方法
JP2003133264A (ja) 鏡面ウエーハの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid