JP2001044147A - 半導体ウェーハの面取り面の形成方法 - Google Patents

半導体ウェーハの面取り面の形成方法

Info

Publication number
JP2001044147A
JP2001044147A JP11221448A JP22144899A JP2001044147A JP 2001044147 A JP2001044147 A JP 2001044147A JP 11221448 A JP11221448 A JP 11221448A JP 22144899 A JP22144899 A JP 22144899A JP 2001044147 A JP2001044147 A JP 2001044147A
Authority
JP
Japan
Prior art keywords
wafer
plasma
etching
chamfering
chamfered surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11221448A
Other languages
English (en)
Inventor
Osamu Kagaya
修 加賀谷
Yasuyuki Hashimoto
靖行 橋本
Yukio Kuroda
幸夫 黒田
Keiichi Tanaka
恵一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP11221448A priority Critical patent/JP2001044147A/ja
Publication of JP2001044147A publication Critical patent/JP2001044147A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 ウェーハ面取り面の形状維持性を高める。研
磨時間を短縮し、半導体ウェーハの生産性を高める。 【解決手段】 回転するシリコンウェーハWの外周部を
砥石の環状溝12aに押し付けて機械的面取りを行う。
面粗さ測定装置にて面取り部の形状情報を得て、これに
基づきプラズマエッチングする。エッチングガスSF
をエッチング反応炉に流入させ、プラズマ発生電極17
とウェーハ保持板11との間に高周波電圧を連続的に印
加する。プラズマ発生電極17を、ウェーハWの加工ダ
メージ部aの厚さに合わせて移動速度を変更しながらウ
ェーハ半径方向に動かす。プラズマ18により励起され
たラジカル種19がウェーハ面取り部へ順次供給され、
プラズマ領域下のシリコンがエッチングされる。面取り
面から加工ダメージ部aがきれいに取り除かれる。ウェ
ーハ面取り面の形状維持性が高まる。後の面取り面研磨
工程での研磨時間が短縮でき、ウェーハの生産性が高ま
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は半導体ウェーハの
面取り面の形成方法、詳しくは加工時のウェーハ面取り
部の形状変化が少なく、後工程の面取り部の研磨負荷を
低減させる半導体ウェーハの面取り面の形成方法に関す
る。
【0002】
【従来の技術】一般に、シリコンウェーハは、スライシ
ングされたのち、ウェーハ外周部が、面取り用砥石によ
り面取り加工される。この面取り時に、ウェーハ外周部
の表層には10〜20μm程度の加工ダメージが生じ
る。この加工ダメージを除くために、ウェーハ表裏面の
ラップ工程後、(a)CCR(Chemical Corner Roundi
ng)工程という、面取り面だけをエッチングする方法が
開発されている。この他にも、(b)テープ面取りと称
する、研削作用面に砥粒が固着されたテープを使用する
方法も知られている。回転中のシリコンウェーハの面取
り面に、このテープを接触させてダメージを除去する。
さらに、(c)これらのCCR工程とテープ面取り工程
とを組み合わせた方法も知られている。このようなダメ
ージ除去処理を施した後、ウェーハの面取り面には鏡面
研磨PCR(Polished Corner roundign)が施される。具
体的には、円筒状に展張された研磨布を回転させ、この
研磨布に、研磨剤を供給しながら、回転中のシリコンウ
ェーハの面取り面を押し付けるものである。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな従来法によるシリコンウェーハの面取り面の形成方
法によれば、以下の欠点があった。すなわち、(1)上
述した(a)CCR工程では、シリコンウェーハをエッ
チング液に浸漬してウェーハ面取り部の表層を溶かすウ
ェットエッチングが施される。その結果、このウェーハ
面取り面の形状維持性が低下していた。これは、ウェッ
トエッチングでは、面取り面全域の加工ダメージを均一
に取り除く制御がむずかしいことによる。また、この形
状維持性の低下については、加工後の面取り面があれや
すい(b)テープ面取り工程の他、(a)、(b)の工
程を組み合わせた(c)CCR工程・テープ面取り工程
においても同様であった。 (2)この形状維持性が低下することで、後工程である
面取り面を研磨する研磨量が大きくなっていた。その結
果、研磨時間が長くなり、シリコンウェーハの生産性が
低下するおそれがあった。
【0004】そこで、発明者らは、鋭意研究の結果、半
導体ウェーハの面取り面に、エッチングレートが大き
く、加工ダメージが小さなプラズマエッチングを施せ
ば、この面取り面の形状維持性が高められ、研磨時間も
短縮し、結果としてウェーハの生産性が高まることを知
見し、この発明を完成させた。
【0005】
【発明の目的】この発明は、ウェーハ面取り面の形状維
持性を高めることができ、研磨時間の短縮化が図れて、
半導体ウェーハの生産性を高めることができる半導体ウ
ェーハの面取り面の形成方法を提供することを、その目
的としている。
【0006】
【課題を解決するための手段】請求項1に記載の発明
は、半導体ウェーハの外周部に面取り用砥石による面取
りを施した後、この面取り面を研磨する半導体ウェーハ
の面取り面の形成方法において、上記面取り用砥石を用
いた面取り後、半導体ウェーハの面取り面にプラズマエ
ッチングを施し、次いで上記面取り面の研磨を行う半導
体ウェーハの面取り面の形成方法である。半導体ウェー
ハの品種は限定されない。例えばシリコンウェーハ、ガ
リウム砒素ウェーハなどが挙げられる。
【0007】この面取り工程で使用される面取り用砥石
は限定されない。例えば、レジノイド研削砥石でもよい
し、メタルボンド面取り用砥石でもよい。両面取り用砥
石の番手は限定されない。ただし、レジノイド研削砥石
の場合は、通常、#1000〜#2000であり、メタ
ルボンド面取り用砥石の場合は、通常、#600〜#1
500である。面取り部の表層に生じた砥石による加工
ダメージの深さは、通常、レジノイド研削砥石の場合で
0.5〜10μm、メタルボンド研削砥石の場合で2〜
20μmである(図6のグラフ参照)。このダメージ
は、次のプラズマエッチング工程で除去される。図6
は、通常面取り後のダメージ深さと面取り面の表面粗度
Rmaxを示すグラフである。この図6において、通常面
取りが行われた後の面取り面の表面粗度Rmaxは、1μ
m以下である。
【0008】プラスマエッチングとは、反応性ガスプラ
ズマを利用したドライエッチングの一種をいう。高周波
放電プラズマ中に発生した化学的に活性度の高い励起状
態にある原子または分子(ラジカル)が反応種として用
いられる化学反応をいう。プラズマエッチング時のエッ
チング量は限定されない。ただし、通常は2〜20μm
である。また、エッチングレートは、ウェットエッチン
グ時のレートと同等で、通常、10〜30μm/分であ
る。このプラズマエッチングによるダメージ深さは、図
7のプラズマ加工後のダメージ深さと面取り面の表面粗
度Rmaxを示すグラフ中において、面取り面の表面粗度
を示す棒グラフの中にかくれるほど小さく、現状の測定
技術では検出することができない。なお、このドライエ
ッチング方法は、プラズマ発振強度の調整を行うことに
より、ウェーハ円周中の任意の部分を形状修正できるエ
ッチング法である。したがって、市販の端面形状測定器
または端面面質検査器の測定結果を、この面取り工程に
反映させることも可能である。この発明は、このことを
含む。
【0009】使用されるエッチングガスは、プラズマエ
ッチングされる対象材料によって決定される。そのガス
の選択では、まず対象材料と化学反応し、蒸気圧の高い
反応生成物を形成できるものを選択する。通常、半導体
ウェーハのエッチングには、ハロゲンを含むガスが用い
られる。例えば、シリコンウェーハのエッチングではS
、SiF、SiCl、SiBrなどが挙げら
れる。いずれも、蒸気圧が高く、エッチング用のガスと
してはハロゲン元素を含有する安定的なガス分子とな
る。
【0010】プラズマエッチングにおけるエッチングガ
スの動作圧力領域は、0.1〜数Torrと、希薄な気相状
態のプラズマが用いられる。この低圧ガスプラズマの制
御には、ガス圧力と放電パラメータを定量的に設定する
必要がある。高周波電力は、容量的または誘導的に印加
される。半導体ウェーハは電気的に浮遊状態におかれる
ので、プラズマ中のイオンは、プラズマ電位と浮遊電位
との差によって加速され、半導体ウェーハに入射され
る。プラズマ電位と浮遊電位との差は、数十Vくらいと
小さい。主なエッチング種は前述したラジカルであり、
加工形状は等方的である。
【0011】半導体ウェーハの面取り部を、例えば砲弾
型など、設計形状に合わせて均一にエッチングする方法
は限定されない。例えば、PACE(Plasma Assisted
Chemical Etching)法を応用した方法を挙げることがで
きる。このPACE法は、プラズマアシスト化学エッチ
ング法のひとつであり、エッチング前のウェーハ形状情
報を部分的なエッチング代にフィードバックすること
で、プラズマエッチング後の半導体ウェーハの厚さ精度
や平坦度精度を高める方法である。すなわち、このPA
CE法によるプラズマエッチングでは、これに付随した
前工程として、例えば反射分光法を採用した面粗さ測定
装置などを用い、エッチングされるウェーハ表面の面粗
さの測定が行われる。その後、この得られた測定データ
に基づき、エッチングガスに供給される高周波の大きさ
を制御したり、半導体ウェーハを面方向に移動させる際
の速度を変化させてエッチングが行われる。この類の事
前的な測定技術を、ウェーハ面取り面のエッチングにも
応用することができる。すなわち、まず、ウェーハ面取
り面の外部輪郭が捕らえられる測定装置でウェーハ面取
り面の形状情報を求める。次に、この形状情報に基づい
て、ウェーハ外周部のプラズマエッチングを行う。
【0012】使用されるプラズマエッチング装置は限定
されない。PACE法が適用された装置などが挙げられ
る。このPACE方式の装置では、エッチング反応炉に
エッチングガスを流しながら、この炉内に配置されたプ
ラズマ発生電極と、ウェーハの真空チャックを兼務する
チャック兼用電極との間に高周波電源から高周波電圧を
連続的に印加し、これによりプラズマ発生電極内でプラ
ズマを発生させ、その後、このプラズマ発生電極を、上
記ウェーハ形状情報に基づき移動させることで、プラズ
マにより励起されたラジカル種を、供給管からウェーハ
所定位置へと順次供給してエッチングする。このような
プラズマエッチング装置は、半導体ウェーハを1枚ずつ
エッチング処理する枚葉式でもよいし、所定枚を重ね合
わせ、ギャザリングされた半導体ウェーハの面取り面を
一括して処理するバッチ式でもよい。上記半導体ウェー
ハの面取り面の研磨量は限定されない。ただし、通常は
0.1〜100μm、好ましくは0.1〜20μmであ
る。このウェーハ面取り面の研磨装置は限定されない。
上記PCR装置などが挙げられる。
【0013】請求項2に記載の発明は、上記プラズマエ
ッチングのエッチング量が、0.1〜100μmである
請求項1に記載の半導体ウェーハの面取り面の形成方法
である。好ましいエッチング量は0.1〜10μmであ
る。これは、面取り面の面質改善には0.1〜1μm、
形状改善には1〜10μm程度が必要となることによ
る。
【0014】
【作用】この発明によれば、面取り用砥石による機械的
な面取り後、半導体ウェーハの面取り面にプラズマエッ
チングを行う。よって、この砥石による面取り時ウェー
ハ外周部の表層に発生した加工ダメージが、プラズマエ
ッチングによって除去される。また、ウェーハ面取り面
の形状維持性が高まる。しかも、後工程である面取り面
の研磨での研磨時間の短縮も図れる。これにより、ウェ
ーハの生産性を高めることができる。
【0015】
【発明の実施の形態】以下、この発明の実施例を図面を
参照して説明する。図1は、この発明の第1実施例に係
る半導体ウェーハの面取り面の形成方法が適用された半
導体ウェーハの面取り装置の全体説明図である。図2
は、この発明の第1実施例に係る面取り用砥石による面
取りの説明図である。図3は、この発明の第1実施例に
係る面取り面のプラズマエッチングの説明図である。図
4は、この発明の第1実施例に係る半導体ウェーハの面
取り面の形成方法によるプラズマエッチング量を示す説
明図である。
【0016】図1において、10はこの発明の第1実施
例に係る半導体ウェーハの面取り面の形成方法が適用さ
れたシリコンウェーハの面取り装置(以下、面取り装置
という)である。この面取り装置10は、シリコンウェ
ーハWを保持するウェーハ保持板11と、シリコンウェ
ーハWの外周部を機械的に面取りする面取り用砥石12
と、この機械的な面取りが行われたウェーハ外周部に、
プラズマエッチングを施すプラズマエッチング装置13
とを備えている。ウェーハ保持板11は、面取りのワー
クステージS内において、水平移動および垂直移動可能
に配設されている。ウェーハ保持板11は、プラズマエ
ッチング装置13のチャック兼用電極を兼務する水平な
板であり、回転モータ14の出力軸の先端に固着され
て、所定の回転速度で所定方向へ回転するように構成さ
れている。このワークステージSには、面取り用砥石1
2とプラズマエッチング装置13とが、離間して配設さ
れている。
【0017】図1および図2に示すように、面取り用砥
石12は、軸線方向を垂直方向に向けた厚肉で大径なメ
タルボンド円柱砥石である(厚さ5〜30mm、φ10
0〜200mm、番手#800)。この砥石12の研削
作用面には、ウェーハ保持板11に保持されたシリコン
ウェーハWの外周部が押し当てられる環状溝12aが刻
設されている。面取り用砥石12は、面取り用モータ1
5により例えば4000rpmで水平回転する。
【0018】次に、図1および図3を参照しながら、後
者のプラズマエッチング装置13を説明する。このプラ
ズマエッチング装置13は、PACE方式を応用した装
置であって、ウェーハ外周部がプラズマアシスト化学エ
ッチングされる。すなわち、このプラズマエッチング
は、高周波電源16と、エッチングガスSFが流入さ
れるエッチング反応炉と、この反応炉内に配置された断
面が下向きコの字形のプラズマ発生電極17(電極開口
幅1mm、深さ0.5mm)と、チャック兼用電極を兼
務するウェーハ保持板11とを備えている。プラズマ発
生電極17およびウェーハ保持板11間には、周波数1
3.56GHz、電力400〜700ワットの高周波電
圧が連続的に印加される。よって、プラズマ発生電極1
7の内部空間で、エッチングガスSFが励起され、プ
ラズマ18が発生する。ウェーハ面取り面のプラズマエ
ッチング時には、このプラズマ発生電極17を、回転中
のシリコンウェーハWの表層の加工ダメージ部a(図4
参照)の深さに合わせて移動速度を変更しながらウェー
ハ半径方向へ動かす。これにより、プラズマ18により
励起されたラジカル種19が、供給管20からウェーハ
面取り部の所定位置へと順次供給され、プラズマ領域下
のシリコンが深さ約5μmの加工ダメージ部aをエッチ
ングしていく。
【0019】次に、この第1実施例に係る面取り装置1
0を用いたシリコンウェーハWの面取り面の形成方法を
説明する。図1に示すように、あらかじめ図外のアライ
メントステージでアライメントされたシリコンウェーハ
Wは、同じく図外のローダアームにより、ウェーハ保持
板11のウェーハ吸着面に吸着保持される。続いて、図
1,図2に示すように、機械的面取りステージS1にお
いて、回転モータ14によりウェーハ保持板11を介し
て、シリコンウェーハWを0.5〜1.0rpmで回転
しながら面取り用砥石12側へ移動させ、シリコンウェ
ーハWの外周部を、環状溝12aに押し付けて機械的な
面取りを行う。その後、このシリコンウェーハWをプラ
ズマエッチングステージS2へ移動させる。ここで、反
射分光法による面粗さ測定装置を利用して、ウェーハ面
取り部の形状情報を得る。次いで、得られた形状情報に
基づき、ウェーハ外周部のプラズマエッチングが行われ
る。
【0020】すなわち、図1および図3に示すように、
プラズマエッチング工程では、高周波電源16を用い
て、エッチングガスSFをエッチング反応炉に流入さ
せながら、プラズマ発生電極17(電極サイズ1×0.
5mm)と、ウェーハ保持板11との間に、周波数1
3.56GHz、電力400〜700ワットの高周波電
圧を連続的に印加する。これにより、プラズマ発生電極
17の内部空間で、エッチングガスSFが励起されて
プラズマ18が発生する。すなわち、このエッチングガ
スSFがプラズマ発生電極17下に達したとき、プラ
ズマ18のエネルギを受けて化学的に活性化する。
【0021】その後、このプラズマ発生電極17を、回
転中のシリコンウェーハWの表層の加工ダメージ部a
(図4参照)の厚さに合わせて移動速度を変更しながら
ウェーハ厚さ方向へ動かす。これにより、プラズマ18
により励起されたラジカル種19が、供給管20からウ
ェーハ面取り部の所定位置へと順次供給される。その結
果、プラズマ電極下のSFが、10〜30μm/分の
エッチングレート、エッチング厚5μmで加工ダメージ
部aをエッチングする。これにより、シリコンウェーハ
Wの面取り面から、深さ5μmの加工ダメージ部aがき
れいに取り除かれる。なお、この加工ダメージ部aの厚
さなどは、通常、面取り用砥石の結合材の種類、番手な
どの面取り条件により概略決定される。
【0022】このように、面取り用砥石12による機械
的な面取り後、シリコンウェーハWの面取り面にプラズ
マエッチングを施して加工ダメージ部aを除くようにし
たので、CCR工程などの従来法に比べ、面取り面の平
滑性が高まる。よって、ウェーハ面取り面の形状維持性
もしくは創造性が高くなる。これにより、後の面取り面
研磨工程での研磨量も低減され、研磨時間の短縮化を図
ることもできる。その結果、ウェーハの生産性が高ま
る。
【0023】次に、図5に基づいて、この発明の第2実
施例に係る半導体ウェーハの面取り面の形成方法を説明
する。図5は、この発明の第2実施例に係る半導体ウェ
ーハの面取り面の形成方法が適用された半導体ウェーハ
の面取り装置の全体説明図である。図5に示すように、
この第2実施例の面取りでの特長は、バッチ方式のシリ
コンウェーハの面取り装置30を採用し、ギャザリング
された複数枚のシリコンウェーハWの面取り部を一括し
てエッチングするようにした点にある。すなわち、ウェ
ーハ表裏面が水平になるように重ね合わせた4枚のシリ
コンウェーハWを、両側から一対のウェーハ押圧板31
により押圧して保持し、この状態のまま、各シリコンウ
ェーハWの面取り部を一括してエッチングする。
【0024】プラズマエッチング装置13Aの一部を構
成するプラズマ発生電極17A(電極サイズ1×0.5
mm)は、ギャザリングウェーハWの各面取り部を一括
してエッチングできるように縦長である。そのため、プ
ラズマ発生電極17Aおよび下側のウェーハ押圧板31
間に、周波数13.56GHz、電力400〜700ワ
ットの高周波電圧を連続的に印加することにより、プラ
ズマ18で励起されたラジカル種19が、縦長な供給管
20Aから、各ウェーハ面取り部の所定位置へと供給さ
れる。その結果、プラズマ領域下のシリコンが、エッチ
ングレート10〜30μm/分、エッチング厚5μmで
エッチングされる。すなわち、各加工ダメージ部aを除
去される。これにより、従来のウェットエッチング法に
よるギャザリングウェーハWのエッチング時に生じてい
た、面取り部付近におけるウェーハ間の隙間へのエッチ
ング液の回り込みによる不都合を解消することができ
る。その他の構成、作用および効果は、第1実施例と同
様であるので説明を省略する。
【0025】
【発明の効果】この発明によれば、面取り用砥石による
面取り後、半導体ウェーハの面取り面にプラズマエッチ
ングを施すようにしたので、ウェーハ面取り面の形状維
持性を高めることができ、しかも研磨時間の短縮化が図
れて、ウェーハの生産性を高めることもできる。
【図面の簡単な説明】
【図1】この発明の第1実施例に係る半導体ウェーハの
面取り面の形成方法が適用された半導体ウェーハの面取
り装置の全体説明図である。
【図2】この発明の第1実施例に係る面取り用砥石によ
る面取り中の説明図である。
【図3】この発明の第1実施例に係る面取り面のプラズ
マエッチング中の説明図である。
【図4】この発明の第1実施例に係る半導体ウェーハの
面取り面の形成方法によるプラズマエッチング量を示す
説明図である。
【図5】この発明の第2実施例に係る半導体ウェーハの
面取り面の形成方法が適用された半導体ウェーハの面取
り装置の全体説明図である。
【図6】通常面取り後のダメージ深さと面取り面の表面
粗度Rmaxとの関係を示すグラフである。
【図7】プラズマ加工後のダメージ深さと面取り面の表
面粗度Rmaxとの関係を示すグラフである。
【符号の説明】
10 半導体ウェーハの面取り装置、 12 面取り用砥石、 13 プラズマエッチング装置、 W シリコンウェーハ(半導体ウェーハ)。
フロントページの続き (72)発明者 黒田 幸夫 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 (72)発明者 田中 恵一 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 Fターム(参考) 5F004 AA16 BA20 BB13 CA02 CB02 DA00 DA13 DA18 DB01 FA08

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェーハの外周部に面取り用砥石
    による面取りを施した後、この面取り面を研磨する半導
    体ウェーハの面取り面の形成方法において、 上記面取り用砥石を用いた面取り後、半導体ウェーハの
    面取り面にプラズマエッチングを施し、次いで上記面取
    り面の研磨を行う半導体ウェーハの面取り面の形成方
    法。
  2. 【請求項2】 上記プラズマエッチングのエッチング量
    が、0.1〜100μmである請求項1に記載の半導体
    ウェーハの面取り面の形成方法。
JP11221448A 1999-08-04 1999-08-04 半導体ウェーハの面取り面の形成方法 Pending JP2001044147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11221448A JP2001044147A (ja) 1999-08-04 1999-08-04 半導体ウェーハの面取り面の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11221448A JP2001044147A (ja) 1999-08-04 1999-08-04 半導体ウェーハの面取り面の形成方法

Publications (1)

Publication Number Publication Date
JP2001044147A true JP2001044147A (ja) 2001-02-16

Family

ID=16766903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11221448A Pending JP2001044147A (ja) 1999-08-04 1999-08-04 半導体ウェーハの面取り面の形成方法

Country Status (1)

Country Link
JP (1) JP2001044147A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068704A (ja) * 2001-08-23 2003-03-07 Ulvac Japan Ltd ウエハエッジ部分の処理方法
WO2007107176A1 (en) * 2006-03-17 2007-09-27 Freescale Semiconductor, Inc. Method of reducing risk of delamination of a layer of a semiconductor device
KR100765900B1 (ko) * 2006-06-05 2007-10-10 세메스 주식회사 기판의 가장자리 식각장치 및 상기 장치를 구비하는 기판처리 설비, 그리고 기판 처리 방법
JP2008060165A (ja) * 2006-08-29 2008-03-13 Uinzu:Kk 半導体基板の表面処理方法
WO2008097996A1 (en) * 2007-02-08 2008-08-14 Lam Research Corporation Bevel clean device
WO2008109240A1 (en) * 2007-03-05 2008-09-12 Lam Research Corporation Edge electrodes with dielectric covers
WO2008109239A1 (en) * 2007-03-05 2008-09-12 Lam Research Corporation Edge electrodes with variable power
WO2008124350A1 (en) * 2007-04-06 2008-10-16 Lam Research Corporation Method and system for distributing gas for a bevel edge etcher
JP2009043969A (ja) * 2007-08-09 2009-02-26 Osaka Univ 半導体ウエハ外周部の加工方法及びその装置
WO2009124060A1 (en) * 2008-03-31 2009-10-08 Memc Electronic Materials, Inc. Methods for etching the edge of a silicon wafer
JP2010515264A (ja) * 2006-12-29 2010-05-06 ラム リサーチ コーポレーション ウエハ端部の処理方法及び処理装置
JP2011192687A (ja) * 2010-03-12 2011-09-29 Hitachi Metals Ltd 半導体基板の加工装置、半導体基板の製造方法、及び半導体基板
CN101627462B (zh) * 2007-03-05 2012-06-20 朗姆研究公司 配置为清洁基片的斜面边缘的等离子体处理室及在处理室中清洁基片的斜面边缘的方法
JP2012126584A (ja) * 2010-12-13 2012-07-05 Sekisui Chem Co Ltd ガラス板の端部処理方法及び装置
US8735261B2 (en) 2008-11-19 2014-05-27 Memc Electronic Materials, Inc. Method and system for stripping the edge of a semiconductor wafer
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP2019040970A (ja) * 2017-08-24 2019-03-14 三菱マテリアル株式会社 プラズマ処理装置用炭化珪素電極板及びその製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068704A (ja) * 2001-08-23 2003-03-07 Ulvac Japan Ltd ウエハエッジ部分の処理方法
JP4714384B2 (ja) * 2001-08-23 2011-06-29 株式会社アルバック ウエハエッジ部分の処理方法及びプラズマ処理装置
WO2007107176A1 (en) * 2006-03-17 2007-09-27 Freescale Semiconductor, Inc. Method of reducing risk of delamination of a layer of a semiconductor device
US7938931B2 (en) 2006-05-24 2011-05-10 Lam Research Corporation Edge electrodes with variable power
US9184043B2 (en) 2006-05-24 2015-11-10 Lam Research Corporation Edge electrodes with dielectric covers
KR100765900B1 (ko) * 2006-06-05 2007-10-10 세메스 주식회사 기판의 가장자리 식각장치 및 상기 장치를 구비하는 기판처리 설비, 그리고 기판 처리 방법
JP2008060165A (ja) * 2006-08-29 2008-03-13 Uinzu:Kk 半導体基板の表面処理方法
TWI455201B (zh) * 2006-12-29 2014-10-01 Lam Res Corp 晶圓緣部處理方法及設備
JP2010515264A (ja) * 2006-12-29 2010-05-06 ラム リサーチ コーポレーション ウエハ端部の処理方法及び処理装置
WO2008097996A1 (en) * 2007-02-08 2008-08-14 Lam Research Corporation Bevel clean device
US8137501B2 (en) 2007-02-08 2012-03-20 Lam Research Corporation Bevel clean device
WO2008109239A1 (en) * 2007-03-05 2008-09-12 Lam Research Corporation Edge electrodes with variable power
CN101627462B (zh) * 2007-03-05 2012-06-20 朗姆研究公司 配置为清洁基片的斜面边缘的等离子体处理室及在处理室中清洁基片的斜面边缘的方法
WO2008109240A1 (en) * 2007-03-05 2008-09-12 Lam Research Corporation Edge electrodes with dielectric covers
JP2010520646A (ja) * 2007-03-05 2010-06-10 ラム リサーチ コーポレーション 誘電体カバーを伴うエッジ電極
WO2008124350A1 (en) * 2007-04-06 2008-10-16 Lam Research Corporation Method and system for distributing gas for a bevel edge etcher
JP2009043969A (ja) * 2007-08-09 2009-02-26 Osaka Univ 半導体ウエハ外周部の加工方法及びその装置
US8192822B2 (en) 2008-03-31 2012-06-05 Memc Electronic Materials, Inc. Edge etched silicon wafers
US8309464B2 (en) 2008-03-31 2012-11-13 Memc Electronic Materials, Inc. Methods for etching the edge of a silicon wafer
WO2009124060A1 (en) * 2008-03-31 2009-10-08 Memc Electronic Materials, Inc. Methods for etching the edge of a silicon wafer
US8735261B2 (en) 2008-11-19 2014-05-27 Memc Electronic Materials, Inc. Method and system for stripping the edge of a semiconductor wafer
JP2011192687A (ja) * 2010-03-12 2011-09-29 Hitachi Metals Ltd 半導体基板の加工装置、半導体基板の製造方法、及び半導体基板
JP2012126584A (ja) * 2010-12-13 2012-07-05 Sekisui Chem Co Ltd ガラス板の端部処理方法及び装置
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP2019040970A (ja) * 2017-08-24 2019-03-14 三菱マテリアル株式会社 プラズマ処理装置用炭化珪素電極板及びその製造方法

Similar Documents

Publication Publication Date Title
JP2001044147A (ja) 半導体ウェーハの面取り面の形成方法
KR100653345B1 (ko) 반도체 웨이퍼의 제조 장치 및 제조 방법
JP6348725B2 (ja) プラズマ処理装置の硬質脆性構成要素のための延性モード機械加工方法
JP4519199B2 (ja) ウエハ再生方法およびウエハ再生装置
JP2000186000A (ja) シリコンウェーハ加工方法およびその装置
US20150255243A1 (en) Grazing angle plasma processing for modifying a substrate surface
JP2001244240A (ja) 半導体ウエハの製造方法
KR20080069531A (ko) Iii-v족 화합물 반도체 기판의 제조 방법
US6267076B1 (en) Gas phase planarization process for semiconductor wafers
JP6387131B2 (ja) プラズマ加工方法及びこの方法を用いて製造された基板
TW508285B (en) Dry chemical-mechanical polishing method
JP2000256094A (ja) シリコンエピタキシャル成長ウェーハ製造方法およびその装置
TWI540633B (zh) Surface planarization method
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2018137483A (ja) プラズマ加工方法及びこの方法を用いて製造された基板
JP2002329690A (ja) 半導体ウェーハの製造方法
JP3596363B2 (ja) 半導体ウェーハの製造方法
JP2001044154A (ja) 半導体ウェーハの製造方法
JP4790585B2 (ja) 半導体ウェーハの平坦化方法、平坦化装置及び半導体ウェーハの製造方法
JP2000174004A (ja) プラズマエッチングの方法およびその装置
US11772137B2 (en) Reactive cleaning of substrate support
JP2002016049A (ja) 半導体ウエーハの加工方法及びプラズマエッチング装置
JP2002359216A (ja) セリアスラリーを用いた研磨方法および半導体装置の製造方法
US20040157461A1 (en) Method for fabricating a wafer including dry etching the edge of the wafer
JP3286563B2 (ja) プラズマエッチングによる平坦加工方法及び加工装置