JP2002359216A - セリアスラリーを用いた研磨方法および半導体装置の製造方法 - Google Patents
セリアスラリーを用いた研磨方法および半導体装置の製造方法Info
- Publication number
- JP2002359216A JP2002359216A JP2001163102A JP2001163102A JP2002359216A JP 2002359216 A JP2002359216 A JP 2002359216A JP 2001163102 A JP2001163102 A JP 2001163102A JP 2001163102 A JP2001163102 A JP 2001163102A JP 2002359216 A JP2002359216 A JP 2002359216A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- ceria slurry
- polished
- stage
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 219
- 239000002002 slurry Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 53
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 11
- 238000003825 pressing Methods 0.000 claims description 10
- 235000012431 wafers Nutrition 0.000 description 28
- 239000007788 liquid Substances 0.000 description 20
- 239000004744 fabric Substances 0.000 description 6
- 238000007517 polishing process Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 高選択性セリアスラリーを用い、優れた平坦
性と量産性とを両立させた研磨方法を提供する。 【解決手段】 研磨工程を研磨初期、平坦化過程、平坦
化終了後の複数段階に分け、各段階ごとに研磨条件を変
えて研磨を行うようにすることにより、各段階ごとに異
なる適当な研磨条件で研磨を行うことで、各段階ごとに
研磨レートを上げて研磨時間を短縮するとともに、平坦
化特性に優れた高選択性セリアスラリーを用いて研磨す
ることにより、高平坦化性と高生産性とを両立すること
ができるようにする。
性と量産性とを両立させた研磨方法を提供する。 【解決手段】 研磨工程を研磨初期、平坦化過程、平坦
化終了後の複数段階に分け、各段階ごとに研磨条件を変
えて研磨を行うようにすることにより、各段階ごとに異
なる適当な研磨条件で研磨を行うことで、各段階ごとに
研磨レートを上げて研磨時間を短縮するとともに、平坦
化特性に優れた高選択性セリアスラリーを用いて研磨す
ることにより、高平坦化性と高生産性とを両立すること
ができるようにする。
Description
【０００１】
【発明の属する技術分野】本発明はセリアスラリーを用
いた研磨方法に関し、特に、半導体デバイスプロセスや
配線組み込み一体型液晶プロセスなどにおける、ＣＭＰ
（Chemical Mechanical Polishing：化学的機械研磨
法）技術を用いた平坦化工程に適用して好適なものであ
る。
いた研磨方法に関し、特に、半導体デバイスプロセスや
配線組み込み一体型液晶プロセスなどにおける、ＣＭＰ
（Chemical Mechanical Polishing：化学的機械研磨
法）技術を用いた平坦化工程に適用して好適なものであ
る。
【０００２】
【従来の技術】半導体装置の高密度化および微細化に対
応するための技術の一環として、製造プロセスにおいて
半導体基板上の表面をＣＭＰ法によって平坦化する手法
がある。そこで、従来のＣＭＰ法に用いる研磨装置の一
例として、特開平８−２９４８６１号公報に記載された
研磨装置について説明する。
応するための技術の一環として、製造プロセスにおいて
半導体基板上の表面をＣＭＰ法によって平坦化する手法
がある。そこで、従来のＣＭＰ法に用いる研磨装置の一
例として、特開平８−２９４８６１号公報に記載された
研磨装置について説明する。
【０００３】図６および図７を参照して、水平面内で回
転する回転定盤１１３上に、被研磨面を研磨するための
研磨クロス１１５が貼付されている。回転定盤１１３の
上方には、ウエハ１１６を保持して研磨クロス１１５の
表面に半導体基板の被研磨面を対向させるためのウエハ
保持盤１１４が配置されている。ウエハ保持盤１１４の
回転中心Ｃは、回転定盤１１３の回転中心Ｄに対して所
定のオフセット距離Ｅを有するように配置されている。
転する回転定盤１１３上に、被研磨面を研磨するための
研磨クロス１１５が貼付されている。回転定盤１１３の
上方には、ウエハ１１６を保持して研磨クロス１１５の
表面に半導体基板の被研磨面を対向させるためのウエハ
保持盤１１４が配置されている。ウエハ保持盤１１４の
回転中心Ｃは、回転定盤１１３の回転中心Ｄに対して所
定のオフセット距離Ｅを有するように配置されている。
【０００４】また、回転定盤１１３の上方には、研磨ク
ロス１１５の研磨面１１５ａに研磨液を供給するための
研磨液供給管１１７と、研磨面１１５ａにドレッシング
液を供給するためのドレッシング液供給管１２０とが配
置されている。さらに、回転定盤１１３の上方には、研
磨加工後の研磨廃液やドレッシング液を研磨面１１５ａ
から排出するための液排出機構１２３が配置されてい
る。
ロス１１５の研磨面１１５ａに研磨液を供給するための
研磨液供給管１１７と、研磨面１１５ａにドレッシング
液を供給するためのドレッシング液供給管１２０とが配
置されている。さらに、回転定盤１１３の上方には、研
磨加工後の研磨廃液やドレッシング液を研磨面１１５ａ
から排出するための液排出機構１２３が配置されてい
る。
【０００５】ウエハ保持盤１１４の直径は回転定盤１１
３の半径よりも短く、また、回転定盤１１３およびウエ
ハ保持盤１１４はそれぞれ矢印Ａ、矢印Ｂに示す方向に
回転する。なお、図７に示された二点鎖線の円Ｆは、ウ
エハ保持盤１１４に保持されたウエハ１１６の外周部分
が研磨クロス１１５の回転中心側部位に描く軌跡を示し
ている。
３の半径よりも短く、また、回転定盤１１３およびウエ
ハ保持盤１１４はそれぞれ矢印Ａ、矢印Ｂに示す方向に
回転する。なお、図７に示された二点鎖線の円Ｆは、ウ
エハ保持盤１１４に保持されたウエハ１１６の外周部分
が研磨クロス１１５の回転中心側部位に描く軌跡を示し
ている。
【０００６】従来の研磨装置の主要部分は上記のように
構成される。次に、上述した研磨装置の動作について説
明する。一定速度で回転させた回転定盤１１３に貼り付
けられた研磨クロス１１５の研磨面１１５ａに、研磨液
供給管１１７から研磨液を供給する。これと同時に、ド
レッシング液供給管１２０からドレッシング液の水を研
磨面１１５ａに供給する。
構成される。次に、上述した研磨装置の動作について説
明する。一定速度で回転させた回転定盤１１３に貼り付
けられた研磨クロス１１５の研磨面１１５ａに、研磨液
供給管１１７から研磨液を供給する。これと同時に、ド
レッシング液供給管１２０からドレッシング液の水を研
磨面１１５ａに供給する。
【０００７】そして、ウエハ１１６が固定されたウエハ
保持盤１１４を一定速度で回転させた状態で、ウエハ保
持盤１１４を下方に移動させる。これにより、ウエハ１
１６の被研磨面を研磨面１１５ａに押圧させて、被研磨
面の研磨加工を行う。研磨加工後の研磨廃液とドレッシ
ング液とを液排出機構１２３によって回収する。以上の
ようにして、ウエハ１１６の研磨加工が行われる。
保持盤１１４を一定速度で回転させた状態で、ウエハ保
持盤１１４を下方に移動させる。これにより、ウエハ１
１６の被研磨面を研磨面１１５ａに押圧させて、被研磨
面の研磨加工を行う。研磨加工後の研磨廃液とドレッシ
ング液とを液排出機構１２３によって回収する。以上の
ようにして、ウエハ１１６の研磨加工が行われる。
【０００８】従来、酸化膜の研磨では、研磨用薬液とし
てシリカ系スラリー（ＳｉＯ2系）が多く用いられてき
た。シリカ系スラリーの特徴は、粒径がそろえ易く、ス
クラッチが発生し難い点にある。しかし、研磨レートが
低いため、研磨量が多い場合には適用に問題があった。
そこで、最近では、研磨レートが高いセリアスラリー
（ＣｅＯ2系）が注目され、多く用いられるようになっ
た。
てシリカ系スラリー（ＳｉＯ2系）が多く用いられてき
た。シリカ系スラリーの特徴は、粒径がそろえ易く、ス
クラッチが発生し難い点にある。しかし、研磨レートが
低いため、研磨量が多い場合には適用に問題があった。
そこで、最近では、研磨レートが高いセリアスラリー
（ＣｅＯ2系）が注目され、多く用いられるようになっ
た。
【０００９】しかし、何れの研磨液を用いた場合も、パ
ターン段差の平坦化を実施すると、凹部の研磨が進むた
め、ある高さ以下には段差を低減することができない。
また、その高さの段差に至るまでに多くの研磨量が必要
であるという問題もあった。この問題を解決するスラリ
ーとして、添加剤を加えたセリアスラリー（以後、高選
択性セリアスラリーと呼ぶ）が開発された。
ターン段差の平坦化を実施すると、凹部の研磨が進むた
め、ある高さ以下には段差を低減することができない。
また、その高さの段差に至るまでに多くの研磨量が必要
であるという問題もあった。この問題を解決するスラリ
ーとして、添加剤を加えたセリアスラリー（以後、高選
択性セリアスラリーと呼ぶ）が開発された。
【００１０】
【発明が解決しようとする課題】この高選択性セリアス
ラリーを用いれば、凹部の研磨速度を抑え、平坦化特性
を従来のスラリーより格段に向上させることが可能であ
る。図８に、高選択性セリアスラリーを用いた研磨結果
の一例を示す。研磨条件は、研磨終了時におけるウエハ
面内の残膜均一性と、高選択性セリアスラリーの特徴で
ある凹部研磨が進まない範囲とで最適化してある。
ラリーを用いれば、凹部の研磨速度を抑え、平坦化特性
を従来のスラリーより格段に向上させることが可能であ
る。図８に、高選択性セリアスラリーを用いた研磨結果
の一例を示す。研磨条件は、研磨終了時におけるウエハ
面内の残膜均一性と、高選択性セリアスラリーの特徴で
ある凹部研磨が進まない範囲とで最適化してある。
【００１１】図８において、横軸は研磨時間、縦軸は残
膜厚を示す。■のプロット点を有するグラフは凹部の研
磨状態を示している。また、◆のプロット点を有するグ
ラフは凸部の研磨状態を示している。図８に示すよう
に、研磨開始から４８０秒までの間は主に凸部の研磨が
行われ、凹部の残膜厚と凸部の残膜厚とがほぼ同じとな
って平坦化が終了する。平坦化終了後は、凹部と凸部と
が更に所定の残膜厚になるまで研磨される。
膜厚を示す。■のプロット点を有するグラフは凹部の研
磨状態を示している。また、◆のプロット点を有するグ
ラフは凸部の研磨状態を示している。図８に示すよう
に、研磨開始から４８０秒までの間は主に凸部の研磨が
行われ、凹部の残膜厚と凸部の残膜厚とがほぼ同じとな
って平坦化が終了する。平坦化終了後は、凹部と凸部と
が更に所定の残膜厚になるまで研磨される。
【００１２】一般に、セリアスラリーの場合、研磨開始
から１２０秒までの間、特に研磨開始から６０秒までの
領域では、研磨レートが低い（図８中には示されていな
い）ことが確認されている。このことと図８のグラフよ
り、高選択性セリアスラリーを用いた場合にも以下の問
題点がある。
から１２０秒までの間、特に研磨開始から６０秒までの
領域では、研磨レートが低い（図８中には示されていな
い）ことが確認されている。このことと図８のグラフよ
り、高選択性セリアスラリーを用いた場合にも以下の問
題点がある。
【００１３】（１）研磨初期において研磨レートが著し
く低い領域がある。 （２）平坦化進行中の研磨レートが、従来のセリアスラ
リーに比べて低い。 （３）平坦化終了後の研磨レートが著しく低く、所定の
残膜厚にするのに時間がかかる。 以上より、高選択性セリアスラリーには、平坦化特性は
優れているが、量産性が低いという問題があった。
く低い領域がある。 （２）平坦化進行中の研磨レートが、従来のセリアスラ
リーに比べて低い。 （３）平坦化終了後の研磨レートが著しく低く、所定の
残膜厚にするのに時間がかかる。 以上より、高選択性セリアスラリーには、平坦化特性は
優れているが、量産性が低いという問題があった。
【００１４】この問題を解決するための方法として、複
数の種類のスラリーを用いる研磨プロセスも考えられて
いる。しかしながら、付帯設備（スラリー供給ユニット
等）が多くなるだけでなく、異なる種類のスラリーが混
在した状態での研磨を防ぐため、スラリー切り替え時に
洗浄ステップが必要になるなど、トータル的には量産性
の向上が図れない問題がある。
数の種類のスラリーを用いる研磨プロセスも考えられて
いる。しかしながら、付帯設備（スラリー供給ユニット
等）が多くなるだけでなく、異なる種類のスラリーが混
在した状態での研磨を防ぐため、スラリー切り替え時に
洗浄ステップが必要になるなど、トータル的には量産性
の向上が図れない問題がある。
【００１５】本発明は、このような問題を解決するため
に成されたものであり、高選択性セリアスラリーを用
い、優れた平坦性と量産性とを両立させることが可能な
研磨方法を提供することを目的とする。また、このよう
な研磨方法を用いる半導体装置の製造方法を提供するも
のである。
に成されたものであり、高選択性セリアスラリーを用
い、優れた平坦性と量産性とを両立させることが可能な
研磨方法を提供することを目的とする。また、このよう
な研磨方法を用いる半導体装置の製造方法を提供するも
のである。
【００１６】
【課題を解決するための手段】この発明に係るセリアス
ラリーを用いた研磨方法は、回転する研磨面にセリアス
ラリーを供給し、当該研磨面に対向させた半導体基板の
被研磨面を、当該研磨面に押圧して研磨する研磨方法に
おいて、上記研磨の工程を複数段階に分け、各段階ごと
に研磨条件を変えて研磨を行うようにしたものである。
ラリーを用いた研磨方法は、回転する研磨面にセリアス
ラリーを供給し、当該研磨面に対向させた半導体基板の
被研磨面を、当該研磨面に押圧して研磨する研磨方法に
おいて、上記研磨の工程を複数段階に分け、各段階ごと
に研磨条件を変えて研磨を行うようにしたものである。
【００１７】例えば、上記研磨の工程を研磨初期、平坦
化過程、平坦化終了後の複数段階に分け、各段階ごとに
研磨条件を変えて研磨を行う。各段階の研磨条件は、例
えば以下の通りである。研磨初期の段階では、上記被研
磨面を上記研磨面に押圧する圧力として、所定の値より
大きな圧力を印加して研磨を行う。平坦化過程の段階で
は、上記研磨面および上記被研磨面を回転させる速度と
して、所定の値より大きな速度を用いて研磨を行う。平
坦化終了後の段階では、上記被研磨面を上記研磨面に押
圧する圧力として、所定の値より大きな圧力を印加して
研磨を行う。
化過程、平坦化終了後の複数段階に分け、各段階ごとに
研磨条件を変えて研磨を行う。各段階の研磨条件は、例
えば以下の通りである。研磨初期の段階では、上記被研
磨面を上記研磨面に押圧する圧力として、所定の値より
大きな圧力を印加して研磨を行う。平坦化過程の段階で
は、上記研磨面および上記被研磨面を回転させる速度と
して、所定の値より大きな速度を用いて研磨を行う。平
坦化終了後の段階では、上記被研磨面を上記研磨面に押
圧する圧力として、所定の値より大きな圧力を印加して
研磨を行う。
【００１８】また、上記セリアスラリーとしては、好適
には例えば高選択性セリアスラリーを用いる。また、上
記複数段階の研磨工程のうち幾つかの段階で通常のセリ
アスラリーを用い、他の段階で高選択性セリアスラリー
を用いるようにしても良い。また、この発明に係る半導
体装置の製造方法は、上記のいずれかの研磨方法を用い
るものである。
には例えば高選択性セリアスラリーを用いる。また、上
記複数段階の研磨工程のうち幾つかの段階で通常のセリ
アスラリーを用い、他の段階で高選択性セリアスラリー
を用いるようにしても良い。また、この発明に係る半導
体装置の製造方法は、上記のいずれかの研磨方法を用い
るものである。
【００１９】
【発明の実施の形態】以下、本発明の一実施の形態を図
面に基づいて説明する。図１は、本実施の形態を適用し
た研磨プロセスを示すフローチャートである。図１に示
すように、本実施の形態では、一連の研磨工程を研磨初
期（ステップＳ１）、平坦化過程（ステップＳ２）、平
坦化終了後（ステップＳ３）の複数段階に分け、各段階
ごとに研磨条件を変えて研磨を行うようにしている。
面に基づいて説明する。図１は、本実施の形態を適用し
た研磨プロセスを示すフローチャートである。図１に示
すように、本実施の形態では、一連の研磨工程を研磨初
期（ステップＳ１）、平坦化過程（ステップＳ２）、平
坦化終了後（ステップＳ３）の複数段階に分け、各段階
ごとに研磨条件を変えて研磨を行うようにしている。
【００２０】まず、研磨初期の研磨条件について説明す
る。この段階の研磨レートが著しく低い原因であるが、
これは、段差計の測定より、パターン段差のエッジ形状
の影響に因るものであることが解っている。エッジ部が
丸みを帯びることで、研磨レートは上昇する。したがっ
て、本実施の形態では、エッジ部に早く丸みを持たせる
手段として、高加圧研磨を実施する。このとき印加する
圧力は、従来の３０ＫＰａより大きな圧力、できれば５
０〜７０ＫＰａが望ましい。
る。この段階の研磨レートが著しく低い原因であるが、
これは、段差計の測定より、パターン段差のエッジ形状
の影響に因るものであることが解っている。エッジ部が
丸みを帯びることで、研磨レートは上昇する。したがっ
て、本実施の形態では、エッジ部に早く丸みを持たせる
手段として、高加圧研磨を実施する。このとき印加する
圧力は、従来の３０ＫＰａより大きな圧力、できれば５
０〜７０ＫＰａが望ましい。
【００２１】図２に、研磨圧力５０ＫＰａで６０秒間、
高選択性セリアスラリーによる研磨を導入したときの結
果を示す。図２において、横軸は研磨時間、縦軸は残膜
厚を示す。■のプロット点を有するグラフは凹部の研磨
状態を示している。また、◆のプロット点を有するグラ
フは凸部の研磨状態を示している。図８に示す従来との
比較で、平坦化が終了するまでに６０秒程度の時間短縮
が図られている。研磨圧力を５０ＫＰａ以上とすること
で、６０〜１２０秒の時間短縮を実現できる。
高選択性セリアスラリーによる研磨を導入したときの結
果を示す。図２において、横軸は研磨時間、縦軸は残膜
厚を示す。■のプロット点を有するグラフは凹部の研磨
状態を示している。また、◆のプロット点を有するグラ
フは凸部の研磨状態を示している。図８に示す従来との
比較で、平坦化が終了するまでに６０秒程度の時間短縮
が図られている。研磨圧力を５０ＫＰａ以上とすること
で、６０〜１２０秒の時間短縮を実現できる。
【００２２】高選択性セリアスラリーを用いた高加圧研
磨を、段差を有するウエハの研磨に適用した場合は、圧
力差による研磨レートのばらつきが大きく、均一性が悪
くなる。しかし、この段階では、ウエハの最終の均一性
に影響を与えないため、この方法が導入できる。ただ
し、この段階での研磨量は、段差の凹部の研磨が始まる
前までに止めなければならない。なお、この段階では、
従来のセリアスラリーを用いた研磨を導入することも可
能である。
磨を、段差を有するウエハの研磨に適用した場合は、圧
力差による研磨レートのばらつきが大きく、均一性が悪
くなる。しかし、この段階では、ウエハの最終の均一性
に影響を与えないため、この方法が導入できる。ただ
し、この段階での研磨量は、段差の凹部の研磨が始まる
前までに止めなければならない。なお、この段階では、
従来のセリアスラリーを用いた研磨を導入することも可
能である。
【００２３】次に、平坦化過程における研磨レートの向
上方法について示す。高選択性セリアスラリーを用い、
段差のない酸化膜を形成したウエハ（以後、ベタ膜と略
す）を研磨した場合、表１に示すように、研磨レートは
ウエハおよび回転定盤（ターンテーブル）の回転数にあ
まり依存しない。
上方法について示す。高選択性セリアスラリーを用い、
段差のない酸化膜を形成したウエハ（以後、ベタ膜と略
す）を研磨した場合、表１に示すように、研磨レートは
ウエハおよび回転定盤（ターンテーブル）の回転数にあ
まり依存しない。
【００２４】
【表１】
【００２５】しかし、ウエハ上に段差がある場合は、ウ
エハと回転定盤の回転数を上昇させることにより、研磨
レートを上昇させることができる。本実施形態では、ウ
エハと回転定盤の回転数を従来の２５〜３０ｒｐｍより
も大きくして研磨する。図３に、回転数を１００ｒｐｍ
にして研磨したときの結果を示す。図３において、横軸
は研磨時間、縦軸は残膜厚を示す。■のプロット点を有
するグラフは凹部の研磨状態を示している。また、◆の
プロット点を有するグラフは凸部の研磨状態を示してい
る。
エハと回転定盤の回転数を上昇させることにより、研磨
レートを上昇させることができる。本実施形態では、ウ
エハと回転定盤の回転数を従来の２５〜３０ｒｐｍより
も大きくして研磨する。図３に、回転数を１００ｒｐｍ
にして研磨したときの結果を示す。図３において、横軸
は研磨時間、縦軸は残膜厚を示す。■のプロット点を有
するグラフは凹部の研磨状態を示している。また、◆の
プロット点を有するグラフは凸部の研磨状態を示してい
る。
【００２６】高速回転による研磨を実施した場合、研磨
開始から平坦化終了（２４０秒）までの平均研磨レート
は４００ｎｍ／ｍｉｎである。これは、通常条件時にお
ける平坦化終了（図８の２４０〜４８０秒）までの平均
研磨レートの３００ｎｍ／ｍｉｎに比べてかなり高いレ
ートである。高速回転条件の研磨レートが研磨初期から
の平均レートであることを考えると、従来条件に比べて
研磨レートが飛躍的に高くなっている。
開始から平坦化終了（２４０秒）までの平均研磨レート
は４００ｎｍ／ｍｉｎである。これは、通常条件時にお
ける平坦化終了（図８の２４０〜４８０秒）までの平均
研磨レートの３００ｎｍ／ｍｉｎに比べてかなり高いレ
ートである。高速回転条件の研磨レートが研磨初期から
の平均レートであることを考えると、従来条件に比べて
研磨レートが飛躍的に高くなっている。
【００２７】この高速回転条件において、研磨加工圧力
は、平坦化効率Ｆ（次式(1)で定義する）が低下しない
範囲、できれば３５ＫＰａ以下とするのが望ましい。 Ｆ＝（Ａ−Ｂ＋Ｃ）／（Ａ−Ｂ）＊１００ …(1) ただし、Ａ：初期段差、Ｂ：凸部研磨量、Ｃ：凹部研磨
量 また、回転数については、回転数が高くなり過ぎてスラ
リーが遠心力によりウエハ表面に導入されなくなり、そ
の結果研磨レートが低下したり、段差部でエッジが欠け
たりしない範囲であることが必要であり、その範囲内で
出来るだけ大きい値であることが望ましい。一般的に
は、７０〜１２０ｒｐｍの範囲が望ましい。
は、平坦化効率Ｆ（次式(1)で定義する）が低下しない
範囲、できれば３５ＫＰａ以下とするのが望ましい。 Ｆ＝（Ａ−Ｂ＋Ｃ）／（Ａ−Ｂ）＊１００ …(1) ただし、Ａ：初期段差、Ｂ：凸部研磨量、Ｃ：凹部研磨
量 また、回転数については、回転数が高くなり過ぎてスラ
リーが遠心力によりウエハ表面に導入されなくなり、そ
の結果研磨レートが低下したり、段差部でエッジが欠け
たりしない範囲であることが必要であり、その範囲内で
出来るだけ大きい値であることが望ましい。一般的に
は、７０〜１２０ｒｐｍの範囲が望ましい。
【００２８】平坦化終了後は、ウエハ上の段差の影響は
殆どなく、ベタ膜研磨の条件を適用できる。高選択性セ
リアスラリーでも、研磨圧力を増加すると研磨レートが
高くなる。図４に、研磨圧力と研磨レートとの関係を示
す。この図４に示されるように、研磨圧力を３０〜６０
ＫＰａに上げることで、研磨レートを３０〜１５０ｎｍ
／ｍｉｎにすることができる。
殆どなく、ベタ膜研磨の条件を適用できる。高選択性セ
リアスラリーでも、研磨圧力を増加すると研磨レートが
高くなる。図４に、研磨圧力と研磨レートとの関係を示
す。この図４に示されるように、研磨圧力を３０〜６０
ＫＰａに上げることで、研磨レートを３０〜１５０ｎｍ
／ｍｉｎにすることができる。
【００２９】このように、平坦化終了後は高加圧研磨を
導入することができ、通常条件を使用した場合の残膜厚
合わせにかかる時間を１／５程度に短縮することができ
る。なお、この平坦化終了後のステップにおいて、通常
のセリアスラリーを用いて研磨することも可能である。
何れのセリアスラリーを用いた場合も、ベタ膜研磨時の
均一性が良好であることが必要である。
導入することができ、通常条件を使用した場合の残膜厚
合わせにかかる時間を１／５程度に短縮することができ
る。なお、この平坦化終了後のステップにおいて、通常
のセリアスラリーを用いて研磨することも可能である。
何れのセリアスラリーを用いた場合も、ベタ膜研磨時の
均一性が良好であることが必要である。
【００３０】以上説明した研磨初期時、平坦化過程時、
平坦化終了後の各ステップにおける本実施形態の研磨条
件は、それぞれ単独で適用しても良いし、これらを適宜
組み合わせて複合的に適用しても良い。図５に、研磨初
期時および平坦化過程時に本実施形態の研磨条件を適用
した複合研磨実施結果を示す（平坦化後の残膜厚合わせ
研磨は未実施）。
平坦化終了後の各ステップにおける本実施形態の研磨条
件は、それぞれ単独で適用しても良いし、これらを適宜
組み合わせて複合的に適用しても良い。図５に、研磨初
期時および平坦化過程時に本実施形態の研磨条件を適用
した複合研磨実施結果を示す（平坦化後の残膜厚合わせ
研磨は未実施）。
【００３１】この図５に示すグラフと図８に示したグラ
フとの比較から分かるように、本実施の形態によれば、
高選択性セリアスラリーを用いた従来の標準条件での研
磨に比べて、研磨時間を２４０〜３００秒程度短縮する
ことができている。また、研磨終了時の段差残りも従来
の標準条件の場合と同等である。したがって、高平坦化
性と量産性との両立を達成することができる。
フとの比較から分かるように、本実施の形態によれば、
高選択性セリアスラリーを用いた従来の標準条件での研
磨に比べて、研磨時間を２４０〜３００秒程度短縮する
ことができている。また、研磨終了時の段差残りも従来
の標準条件の場合と同等である。したがって、高平坦化
性と量産性との両立を達成することができる。
【００３２】なお、複合研磨を実施する際、上述したよ
うに研磨初期と平坦化終了後とで通常のセリアスラリー
を用い、平坦化過程のみで高選択性セリアスラリーを用
いることも可能である。この場合、スラリーの切替が必
要になるが、この切替時間を含めても、従来に比べて量
産性の向上を図ることが可能である。
うに研磨初期と平坦化終了後とで通常のセリアスラリー
を用い、平坦化過程のみで高選択性セリアスラリーを用
いることも可能である。この場合、スラリーの切替が必
要になるが、この切替時間を含めても、従来に比べて量
産性の向上を図ることが可能である。
【００３３】以上に説明した実施の形態は、本発明を実
施するにあたっての具体化の一例を示したものに過ぎ
ず、これによって本発明の技術的範囲が限定的に解釈さ
れてはならないものである。すなわち、本発明はその精
神、またはその主要な特徴から逸脱することなく、様々
な形で実施することができる。
施するにあたっての具体化の一例を示したものに過ぎ
ず、これによって本発明の技術的範囲が限定的に解釈さ
れてはならないものである。すなわち、本発明はその精
神、またはその主要な特徴から逸脱することなく、様々
な形で実施することができる。
【００３４】例えば、セリアスラリーを用いて研磨する
被研磨物としては、Ｓｉウエハだけでなく、石英基板、
セラミックス基板などでも良く、表面に凹凸のパターン
を有するデバイスウエハ（パターンウエハ）であれば何
れにも適用可能である。また、本発明の研磨方法を半導
体基板等の研磨に適用して半導体装置を製造することが
できる。
被研磨物としては、Ｓｉウエハだけでなく、石英基板、
セラミックス基板などでも良く、表面に凹凸のパターン
を有するデバイスウエハ（パターンウエハ）であれば何
れにも適用可能である。また、本発明の研磨方法を半導
体基板等の研磨に適用して半導体装置を製造することが
できる。
【００３５】
【発明の効果】この発明は、以上説明したように構成さ
れているので、一連の研磨工程を分けた複数の段階ごと
に異なる適当な研磨条件で研磨を行うことにより、各段
階ごとに研磨レートを上げて研磨時間を短縮することが
できる。また、少なくとも一部の段階で平坦化特性に優
れた高選択性セリアスラリーを用いて研磨することによ
り、高平坦化性と高生産性とを両立することができる。
れているので、一連の研磨工程を分けた複数の段階ごと
に異なる適当な研磨条件で研磨を行うことにより、各段
階ごとに研磨レートを上げて研磨時間を短縮することが
できる。また、少なくとも一部の段階で平坦化特性に優
れた高選択性セリアスラリーを用いて研磨することによ
り、高平坦化性と高生産性とを両立することができる。
【図１】 本実施の形態を適用した研磨プロセスを示す
フローチャートである。
フローチャートである。
【図２】 研磨圧力５０ＫＰａで６０秒間研磨したとき
の段差変化の様子を示す特性図である。
の段差変化の様子を示す特性図である。
【図３】 ウエハおよび回転定盤の回転数を１００ｒｐ
ｍとして研磨したときの段差変化の様子を示す特性図で
ある。
ｍとして研磨したときの段差変化の様子を示す特性図で
ある。
【図４】 研磨圧力と研磨レートとの関係を示す特性図
である。
である。
【図５】 研磨初期時および平坦化過程時に本実施形態
の研磨条件を適用した複合研磨の実施結果を示す特性図
である。
の研磨条件を適用した複合研磨の実施結果を示す特性図
である。
【図６】 研磨装置の斜視図である。
【図７】 図６に示す研磨装置の上面図である。
【図８】 高選択性セリアスラリーを用いた研磨結果の
一例を示す特性図である。
一例を示す特性図である。
１１３ 回転定盤、 １１４ ウエハ保持盤、 １
１５ 研磨クロス、１１５ａ 研磨面、 １１６ ウ
エハ、 １１７ 研磨液供給管、 １２０ ドレッ
シング液供給管、 １２３ 液排出機構。
１５ 研磨クロス、１１５ａ 研磨面、 １１６ ウ
エハ、 １１７ 研磨液供給管、 １２０ ドレッ
シング液供給管、 １２３ 液排出機構。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｂ２４Ｂ 37/00 Ｂ２４Ｂ 37/00 Ｚ
Claims (11)
- 【請求項１】 回転する研磨面にセリアスラリーを供給
し、当該研磨面に対向させた半導体基板の被研磨面を、
当該研磨面に押圧して研磨する研磨方法において、 上記研磨の工程を複数段階に分け、各段階ごとに研磨条
件を変えて研磨を行うようにしたことを特徴とするセリ
アスラリーを用いた研磨方法。 - 【請求項２】 回転する研磨面にセリアスラリーを供給
し、当該研磨面に対向させた半導体基板の被研磨面を、
当該研磨面に押圧して研磨する研磨方法において、 上記研磨の工程を研磨初期、平坦化過程、平坦化終了後
の複数段階に分け、各段階ごとに研磨条件を変えて研磨
を行うようにしたことを特徴とするセリアスラリーを用
いた研磨方法。 - 【請求項３】 上記研磨初期の段階では、上記被研磨面
を上記研磨面に押圧する圧力として、所定の値より大き
な圧力を印加して研磨を行うことを特徴とする請求項２
に記載のセリアスラリーを用いた研磨方法。 - 【請求項４】 上記平坦化過程の段階では、上記研磨面
および上記被研磨面を回転させる速度として、所定の値
より大きな速度を用いて研磨を行うことを特徴とする請
求項２または３に記載のセリアスラリーを用いた研磨方
法。 - 【請求項５】 上記平坦化終了後の段階では、上記被研
磨面を上記研磨面に押圧する圧力として、所定の値より
大きな圧力を印加して研磨を行うことを特徴とする請求
項２〜４の何れか１項に記載のセリアスラリーを用いた
研磨方法。 - 【請求項６】 上記セリアスラリーとして高選択性セリ
アスラリーを用いたことを特徴とする請求項１〜５の何
れか１項に記載のセリアスラリーを用いた研磨方法。 - 【請求項７】 上記セリアスラリーとして、上記複数段
階の研磨工程のうち幾つかの段階で通常のセリアスラリ
ーを用い、他の段階で高選択性セリアスラリーを用いた
ことを特徴とする請求項１〜５の何れか１項に記載のセ
リアスラリーを用いた研磨方法。 - 【請求項８】 回転する研磨面にセリアスラリーを供給
し、当該研磨面に対向させた半導体基板の被研磨面を、
当該研磨面に押圧して研磨する研磨方法において、 上記研磨面を研磨する研磨初期の段階において、上記被
研磨面を上記研磨面に押圧する圧力として、所定の値よ
り大きな圧力を印加して研磨を行うことを特徴とするセ
リアスラリーを用いた研磨方法。 - 【請求項９】 回転する研磨面にセリアスラリーを供給
し、当該研磨面に対向させた半導体基板の被研磨面を、
当該研磨面に押圧して研磨する研磨方法において、 上記研磨面を平坦化する平坦化過程の段階において、上
記研磨面および上記被研磨面を回転させる速度として、
所定の値より大きな速度を用いて研磨を行うことを特徴
とするセリアスラリーを用いた研磨方法。 - 【請求項１０】 回転する研磨面にセリアスラリーを供
給し、当該研磨面に対向させた半導体基板の被研磨面
を、当該研磨面に押圧して研磨する研磨方法において、 上記研磨面を平坦化した後の平坦化終了後の段階におい
て、上記被研磨面を上記研磨面に押圧する圧力として、
所定の値より大きな圧力を印加して研磨を行うことを特
徴とするセリアスラリーを用いた研磨方法。 - 【請求項１１】 請求項１〜１０のいずれかに記載の研
磨方法を用いたことを特徴とする半導体装置の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163102A JP2002359216A (ja) | 2001-05-30 | 2001-05-30 | セリアスラリーを用いた研磨方法および半導体装置の製造方法 |
| US10/156,014 US6800556B2 (en) | 2001-05-30 | 2002-05-29 | Polishing method using ceria slurry, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163102A JP2002359216A (ja) | 2001-05-30 | 2001-05-30 | セリアスラリーを用いた研磨方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002359216A true JP2002359216A (ja) | 2002-12-13 |
Family
ID=19006135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001163102A Withdrawn JP2002359216A (ja) | 2001-05-30 | 2001-05-30 | セリアスラリーを用いた研磨方法および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6800556B2 (ja) |
| JP (1) | JP2002359216A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008136240A1 (ja) * | 2007-04-27 | 2008-11-13 | Sharp Kabushiki Kaisha | 半導体装置の製造方法 |
| JP2009279720A (ja) * | 2008-05-23 | 2009-12-03 | Jgc Catalysts & Chemicals Ltd | 研磨用粒子分散液およびその製造方法 |
| JP2013031909A (ja) * | 2011-08-03 | 2013-02-14 | Seiko Instruments Inc | ガラス基板の研磨方法、パッケージの製造方法、圧電振動子、発振器、電子機器並びに電波時計 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI280425B (en) * | 2002-12-20 | 2007-05-01 | Hon Hai Prec Ind Co Ltd | Method of fabricating light guide plate having diffusion function |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3240247B2 (ja) | 1995-04-25 | 2001-12-17 | 株式会社東芝 | 半導体装置の製造方法及び研磨装置 |
| US6595831B1 (en) * | 1996-05-16 | 2003-07-22 | Ebara Corporation | Method for polishing workpieces using fixed abrasives |
| JP3462052B2 (ja) | 1996-09-30 | 2003-11-05 | 日立化成工業株式会社 | 酸化セリウム研磨剤および基板の研磨法 |
| JP2000216120A (ja) | 1999-01-27 | 2000-08-04 | Mitsubishi Electric Corp | 研磨装置およびこれを用いた半導体装置の製造方法 |
| SG87886A1 (en) * | 1999-02-11 | 2002-04-16 | Applied Materials Inc | Chemical mechanical polishing processes and components |
| US6217412B1 (en) * | 1999-08-11 | 2001-04-17 | Advanced Micro Devices, Inc. | Method for characterizing polish pad lots to eliminate or reduce tool requalification after changing a polishing pad |
-
2001
- 2001-05-30 JP JP2001163102A patent/JP2002359216A/ja not_active Withdrawn
-
2002
- 2002-05-29 US US10/156,014 patent/US6800556B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008136240A1 (ja) * | 2007-04-27 | 2008-11-13 | Sharp Kabushiki Kaisha | 半導体装置の製造方法 |
| JP2009279720A (ja) * | 2008-05-23 | 2009-12-03 | Jgc Catalysts & Chemicals Ltd | 研磨用粒子分散液およびその製造方法 |
| JP2013031909A (ja) * | 2011-08-03 | 2013-02-14 | Seiko Instruments Inc | ガラス基板の研磨方法、パッケージの製造方法、圧電振動子、発振器、電子機器並びに電波時計 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020187637A1 (en) | 2002-12-12 |
| US6800556B2 (en) | 2004-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6431960B1 (en) | Fixed abrasive polishing pad | |
| JP3676030B2 (ja) | 研磨パッドのドレッシング方法及び半導体装置の製造方法 | |
| KR101002250B1 (ko) | 에피택셜 웨이퍼 제조 방법 | |
| US20050107010A1 (en) | Planarizing solutions, planarizing machines and methods for mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies | |
| WO2006028017A1 (ja) | シリコンウェーハの製造方法 | |
| US20090130960A1 (en) | Method For Producing A Semiconductor Wafer With A Polished Edge | |
| US6465328B1 (en) | Semiconductor wafer manufacturing method | |
| WO2005055302A1 (ja) | 片面鏡面ウェーハの製造方法 | |
| WO2004009289A3 (en) | Rising after chemical-mechanical planarization process applied on a wafer | |
| US11170988B2 (en) | Method of double-side polishing silicon wafer | |
| JP2001358107A (ja) | 再生ウェーハから半導体ウェーハへの変換法 | |
| US6343977B1 (en) | Multi-zone conditioner for chemical mechanical polishing system | |
| JP2002231669A (ja) | 半導体ウェーハ用研磨布およびこれを用いた半導体ウェーハの研磨方法 | |
| KR100832768B1 (ko) | 웨이퍼 연마 장치 및 웨이퍼 연마 방법 | |
| JPH09186116A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP3668647B2 (ja) | 半導体ウエハ基板の再生法および半導体ウエハ基板再生用研磨液 | |
| JP3767787B2 (ja) | 研磨装置及びその方法 | |
| JP2012235072A (ja) | ウェーハ表面処理方法 | |
| JP2001156030A (ja) | 半導体ウェーハ用研磨ローラおよびこれを用いた半導体ウェーハの研磨方法 | |
| JP2002359216A (ja) | セリアスラリーを用いた研磨方法および半導体装置の製造方法 | |
| JP2004200240A (ja) | 片面鏡面ウェーハの製造方法 | |
| JP2009269150A (ja) | 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びに半導体基板の研磨方法 | |
| JP2022536930A (ja) | 基板をパッケージングするための平坦化方法 | |
| JP2000158325A (ja) | 化学機械研磨の装置と方法 | |
| WO2006035865A1 (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |