DE102004060363B4 - Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung - Google Patents

Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102004060363B4
DE102004060363B4 DE102004060363A DE102004060363A DE102004060363B4 DE 102004060363 B4 DE102004060363 B4 DE 102004060363B4 DE 102004060363 A DE102004060363 A DE 102004060363A DE 102004060363 A DE102004060363 A DE 102004060363A DE 102004060363 B4 DE102004060363 B4 DE 102004060363B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor
sub
tls1
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004060363A
Other languages
English (en)
Other versions
DE102004060363A1 (de
Inventor
Franz Schrank
Rainer Stowasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102004060363A priority Critical patent/DE102004060363B4/de
Priority to PCT/EP2005/011992 priority patent/WO2006066658A2/de
Priority to US11/793,184 priority patent/US20080197443A1/en
Publication of DE102004060363A1 publication Critical patent/DE102004060363A1/de
Application granted granted Critical
Publication of DE102004060363B4 publication Critical patent/DE102004060363B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Halbleitersubstrat mit Mehrschichtaufbau, aufweisend
– ein Trägersubstrat (TS) aus einem kristallinen Material,
– eine Halbleiterschicht (HS) und
– eine dielektrische Schicht (DS1), die zwischen dem Trägersubstrat (TS) und der Halbleiterschicht (HS) angeordnet ist,
wobei die Halbleiterschicht (HS) die folgenden Teilschichten umfasst:
– eine auf der dielektrischen Schicht (DS1) angeordnete erste Teilschicht (TLS1), die mit einer Dotierung eines ersten Leitfähigkeitstyps versehen ist,
– eine auf der ersten Teilschicht (TLS1) angeordnete zweite Teilschicht (TLS2) mit relativ schwacher Dotierung des ersten Leitfähigkeitstyps und
– eine auf der zweiten Teilschicht (TLS2) angeordnete dritte Teilschicht (TLS3) mit relativ schwacher Dotierung des entgegengesetzten zweiten Leitfähigkeitstyps, wobei
– die Dicke der ersten Teilschicht (TLS1) klein ist gegen die Dicke der zweiten und dritten Teilschicht (TLS2, TLS3).

Description

  • Es sind Substrate mit SOI Halbleiter-Schichten (silicon an isolator) bekannt, bei denen eine monokristalline Halbleiter-Schicht über einer dielektrischen Schicht angeordnet ist. Die dielektrische Schicht ist üblicherweise die Deckschicht eines Trägersubstrats. Bekannte Substrate mit SOI-Schichten sind zum Beispiel Halbleiterwafer, die über einer Oxidschicht eine relativ dünne monokristalline Schicht aufweisen. Solche Substrate mit SOI-Schichten sind beispielsweise mit Schichtdicken von ca. 10,00 nm bis 1 μm Dicke für Halbleiter-Bauelemente und mit Dicken bis zu 500 μm für MEMS Bauelemente (Micro electro mechanical system) bekannt. Sie bieten die Möglichkeit, Strukturierungen bis zur dielektrischen Schicht zu führen und so beispielsweise tief reichende STI-Isolationen (shallow trench isolation) zu erzeugen, mit denen benachbarte Bauelemente sicher und vollständig gegeneinander isoliert werden können.
  • Allgemein ist es mit Substraten mit SOI-Schichten möglich, Dünnschichtbauelemente auf mechanisch stabilen Trägersubstraten zu realisieren. Auf diese Weise können Bauelemente erzeugt werden, die hohe Arbeitsgeschwindigkeiten bei niedrigem Stromverbrauch aufweisen. Allgemein können auf Substraten mit SOI-Schichten parasitäre Nebeneffekte wesentlich besser vermieden werden, da sämtliche Bulk-Effekte durch die vergrabene dielektrische Schicht minimiert bzw. ausgeschaltet werden können. Auch MEMS Bauelemente sind bereits auf SOI Substraten realisiert worden, insbesondere Trägheitssensoren mit hoher seismischer Masse.
  • Es ist bekannt, Halbleiterbauelemente in SOI-Schichten durch Strukturierung der Oberfläche und insbesondere durch Herstellung dotierter Gebiete in der Oberfläche zu realisieren.
  • Zur Herstellung von Substraten mit SOI-Schichten ist beispielsweise bekannt, zwei Wafer, von denen zumindest einer auf seiner Oberfläche eine Oxidschicht aufweist, mittels Standardwaferbondverfahren miteinander zu verbinden. Möglich ist es auch, die dielektrische Schicht durch Implantation von Sauerstoff in eine gewünschte Tiefe von maximal ca. 1 μm zu erzeugen. Bei wafergebondeten Substraten ist es in der Regel erforderlich, die Halbleiterschicht, die zur SOI-Schicht werden soll, nach dem Waferbonden auf die gewünschte Schichtdicke zu dünnen. Dies kann durch Schleifen erfolgen oder durch Absprengen entlang einer vergrabenen Schicht, die vor dem Bonden durch Implantation von Wasserstoff in den oberen Wafer bis zu einer gegebenen Tiefe von bis ca. 1,5 μm erzeugt werden kann.
  • Aus der US 5899712 A ist ein Verfahren zur Herstellung von Substraten mit SOI-Schichten bekannt, bei dem der Waferbondprozess mehrfach durchgeführt wird, wobei ein Mehrschichtaufbau erhalten wird, dessen Höhe der Anzahl der übereinander gebondeten Wafer mal deren Schichtdicke entspricht. Aus diesem Mehrschichtaufbau werden anschließend Substrate mit jeweils nur einer SOI-Schicht durch entsprechende Sägeverfahren herausgeschnitten.
  • Aus der US 5514885 A sind ein Bauelement mit mehreren Halbleiterschichten, SOI-Aufbau und pn-Übergang sowie ein Verfahren bekannt, bei dem zwei solche Substrate durch ein Waferbondverfahren verbunden werden. Die Einzelsubstrate weisen Halbleiterschichten auf, die durch Umkristallisieren einer Polysiliziumschicht über einem Wachstumswafer mit einer mit Löchern versehenen Oxidschicht erzeugt werden. Weitere Halbleiterschichten werden darauf epitaktisch aufgewachsen.
  • Aus der JP 01-106466 A ist ein Verfahren zur Herstellung eines SOI-Substrates bekannt, bei dem nach Dünnen der SOI-Schicht ein weiterer Schichtaufbau darauf erzeugt wird, der eine n/n+-Schichtfolge umfasst. Darin werden Halbleiterbauelemente durch Implantation hergestellt.
  • Aus der US 5899712 A ist ein Verfahren zur Herstellung eines SOI-Substrats bekannt, bei dem zwei Wafer über eine Oxidschicht verbunden werden.
  • Aufgabe der vorliegenden Erfindung ist es, ein verbessertes SOI-Substrat anzugeben, das einen pn-Übergang aufweist und insbesondere die Herstellung von Halbleiterbauelementen auch auf der Substratrückseite ermöglicht. Außerdem soll ein Herstellungsverfahren für ein solches Substrat angegeben werden.
  • Diese Aufgabe wird mit einem Halbleitersubstrat mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Herstellungsverfahren mit den Merkmalen des Anspruches 5 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Die Erfindung gibt ein Halbleitersubstrat an, das einen Mehrschichtaufbau aus einem Trägersubstrat, einer dielektrischen Schicht und einer Halbleiterschicht aufweist, wobei in der Halbleiterschicht ein durchgehender pn-Übergang ausgebildet ist. Der pn-Übergang umfasst zumindest eine dotierte erste Teilschicht und zumindest eine entgegengesetzt dotierte zweite Teilschicht. Der pn-Übergang ist bei der Substratherstellung in die Herstellung der Teilschichten integriert mit erzeugt und wird nicht durch nachträgliche Dotierung eines einheitlichen Substrat erreicht.
  • Im erfindungsgemäßen Halbleitersubstrat kann ein Halbleiterbauelement und insbesondere eine Halbleiterschaltung realisiert werden, welches gegenüber oberflächlich strukturierten und daher oberflächlich dotierten Substraten in höherer Schichtdicke einer jeweiligen Teilschicht realisiert werden kann. Insbesondere lässt sich mit dem Halbleitersubstrat ein Bauelement mit großer Raumladungszone realisieren, insbesondere eine Diode.
  • Das erfindungsgemäße Halbleitersubstrat weist zumindest eine monokristalline SOI-Schicht auf. Es verbindet daher die Vorteile eines SOI-Substrates mit der eines dotierten herkömmlichen Wafers. Die dielektrische Schicht ermöglicht ein einfaches Strukturieren bis zur dielektrischen Schicht, die dabei als natürliche Ätzstopschicht oder als sonstige Barriere beim Strukturieren dienen kann.
  • In einer vorteilhaften Ausgestaltung der Erfindung umfasst die Halbleiterschicht eine erste, relativ dünne Teilschicht mit einer hohen Dotierung und von einem ersten Leitfähigkeitstyp, darüber eine relativ dazu dickere zweite Teilschicht mit einer schwachen Dotierung vom ersten Leitfähigkeitstyp und darüber eine dritte Teilschicht mit einer schwachen Dotierung vom zweiten Leitfähigkeitstyp. Der pn-Übergang bildet sich zwischen zwei Teilschichten mit jeweils schwacher Dotierung aus und erzeugt dabei eine Raumladungszone, die über relativ große Schichtdickenbereiche der ersten und zweiten dotierten Schicht reicht. Die erste, hochdotierte, dünne Teilschicht dagegen kann zum Anschluss eines in dem Halbleitersubstrat verwirklichten Bauelementes dienen und kann in einfacher Weise durch einen von der Oberfläche des Halbleitersubstrats geführten Graben, der anschließend mit leitfähigem Material gefüllt wird, angeschlossen werden.
  • Möglich ist es auch, in der Halbleiterschicht eine pin Struktur zu realisieren, also zwischen zwei dotierten Teilschichten eine intrinsische bzw. nicht dotierte Teilschicht vorzusehen.
  • Vorzugsweise sind Trägersubstrat und dielektrische Schicht in Form eines mit einer Oxidschicht versehenen Siliziumwafers realisiert. Die Oxidschicht kann in einfacher Weise durch Oxidation des Siliziums in hoher dielektrischer Qualität und Schichtgleichmäßigkeit gebildet werden.
  • In weiterer Ausgestaltung der Erfindung wird über der Halbleiterschicht eine zweite dielektrische Schicht und darüber eine zweite monokristalline Halbleiterschicht angeordnet. Damit wird ein Substrat erhalten, welches zwei durch eine dielektrische Schicht getrennte Halbleiterschichtebenen aufweist, in denen unterschiedliche Bauelemente realisiert werden können. Möglich ist es auch, auf diese Weise eine vertikale Integration gleicher oder zusammenwirkender unterschiedlicher Bauelemente zu realisieren. Im Ergebnis werden miniaturisierte, Halbleitersubstratmaterial sparende Bauelemente mit kurzen Verdrahtungswegen, daher kurzen Schaltungszeiten und geringen ESR-Werten erhalten.
  • In einer Ausgestaltung der Erfindung ist die erste Teilschicht mit der hohen Dotierung vom ersten Leitfähigkeitstyp eine mit Antimon (Sb) dotierte Siliziumschicht. Antimonionen weisen eine geringe Diffusionsgeschwindigkeit im Silizium auf und sind daher besonders geeignet, spätere Be- und Verarbeitungsschritte bei höherer Temperatur zu überstehen, ohne dass dabei eine unzulässig starke Diffusion statt findet.
  • Im Folgenden wird die Erfindung sowie das Verfahren zur Herstellung des Halbleitersubstrats anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert. Die Figuren dienen alleine zur Veranschaulichung der Erfindung und sind daher nur schematisch und nicht maßstabsgetreu ausgeführt. Gleiche und gleichwirkende Teile sind mit gleichen Bezugszeichen bezeichnet.
  • 1 zeigt ein Halbleitersubstrat mit pn-Übergang,
  • 2 zeigt ein Halbleitersubstrat mit drei Halbleiterteilschichten,
  • 3 zeigt ein erstes Ausführungsbeispiel zur Herstellung eines Halbleitersubstrats mit pn-Übergang,
  • 4 zeigt eine Variante eines Herstellungsverfahrens,
  • 5 zeigt eine zweite Variante des Herstellungsverfahren,
  • 6 zeigt ein Halbleitersubstrat mit zwei Halbleiterschichtebenen,
  • 7 zeigt ein im Halbleitersubstrat realisiertes Halbleiterbauelement.
  • 1 zeigt ein Halbleitersubstrat im schematischen Querschnitt. Über einem Trägersubstrat TS ist eine erste dielektrische Schicht DS1 angeordnet, beispielsweise eine Oxidschicht auf einem Siliziumwafer. Darüber befindet sich eine Halbleiterschicht HS, die in eine erste Teilschicht TLS1 und eine darüber angeordnete zweite Teilschicht TLS2 aufgeteilt ist. Die erste Teilschicht weist eine Dotierung vom ersten Leitfähigkeitstyp, die zweite Teilschicht TLS2 eine Dotierung vom zweiten Leitfähigkeitstyp auf. Dadurch bildet sich zwischen den beiden Teilschichten ein Halbleiterübergang HU.
  • 2 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Halbleitersubstrats, bei dem die Halbleiterschicht aus drei Teilschichten TLS1 bis TLS3 ausgebildet ist. Über einer ersten Teilschicht TLS1 mit relativ starker Dotierung des ersten Typs und einer zweiten Teilschicht TLS2 mit relativ schwacher Dotierung des ersten Leitfähigkeitstyps ist eine dritte Teilschicht TLS3 mit relativ schwacher Dotierung des zweiten Leitfähigkeitstyps angeordnet. Zwischen zweiter und dritter Teilschicht bildet sich ein Halbleiterübergang HU aus. Die Dicke der ersten Teilschicht, die nur dem elektrischen Anschluss dient, kann dabei klein sein gegen die Dicke der zweiten und dritten Teilschicht, durch die die Raumladungszone bestimmt ist.
  • 3 zeigt anhand verschiedener Verfahrensstufen im schematischen Querschnitt die Herstellung eines Halbleitersubstrats gemäß einer ersten Verfahrensvariante. Ausgehend von einem Trägersubstrat TS mit darauf aufgebrachter dielektrischer Schicht DS1, beispielsweise einem oxidiertem Siliziumwafer, wird ein SOI-Substrat (Silicon-On-Isolator) erzeugt, indem ein erstes Halbleitersubstrat HLS1 auf die dielektrische Schicht DS1 gebondet wird. Die feste Verbindung zwischen den beiden Substraten wird mit Hilfe eines Waferbondverfahrens hergestellt, bei dem die in 3b dargestellte SOI Anordnung erhalten wird. In einer Variante kann auch die Oberfläche des Halbleitersubstrat HLS1 eine Oxidschicht aufweisen, wobei dann wahlweise auch auf die Oxidschicht auf der Oberfläche des Trägersubstrats verzichtet werden kann.
  • Üblicherweise ist die Dicke des Halbleitersubstrats HLS1 für den gewünschten Zweck zu hoch, sodass diese dann in einem weiteren Schritt auf eine gewünschte frei wählbare Schichtdicke gedünnt wird, beispielsweise durch Schleifen. Geeignete Schichtdicken können zwischen 10,00 nm und 500 μm liegen, je nach Art des darin zu realisierenden Bauelements.
  • 3c zeigt die Dotierung der nach dem Schleifen erhaltenen ersten Teilschicht TLS1. Diese kann durch Implantation eines Dotierstoffes vom ersten Leitfähigkeitstyp nach dem Schleifen erfolgen. Möglich ist aber stets auch, bereits entsprechend dotiert erzeugte Wafer einzusetzen, die keiner zusätzlichen Dotierung bedürfen. Anschließend wird eine zweite Teilschicht erzeugt, indem ein zweites Halbleitersubstrat HS2 auf die Oberfläche der ersten Teilschicht TLS1 gebondet wird. Das zweite Halbleitersubstrat weist in seiner Oberfläche eine Dotierung vom zweiten Leitfähigkeitstyp auf, die entweder bei der Waferherstellung mit erzeugt oder durch Abscheiden einer dotierten epitaktischen Schicht auf der Oberfläche des zweiten Halbleitersubstrats HLS2 gebildet ist.
  • Nach dem Durchführen eines Waferbondverfahrens und gegebenenfalls Dünnen des zweiten Halbleitersubstrats HS2 auf die für die zweiten Teilschicht TLS2 gewünschte Schichtdicke wird die in 3e dargestellte Anordnung erhalten. Zwischen der ersten Teilschicht TLS1 vom ersten Leitfähigkeitstyp und der zweiten Teilschicht TLS2 vom zweiten Leitfähigkeitstyp bildet sich ein Halbleiterübergang aus.
  • In dem in 3 beschriebenen Verfahren ist es möglich, die Dicke der Teilschichten unabhängig voneinander zu variieren und in Abhängigkeit von einem gewünschten darin zu realisierenden Halbleiterbauelement zu optimieren. So ist es beispielsweise möglich, eine erste Teilschicht relativ dünn, die zweite Teilschicht dagegen relativ dick vorzusehen. Je nach Art des gewünschten Halbleiterbauelements sind dabei Gesamtschichtdicken der Halbleiterschicht HS von 50 bis 200 μm besonders bevorzugt.
  • 4 zeigt eine weitere Verfahrensvariante zur Herstellung eines erfindungsgemäßen Halbleitersubstrats. Diese Variante startet von einem SOI-Substrat, gebildet aus einem Trägersub strat TS, einer dielektrischen Schicht DS1 und einer ersten Teilschicht TLS1. Dieses SOI-Substrat kann entsprechend dem ersten Ausführungsbeispiel erhalten werden, wie zum Beispiel in 3c dargestellt ist. Möglich ist es auch, den ersten Schritt des in 3a dargestellten Verfahrens mit einem entsprechend dotierten oder mit einem eine dotierte epitaktische Schicht aufweisenden ersten Halbleitersubstrat HLS1 durchzuführen, so dass ein SOI-Substrat mit dotierter erster Teilschicht TLS1 erhalten wird. Im nächsten Schritt wird eine zweite Teilschicht TLS2 in einem epitaktischen Verfahren aufgebracht. Vorzugsweise wird die erste Teilschicht stark dotiert, die zweite Teilschicht dagegen schwach dotiert, beide aber unter Verwendung von Dotierstoffen des ersten Leitfähigkeitstyps.
  • Im nächsten Schritt wird eine dritte Teilschicht TLS3 ebenfalls in einem epitaktischen Verfahren aufgebracht, und zwar als schwach mit Dotierstoff vom zweiten Leitfähigkeitstyp dotierte Halbleiterschicht. Möglich ist es beispielsweise, in den Teilschichten TLS1 bis TLS3 die Dotierungen in der Reihenfolge Antimon, Arsen und Bor vorzusehen.
  • 5 zeigt eine weiteres Ausführungsbeispiel, wie ein erfindungsgemäßes Halbleitersubstrat hergestellt werden kann. Es wird wieder von einem SOI-Substrat, wie es in 3c oder 4a dargestellt ist ausgegangen. 5a zeigt dieses Substrat während eines Dotierungsschrittes, mit dem eine starke Dotierung vom ersten Leitfähigkeitstyp erzeugt wird. Selbstverständlich können alle Dotierungen in Wafern, Halbleiterschichten oder in Teilschichten natürlich auch während des Kristallwachstums eingebracht sein und bedürfen daher keiner nachträglichen Dotierung.
  • Darüber wird in einem epitaktischen Prozess eine zweite Teilschicht TLS2 mit einer Dotierung vom ersten Leitfähigkeitstyp, aber einer niedrigeren Dotierstoffkonzentration aufgebracht. 5b zeigt die Anordnung auf dieser Stufe. Darüber wird anschließend mit einem Waferbondverfahren ein zweites Halbleitersubstrat HLS2 aufgebondet, welches zumindest in einem Oberflächenbereich zum Beispiel in Form einer epitaktischen Schicht eine Dotierung vom zweiten Leitfähigkeitstyp aufweist. Anschließend kann die Halbleiterschicht des zweiten Halbleitersubstrats HLS2 auf die gewünschte Dicke der zweiten Teilschicht DLS2 gedünnt werden, beispielsweise durch Schleifen.
  • 6 zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleitersubstrats, bei dem über der aus drei Teilschichten TLS1, TLS2 und TLS3 gebildeten Halbleiterschicht eine zweite dielektrische Schicht DS2 und darüber eine zweite Halbleiterschicht HS2 angeordnet ist. Dieses kann durch Erzeugen einer zweiten dielektrischen Schicht DS2 mittels Oxidieren der dritten Teilschicht TLS3 des ersten Ausführungsbeispiels und anschließendes Waferbonden eines Halbleitersubstrats und anschließendes Dünnen desselben erhalten werden. Auch in dieser Ausführung ist die zweite Teilschicht optional und kann auch entfallen.
  • 7 zeigt ein erfindungsgemäßes Halbleitersubstrat im schematischen Querschnitt, in dem ein Halbleiterbauelement realisiert ist. Es wird ein beispielsweise gemäß 2 ausgebildetes Halbleitersubstrat eingesetzt. Dieses umfasst die drei Teilschichten TLS1, TLS2 und TLS3, wobei zwischen TLS2 und TLS3 ein Halbleiterübergang HU ausgebildet ist, der die Halbleiterschicht mit den drei Teilschichten zur Diode macht. Zur Kontaktierung der Diode ist ein elektrischer Kontakt zur ersten Teilschicht TLS1 erforderlich. Dazu wird in die Halbleiterschicht ein Graben geätzt, beispielsweise mittels reaktiven Ionenätzens, wobei eine Resistmaske oder eine Hartmaske verwendet werden kann. Die dielektrische Schicht DS1 kann dabei als Ätzstoppschicht dienen.
  • Anschließend wird der Graben mit einem elektrisch leitfähigen Material gefüllt, beispielsweise mit dotiertem Polysilizium. Dadurch wird ein elektrisch leitfähiger Kontakt von der Oberfläche zur ersten Teilschicht TLS1 hergestellt, die aufgrund ihrer starken Dotierung vom ersten Leitfähigkeitstyp eine hohe Leitfähigkeit in der Fläche aufweist. Möglich ist es, für das Halbleiterbauelement mehrere solche Gräben G vorzusehen oder das Halbleiterbauelement gar rahmenförmig mit einem einzigen solchen Graben zu umgeben. Auf der Oberfläche der dritten Teilschicht TLS3 ist der zweite Kontakt K2 der Diode angeordnet, der die dritte Teilschicht TLS3 kontaktiert. Ein erster Kontakt K1 dient zum Anschluss des leitfähigen Materials im Graben G und damit für die Gegenelektrode der Diode. Der Kontakt K1 kann aber auch zur Verbindung und damit zur Verschaltung des Halbleiterbauelements IC mit der Diode eingesetzt werden.
  • Die Halbleiterschichten sind vorzugsweise Silizium, doch können auch andere Halbleitermaterialien eingesetzt werden. Die Dünnschichten sind vorzugsweise Oxidschichten, doch können auch andere dielektrische Materialien hergenommen werden. Das Trägersubstrat ist vorzugsweise ebenfalls eine Siliziumhalbleiterwafer, kann aber auch ein beliebig anderes mechanisch stabiles und vorzugsweise kristallines Material sein. Die Dicken der Teil schichten können unabhängig voneinander gewählt werden. Möglich ist es auch, eine Halbleiterschicht mit mehr als drei Teilschichten zu realisieren, sofern zwischen zwei der Teilschichten ein Halbleiterübergang ausgebildet ist.

Claims (6)

  1. Halbleitersubstrat mit Mehrschichtaufbau, aufweisend – ein Trägersubstrat (TS) aus einem kristallinen Material, – eine Halbleiterschicht (HS) und – eine dielektrische Schicht (DS1), die zwischen dem Trägersubstrat (TS) und der Halbleiterschicht (HS) angeordnet ist, wobei die Halbleiterschicht (HS) die folgenden Teilschichten umfasst: – eine auf der dielektrischen Schicht (DS1) angeordnete erste Teilschicht (TLS1), die mit einer Dotierung eines ersten Leitfähigkeitstyps versehen ist, – eine auf der ersten Teilschicht (TLS1) angeordnete zweite Teilschicht (TLS2) mit relativ schwacher Dotierung des ersten Leitfähigkeitstyps und – eine auf der zweiten Teilschicht (TLS2) angeordnete dritte Teilschicht (TLS3) mit relativ schwacher Dotierung des entgegengesetzten zweiten Leitfähigkeitstyps, wobei – die Dicke der ersten Teilschicht (TLS1) klein ist gegen die Dicke der zweiten und dritten Teilschicht (TLS2, TLS3).
  2. Halbleitersubstrat nach Anspruch 1, bei dem das Trägersubstrat (TS) ein Siliziumwafer ist und die erste Teilschicht (TLS1) eine mit Antimon dotierte Siliziumschicht ist.
  3. Halbleitersubstrat nach Anspruch 1 oder 2, bei dem – ein erster Kontakt (K1) und ein zweiter Kontakt (K2) auf der Oberseite der Halbleiterschicht (HS) angeordnet sind, – ein mit einem elektrisch leitfähigen Material gefüllter Graben (G) in der zweiten Teilschicht (TLS2) und der dritten Teilschicht (TLS3) vorhanden ist, – das elektrisch leitfähige Material einen elektrischen Kontakt zu der ersten Teilschicht (TLS1) herstellt, – der erste Kontakt (K1) zum Anschluss des elektrisch leitfähigen Materials in dem Graben dient und – der zweite Kontakt (K2) auf der Oberfläche der dritten Teilschicht (TLS3) angeordnet ist.
  4. Halbleitersubstrat nach einem der Ansprüche 1 bis 3, bei dem auf der von dem Trägersubstrat (TS) abgewandten Seite der Halbleiterschicht (HS) eine monokristalline zweite Halbleiterschicht (HS2) angeordnet ist und eine zweite dielektrische Schicht (DS2) zwischen den Halbleiterschichten (HS, HS2) vorhanden ist.
  5. Verfahren zur Herstellung eines Halbleitersubstrates mit Mehrschichtaufbau, bei dem ausgehend von einem Halbleitersubstrat mit Mehrschichtaufbau, aufweisend – ein Trägersubstrat (TS) aus einem kristallinen Material, – eine über dem Trägersubstrat (TS) angeordnete Halbleiterschicht (HS), die für einen ersten Leitfähigkeitstyp dotiert ist oder die an der von dem Trägersubstrat (TS) abgewandten Oberseite eine für einen ersten Leitfähigkeitstyp dotierte Teilschicht (TLS1) aufweist, und – eine dielektrische Schicht (DS1), die zwischen dem Trägersubstrat (TS) und der Halbleiterschicht (HS) angeordnet ist, – ein zweites Halbleitersubstrat (HS2), das an einer Oberseite eine Dotierung für den entgegengesetzten zweiten Leitfähigkeitstyp aufweist, mit dieser Oberseite auf die Oberseite der Halbleiterschicht (HS) oder der Teilschicht (TLS1) gebondet wird.
  6. Verfahren nach Anspruch 5, bei dem das zweite Halbleitersubstrat (HS2) an der Oberseite mit einer epitaktischen Schicht versehen wird, die für den zweiten Leitfähigkeitstyp dotiert wird, und die epitaktische Schicht auf die Oberseite der Halbleiterschicht (HS) oder der Teilschicht (TLS1) gebondet wird.
DE102004060363A 2004-12-15 2004-12-15 Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung Expired - Fee Related DE102004060363B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004060363A DE102004060363B4 (de) 2004-12-15 2004-12-15 Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung
PCT/EP2005/011992 WO2006066658A2 (de) 2004-12-15 2005-11-09 Halbleitersubstrat mit pn-übergang und verfahren zur herstellung
US11/793,184 US20080197443A1 (en) 2004-12-15 2005-11-09 Semiconductor Substrate Comprising a Pn-Junction and Method For Producing Said Substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004060363A DE102004060363B4 (de) 2004-12-15 2004-12-15 Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
DE102004060363A1 DE102004060363A1 (de) 2006-06-29
DE102004060363B4 true DE102004060363B4 (de) 2010-12-16

Family

ID=36513497

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004060363A Expired - Fee Related DE102004060363B4 (de) 2004-12-15 2004-12-15 Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung

Country Status (3)

Country Link
US (1) US20080197443A1 (de)
DE (1) DE102004060363B4 (de)
WO (1) WO2006066658A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839538B2 (ja) * 2011-03-17 2016-01-06 リンテック株式会社 薄型半導体装置の製造方法
CN107154379B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106466A (ja) * 1987-10-19 1989-04-24 Fujitsu Ltd 半導体装置の製造方法
US5514885A (en) * 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
US5811348A (en) * 1995-02-02 1998-09-22 Sony Corporation Method for separating a device-forming layer from a base body
US5899712A (en) * 1995-08-21 1999-05-04 Hyundai Electronics Industries Co., Ltd. Method for fabricating silicon-on-insulator device
US6326280B1 (en) * 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027893A (ja) * 1993-10-29 1998-01-27 Amer Fib Inc 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置
CA2182442C (en) * 1995-08-02 2000-10-24 Kiyofumi Sakaguchi Semiconductor substrate and fabrication method for the same
SG71094A1 (en) * 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6180869B1 (en) * 1997-05-06 2001-01-30 Ebara Solar, Inc. Method and apparatus for self-doping negative and positive electrodes for silicon solar cells and other devices
EP1148544A1 (de) * 2000-04-19 2001-10-24 Infineon Technologies AG Verfahren zum Dünnen eines Substrats
JP2002184960A (ja) * 2000-12-18 2002-06-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514885A (en) * 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
JPH01106466A (ja) * 1987-10-19 1989-04-24 Fujitsu Ltd 半導体装置の製造方法
US5811348A (en) * 1995-02-02 1998-09-22 Sony Corporation Method for separating a device-forming layer from a base body
US6326280B1 (en) * 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor
US5899712A (en) * 1995-08-21 1999-05-04 Hyundai Electronics Industries Co., Ltd. Method for fabricating silicon-on-insulator device

Also Published As

Publication number Publication date
WO2006066658A3 (de) 2006-10-05
DE102004060363A1 (de) 2006-06-29
WO2006066658A2 (de) 2006-06-29
US20080197443A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
DE10219107B4 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat
DE102009010174B9 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE69931890T2 (de) Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
DE102012205742B4 (de) Vertikale Halbleiteranordnung und Verfahren zur Herstellung
DE102012220825B4 (de) Verbesserung des polysilicium/metall- kontaktwiderstands in einem tiefen graben
DE19654280B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung auf einem SOI-Wafer
WO2009016134A9 (de) Herstellung von isolationsgraeben mit unterschiedlichen seitenwanddotierungen
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102008010110A1 (de) Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung
DE102006015076A1 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102016124207A1 (de) Vergrabene isolierungsgebiete und verfahren zu deren bildung
WO2006066690A1 (de) Bauelement mit halbleiterübergang und verfahren zur herstellung
DE60035994T2 (de) Verfahren zur Herstellung eines dünnen selbsttragenden Halbleitervorrichtungsfilms und einer dreidimensionalen Halbleitervorrichtung
DE102011001529A1 (de) Plasmazerteilung und dadurch gebildete Halbleiterbauelemente
DE102004060363B4 (de) Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung
DE102020104161A1 (de) Bipolartransistor mit gate über anschlüssen
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen
DE19918671B4 (de) Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung
DE10219361B4 (de) Ein Halbleiterelement mit einer verbesserten lokalen Verbindungsstruktur und ein Verfahren zur Herstellung eines derartigen Elements
DE102011079499B4 (de) Verfahren zum Herstellen einer Gate-Graben-Struktur
DE10205122A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3715232A1 (de) Verfahren zur substratkontaktierung bei der herstellung von durch isolationsgraeben getrennten bipolartransistorschaltungen
DE4309898B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall
DE102005004707B4 (de) Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110316

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee