KR20060017771A - 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법 - Google Patents

반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR20060017771A
KR20060017771A KR1020057020996A KR20057020996A KR20060017771A KR 20060017771 A KR20060017771 A KR 20060017771A KR 1020057020996 A KR1020057020996 A KR 1020057020996A KR 20057020996 A KR20057020996 A KR 20057020996A KR 20060017771 A KR20060017771 A KR 20060017771A
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
emitting diode
semiconductor
Prior art date
Application number
KR1020057020996A
Other languages
English (en)
Inventor
타카오 요네하라
요시노부 세키구치
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003127999A external-priority patent/JP2004331438A/ja
Priority claimed from JP2003359348A external-priority patent/JP4235530B2/ja
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20060017771A publication Critical patent/KR20060017771A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/22—Sandwich processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Abstract

본 발명은, 게르마늄으로 구성되는 분리층을 가지고, 상기 분리층 위에 갈륨비소층을 가지는 제 1기판을 제작하는 공정과, 상기 제l 기판과 제 2기판을 결합시켜 결합기판을 제작하는 공정 및 상기 결합기판을 상기 분리층의 부분에서 분할하는 공정을 실행함으로써, 갈륨비소층을 포함하는 반도체 기판을 얻는다

Description

반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법{SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, LIGHT EMITTING DIODE AND PRODUCING METHOD THEREFOR}
본 발명은, 갈륨비소층을 가지는 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법에 관한 것이다.
갈륨비소 등의 화합물 반도체 기판상의 반도체 디바이스는, 실리콘에서는 얻을 수 없는 높은 성능, 예를 들어, 뛰어난 고속성, 발광성 등을 가지고 있다. 그렇지만, 화합물 반도체기판은, 고가이고, 기계적 강도가 낮고, 대면적의 기판의 제작이 용이하지 않는 등의 문제점이 있다.
이러한 사실 때문에, 염가로, 기계적 강도도 높고, 대형기판을 얻을 수 있는 실리콘 기판상에, 화합물 반도체를 헤데로에피택셜 성장시키는 등의 시도가 되고 있다. 예를 들면, 일본국 특허 제 3157030호 공보, 특허 제 3237889호 공보 및 특허 제 3237890호 공보에는, 실리콘 기판에 형성된 다공질 실리콘층 상에 화합물 반도체층을 헤테로에피택셜 성장시킨 후, 이 실리콘기판을 다른 기판과 결합하고, 그 다음에, 실리콘기판의 부분과 다공질 실리콘층의 부분을 에칭액을 이용하여 제거함으로써 대면적의 화합물 반도체 기판을 얻는 방법이 개시되어 있다. 또, 일본국 특 허 제 2877800호 공보에는, 실리콘기판에 형성된 다공질 실리콘층 상에 화합물 반도체층을 성장시킨 후, 이 실리콘 기판을 다른 기판과 결합하고 그 다음에, 유체의 기류에 의해 다공질 실리콘층을 파단 시키고 결합기판을 분함으로써, 화합물 반도체 기판을 얻는 방법이 개시되어 있다.
갈륨비소로 형성된 반도체 디바이스의 예로서, 발광다이오드 칩의 하나의 구성예를 도 24에 나타낸다. 도 24에 도시된 구성은, 기본적으로는, n형 GaAs 기판(51)에, n-AlxGal - xAs 캐리어 한정층 (53), n-AlyGal - yAs 발광층(54) 및 n-AlxGal - xAs 캐리어 한정층(55)을 적층하여 구성되어 있다. 또, 국소적으로 Zn를 확산하여 형성된 p형 확산 영역(56), 절연층(58), p형 확산 영역에 형성된 금속전극(59), GaAs 기판(51)의 이면에 형성된 n측 금속전극(60)으로 구성되어 있다. 전극(59)과 전극(60) 사이에 통전에 응답하여, Zn확산의 프런트 부근의 p-n접합계면 근방에서 발광하지만, 발광은 전방위에 행해지므로, 발광다이오드의 상면에 형성된 사출창으로 향하는 광의 일부분만이 외부에 방사된다.
도 24의 구성에서는, GaAs 기판(51)은 발광에 대해서 흡수체이기 때문에, 발생된 광의 대략 85% 정도가 GaAs 기판(51)에 흡수되어 버린다. 또한, p형 확산영역 (56)상에 형성된 p측 금속전극(59)은, 발광층 내에서 발생한 광이 외부에 방사될 때에, 차폐물이 되기 때문에, 방사광량은 한층 더 저하된다.
이러한 과제를 해결하기 위하여, 예를 들면, 일본국 특개평 11-168236호 공보에는, 반도체 적층부가 그 결정 성장에 이용된 기판과는 다른 대체 기판에 접착 되고 한편, 반도체 적층부로부터 기판이 제거되고 또한, 반도체 적층부와 대체 기판의 사이에 금속막 등의 광반사층을 형성함으로써, 기판에 의한 광흡수를 회피할 수 있는 발광 다이오드의 구조가 제안되어 있다.
일본국 특허 제 3157030호 공보 등에 개시된 제조방법에서는, 실리콘과 화합물 반도체의 사이에 다공질 실리콘층을 삽입함으로써, 실리콘과 화합물 반도체와의 격자 정수의 부정합을 어느 정도 완화시켜서, 헤테로에피택셜층을 형성하고 있다. 그러나, 다공질 실리콘과 화합물 반도체소자와의 격자정수의 부정합을 제거하는 것은 용이하지 않기 때문에, 얻어진 화합물 반도체의 결정성이 아직 충분하지 않을 수 있다. 또, 요구되는 화합물 반도체 디바이스의 규격에 따라서는, 이러한 제조방법에 따르는 화합물 반도체기판을 적용할 수 있는 범위가 한정되어서, 화합물 반도체 디바이스의 우위성을 완전히 이용하지 못할 수도 있다.
일본국 특개평 11-168236호 공보에 개시된 발광다이오드의 제조방법에서는, 두께 수㎛의 반도체 적층부로부터 두께 300~500㎛의 기판을 연마 등을 행함으로써 제거하고 있다. 연마에 의한 이러한 제거기술에서는, 반도체 적층부의 막두께를 균일하게 제어하는 것이 곤란하여, 화합물 반도체디바이스의 이점을 완전히 이용하기 어렵게 될 수 있다.
<발명의 개시>
본 발명은, 상기의 상황을 기초로 이루어진 것이며, 본 발명의 목적은 화합물 반도체 디바이스의 우위성을 충분히 발휘하고, 또한 경제성을 확보할 수 있는 반도체 기판, 반도체 디바이스 및 발광소자의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은, 화합물 반도체 디바이스의 우위성을 완전히 발휘하고, 제조가 용이하고, 반도체 기판에 의한 광흡수가 없고, 발광효율이 높은 발광소자의 제조방법을 제공하는 데 있다.
본 발명의 반도체 기판의 제조방법은, 게르마늄으로 구성되는 분리층을 가지고, 상기 분리층 위에 갈륨비소층을 가지는 제 1기판을 제작하는 공정과, 상기 제 1기판과 제 2기판을 결합시켜 결합기판을 제작하는 공정 및 상기 결합기판을 상기 분리층의 부분에서 분할하는 공정을 포함하는 것을 특징으로 한다.
또, 본 발명에서는, 발광다이오드의 제조방법은, 게르마늄으로 구성된 반도체 기판 표면에 다공질층을 형성하는 공정과, 상기 다공질 게르마늄층에 갈륨비소층을 포함한 복수의 반도체층을 형성하는 공정과, 상기 반도체층에 발광다이오드를 형성하는 공정과, 상기 발광다이오드의 영역에 반사층을 형성하는 공정과, 상기 반도체기판을 상기 다공질 게르마늄층에서 분리하는 공정을 포함하는 것을 특징으로 한다.
또, 본 발명에서는, 발광다이오드의 제조방법은, 게르마늄으로 구성된 반도체기판에 다공질 게르마늄층을 형성하는 공정과, 상기 다공질 게르마늄층에 게르마늄 비소층을 포함한 복수의 반도체층을 형성하는 공정과, 상기 복수의 반도체층의 최외층에 금속 전극층을 형성하는 공정, 상기 금속층 표면에 지지 기판을 부착하는 공정, 상기 반도체 기판을 다공질 게르마늄층에서 분리하는 공정, 분리 후의 상기 반도체층에 발광다이오드를 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 다른 이점 및 특징은 다음의 첨부도면과 함께 주어지는 명세서로부터 자명해질 것이며, 도면 전체에 걸쳐서 동일하거나 유사한 도면부호는 동일한 부분을 나타낸다.
도 1은 본 발명의 바람직한 실시예에서의 반도체기판의 제조방법을 도시하는 도면
도 2는 본 발명의 바람직한 실시예에서의 반도체기판의 제조방법을 도시하는 도면
도 3은 본 발명의 바람직한 실시예에서의 반도체기판의 제조방법을 도시하는 도면
도 4는 본 발명의 바람직한 실시예에서의 반도체기판의 제조방법을 도시하는 도면
도 5는 본 발명의 바람직한 실시예에서의 반도체기판의 제조방법을 도시하는 도면
도 6은 본 발명의 바람직한 실시예에서의 반도체기판의 제조방법을 도시하는 도면
도 7은 본 발명의 바람직한 실시예에서의 반도체기판의 제조방법을 도시하는 도면
도 8은 본 발명의 바람직한 실시예에서의 반도체디바이스의 제조방법을 도시하는 도면
도 9는 본 발명의 바람직한 실시예에서의 반도체디바이스의 제조방법을 도시하는 도면
도 10은 본 발명의 바람직한 실시예에서의 발광다이오드의 제조방법을 도시하는 도면
도 11은 본 발명의 바람직한 실시예에서의 발광다이오드의 제조방법을 도시하는 도면
도 12는 본 발명의 바람직한 실시예에서의 발광다이오드의 제조방법을 도시하는 도면
도 13은 본 발명의 바람직한 실시예에서의 발광다이오드의 제조방법을 도시하는 도면
도 14는 본 발명의 바람직한 실시예에서의 발광다이오드의 구조를 도시하는 도면
도 15는 본 발명의 바람직한 실시예에서의 발광다이오드의 구조를 도시하는 도면
도 16은 본 발명의 바람직한 실시예에서의 발광다이오드의 구조를 도시하는 도면
도 17은 본 발명의 바람직한 실시예에서의 발광다이오드의 구조를 도시하는 도면
도 18은 본 발명의 바람직한 실시예에서의 발광다이오드의 구조를 도시하는 도면
도 19는 본 발명의 바람직한 실시예에서의 발광다이오드의 구조를 도시하는 도면
도 20은 본 발명의 바람직한 실시예에서의 발광다이오드의 구조를 도시하는 도면
도 21은 본 발명의 바람직한 실시예에서의 발광다이오드의 구조를 도시하는 도면
도 22는 본 발명의 바람직한 실시예에서의 발광다이오드의 구조를 도시하는 도면
도 23은 본 발명의 바람직한 실시예에서의 발광다이오드의 구조를 도시하는 도면
도 24는 종래 예의 발광다이오드의 구조를 도시하는 도면.
<도면의 주요주분에 대한 부호의 설명>
10: 제 1기판 11, 101: 게르마늄 기판
12, 12a, 12b, 22: 다공질 게르마늄층(분리층)
13: 갈륨비소층 20, 21, 203: 제 2기판
30: 결합기판 40: 갈륨비소기판
50: 레이저 구조 102, 103: 다공질 게르마늄층
104: 단결정 게르마늄층 105: n형GaAs층
106: n-AlxGal - xAs층 107: n-AlyGal - yAs층
108: n-AlxGal - xAs층 109: n-GaAs층
110: 절연층 111: Zn확산 영역
112, 114: 금속전극 113: 핸들기판
115: 몰드렌즈 116: 구동IC
117: 리드배선 109: 광흡수층
201: 전극층 202: 광방사용의 창
<발명을 실시하기 위한 최량의 모드>
이하, 첨부 도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.
도 1 내지 도 7은, 본 발명의 매우 바람직한 실시예에서의 반도체 기판의 제조방법을 설명하기 위한 도면이다. 도 1에 도시된 공정에서는, 게르마늄 기판 (11)을 준비한다. 그 다음에, 도 2에 나타내는 공정에서는, 게르마늄 기판(11)의 표면상에 분리층(12)을 형성한다. 분리층(12)으로서는, 게르마늄 기판(11)의 표면을 애노다이징함으로써 형성되는 다공질 게르마늄층이 바람직하다. 애노다이징은, 예를 들면, 불화 수소산(HF)을 포함한 전해 용액 중에 애노드 및 캐소드를 배치함으로써, 이들 전극의 사이에 게르마늄 기판을 배치하여, 이들 전극 간에 전류를 흐르게 하여 실시할 수가 있다. 다공질 게르마늄층은, 서로 다공도가 다른 2층 이상의 복수층으로 구성되어도 된다.
도 3에 도시된 공정에서는, 분리층(12)을 구성하는 다공질 게르마늄층 위에 에피택셜 성장법에 의해 갈륨비소층(13)을 형성하여, 제 1기판(10)을 형성한다. 게 르마늄과 갈륨비소와의 격자정수의 부정합은 미소하고, 게르마늄과 갈륨비소와의 사이에 개재하는 다공질 게르마늄층(12)이 이 미소한 격자정수의 부정합을 한층 더 완화하기 때문에, 결정성의 양호한 갈륨비소층(13)을 게르마늄 기판(11)상에 형성할 수 있다. 또, 에피택셜 성장법에 의하면, 두께가 균일한 갈륨비소층을 형성할 수 있다.
도 4에 도시된 공정에서는, 도 3에 도시된 제 1기판(10)의 표면에 제 2기판 (20)을 결합시켜, 결합기판(30)을 형성한다. 제 2기판(20)으로서는, 전형적으로는, 실리콘기판 또는 그 표면에 SiO2층 등의 절연층을 지닌 기판을 채택할 수 있다. 또, 제 2기판(20)은, 그 이외의 기판, 예를 들면 유리기판 등의 절연성 기판이어도 된다.
도 5에 도시된 공정에서는, 결합기판(30)을 분리층(12)의 부분에서 파단함으로써 2매의 기판으로 분할한다. 이러한 분할은, 예를 들면, 유체를 사용해 실시할 수 있다. 유체를 사용하는 방법으로서는, 예를 들면, 유체(액체 또는 기체)의 기류를 형성해 이것을 분리층(12)에 주입하는 방법이나, 유체의 정압을 이용하는 방법 등이 매우 적합하다. 전자의 방법에서는, 유체로서 물을 이용하는 방법은, 워터 제트법으로 불린다. 또한, 상기의 분할은, 결합기판(30)에 열처리를 가함으로써 달성할 수도 있다. 또한, 상기의 분할은, 쐐기 등의 고체 부재를 분리층(12)에 삽입함으로써 달성할 수 있다.
도 6에 도시된 공정에서는, 제 2기판(20)의 갈륨비소층(13) 상에 잔류하고 있는 분리층(12b)을 에칭액 등을 사용하여 제거한다. 이 동작시, 갈륨비소층(13)을 에칭 스톱층으로서 이용하여도 된다. 이 후, 필요에 따라서, 수소 어닐링 공정 또는, 연마 공정 등의 평탄화공정을 실시함으로써 평탄화해도 된다.
이상의 방법에 의해, 도 7에 도시된 바와 같이 반도체기판(40)을 얻는다. 도 7에 도시된 반도체기판(40)은, 표면에 얇은 갈륨비소층(13)을 가진다. 여기서, 얇은 갈륨비소층이란, 일반적인 반도체기판에 비해 얇은 것을 표현한 것이며, 갈륨비소층(13)의 두께는, 반도체 디바이스의 우위성을 발휘하기 위해서는, 예를 들면, 5nm 내지 5㎛의 범위가 바람직하다. 또, 반도체 디바이스의 규격에 따라서는, 갈륨비소(GaAs)층(13) 위에, AlGaAs, GaP, InP 및 InAs 등의 다른 화합물 반도체층을 형성할 수도 있다.
또, 도 5에 도시된 공정에서의 분할 후, 게르마늄 기판(11) 상에 잔류하고 있는 분리층(12a)을 에칭액 등에 의해 제거한다. 예를 들면, 수소 어닐링공정 또는, 연마공정 등을 실시하여, 게르마늄 기판의 표면을 평탄화하고, 도 1에 도시된 공정에서 게르마늄 기판(11)으로서 재사용할 수 있다. 이와 같이 게르마늄 기판(11)을 반복해 사용하는 것에 의해, 반도체 기판의 제조 코스트를 현저하게 저감시킬 수 있다.
이상과 같이, 본 발명의 제조방법에 의하면, 막두께가 균일하고, 또 한 결정성이 양호한 갈륨비소층을 가지는 반도체 기판을 얻을 수 있다. 또, 본 발명의 제조방법에 의하면, 갈륨비소층을 가지는 반도체기판의 제조 코스트를 크게 저감 시킬 수 있다.
본 발명의 바람직한 실시예에 관한 발광다이오드의 제조방법에 대해 도 10 내지 도 17을 참조하면서 설명한다.
우선, 도 10에 도시된 바와 같이, 게르마늄 기판(101) 상에 애노다이징함으로써 다공질 게르마늄층을 형성한다. 다공질 게르마늄층은 2층 구성으로 되어 있고, 우선, 다공율이 작은 다공질 게르마늄층(103)을 형성하여, 다음에, 다공율이 큰 다공질 게르마늄층(102)을 형성한다. 이러한 방식으로, 다음의 공정인 에피택셜 성장 전의 표면에 존재하는 기공을 폐쇄하는 공정을 용이하게 함과 동시에, 2층의 다공질 게르마늄층의 경계면에 스트레스를 집중시켜서, 게르마늄 기판(101)의 분리를 매끄럽게 실시하는 것이 가능하게 된다.
다음에, 고온 수소어닐링 및 GeH4, GeC14 등을 원료 가스로 이용하는 CVD법에 의해, 다공질 게르마늄층의 표면에 존재하는 기공을 폐쇄하여, 다공질 게르마늄 표면에 양호한 결정면을 형성함과 동시에, 도 11에 도시된 바와 같이, 단결정 게르마늄층(104), n-GaAs층(105), n-AlxGaI - xAs층(106), n-AlyGal - yAs층(107), n-AlxGal - xAs층(108) 및 n-GaAs층(109)(y<x)를 연속하여 에피택셜 성장시킨다.
게르마늄층상의 GaAs층의 성장은, 헤테로에피택셜 성장이 되지만, 게르마늄 결정의 격자정수 5.64613A와 GaAs 결정의 격자정수 5.6533A와는 매우 가깝기 때문에, 결함이 극히 적은 GaAs층 및 AlGaAs층을 얻을 수 있다. 에피택셜 성장층의 불순물 농도 및 두께는, 디바이스의 설계에 의존하지만, 불순물 농도는 10E17/cm3, 두께 2 내지 3㎛정도이다.
다음에, 도 12에 도시된 바와 같이, 이 에피택셜층에 반도체프로세스에 의해 발광다이오드를 형성한다. 발광다이오드의 개략 프로세스는, 선택적으로 Zn의 열확산을 하여 n-AlyGal - yAs층(107), n-AlxGal - xAs층(108) 및 n-GaAs층(109)의 일부를 p-영역(111)으로 변환한다. p형태로 변환한 영역을 제외하고 n-GaAs층(109)을 제거하여, SiN절연층(110)을 형성한 후, 금속전극(112)를 형성한다.
이 금속전극(112)은, 부분적으로 전극으로 기능하는 반사 미러이며, Zn의 열확산에 의해 n-AlyGal - yAs층(107)에 형성된 pn접합부에서 발생한 광중에서, 금속전극(112)으로 향하는 광을 반사하여, 반대면에 형성되는 광방사용의 창으로부터 방사시킨다. 이와 같이, 광방사측과 반대방향으로 진행하는 광을 외부에 방사시키는 것이 가능하게 되어, 발광효율을 현저하게 향상시킬 수 있다.
다음에, 도 13에 도시된 바와 같이, 금속 전극(112)면에 핸들 기판(113)을 박리 가능한 점착 테이프(도시하지 않음)으로 부착한 후, 다공질층(102, 103) 부근에 미세한 흐름으로 집중된 고압 수류(워터젯)를 방사한다. 고압 수류의 방사하에서, 다공질층(102, 103)의 경계면에는 큰 응력이 존재하므로, 2층의 다공질게르마늄층(102, 103)의 경계면에서 용이하게 기판을 분리할 수 있다. 이러한 기판 분리법은, 신뢰성이 뛰어난 수법이다.
또, 게르마늄 기판(101)을 분리한 후의 그 면에 잔존하는 다공질 게르마늄층(103)을 에칭에 의해 제거하면, 다공질층의 밀도는 낮고, 에칭 속도가 매우 빠르기 때문에, 다공질층과 에피택셜층의 경계면에 있어서의 에칭 스톱이 재현성 있게 실 현될 수 있다. 그 후, 도 14에 도시된 바와 같이 게르마늄층(104) 및 필요에 따라서, GaAs에피택셜층(105)을 부분적으로 에칭 제거하고, 광방사용 창의 부분을 제외하여 n측 금속전극(114)을 형성한다.
이 공정에서는, 발광다이오드영역을 형성한 후에, 게르마늄 기판(101)을 분리하고 있지만, 게르마늄 기판(101)을 먼저 분리하고 나서 발광다이오드 영역을 형성하는 것도 가능하다. 또, 도 17에 도시된 바와 같이, 발광다이오드의 외부에 방사되지 않는 광을 흡수하기 위해서, p측 금속전극(112)의 근방에 광흡수층(109)을 배치하는 것은 매우 유효하다. 광흡수층(109)으로서 n-GaAs층(109)을 부분적으로 남겨 형성하는 것도 가능하고, 미광(迷光)의 제거, 발광 영역 이외로부터의 광누설의 제어 및 수속성이 뛰어난 광을 얻는데 있어서 유효하다.
방사광의 지향성을 향상시키는 경우에는, 도 15에 도시된 바와 같이, 광방사용의 창에 몰드렌즈(115)를 형성하면, 몰드렌즈(115)를 평탄한면에 형성하기 때문에, 특성이 균일한 렌즈를 얻을 수 있다.
다음에, 발광다이오드 칩 또는 빌광다이오드 어레이로 분리한다. 이 분리에는 다이싱소오(dicing saw)를 사용해도 되지만, 그 구성이 얇기 때문에 레이저나 크리핑에 의한 분리도 가능하다. 이러한 방법은, 칩 분리를 위한 영역을 축소할 수 있음과 동시에 고정밀도의 칩 분리가 가능해지므로, 칩의 배열을 필요로 하는 용도에서는 위치 맞춤 정밀도를 현저하게 향상시킬 수 있다.
마지막으로, 발광다이오드칩 또는 발광다이오드 어레이를 핸들기판(113)으로부터 박리한다. 그 후, 발광다이오드칩 또는 발광다이오드 어레이칩을 소망한 장착 지지대에 다이본딩을 실시한다. 도 16은 핸들기판(113)을 분리한 후의 상태에서 발광다이오드 어레이칩의 경우의 단면도이다.
좁은 피치의 발광다이오드 어레이칩의 경우에는, 도 16에 도시된 바와 같이, 구동 IC(116)의 리드배선(117) 또는 릴레이배선 패턴기판(도시하지 않음)에 직접 접합하여, 와이어 본딩으로는 곤란한 좁은 피치 배선이 가능하게 된다. 직접 접합에 의한 전기접속은, 금속표면 등을 아르곤 스퍼터링 등에 의해 청정화 처리한 후, 직접 접촉시켜 압력을 가하는 것으로 실시하므로, 와이어 본딩 정도의 패드 사이즈를 필요로 하지 않고, 미세한 피치의 배선 접속이 가능하다. 또, 본 구성에서는, 발광부가 히트싱크 또는 방열기판의 근처에 배치되기 때문에, 방열성이 좋고, 온도 안정성이 뛰어나다.
또, 분리된 게르마늄 기판(101)은, 표면에 잔류하는 다공질 게르마늄층(102)을 제거한 후, 예를 들면, 연마 등에 의해 초기의 표면상태로 복원하는 것이 가능하여서, 게르마늄 기판(101)을 반복사용에 의해, 제조 코스트에 차지하는 기판 가격의 비율을 현저하게 저감할 수 있다.
또, 게르마늄 결정은 GaAs결정보다 경도가 높고, 사이즈가 큰 기판의 제조가 가능하고, GaAs기판보다 큰 기판의 사용에 의한 제조 코스트의 저감도 가능하다. 본 실시예에서는, 발광다이오드 공정 후에 게르마늄 기판(101)을 분리하고 있지만, 게르마늄 기판(101)을 분리한 후에 발광다이오드 공정을 실시할 수도 있다.
본 발명에서는, 게르마늄 기판상에 다공질층을 형성한 후에, 그 면을 평탄화하여, 발광층을 포함한 복수의 GaAs층을 적층한다. 그 후에, 발광층을 형성하고, 다공질층의 위치에서 반도체기판을 분리한다. 상기 적층된 반도체층의 측에 잔류하는 다공질 게르마늄층이 수㎛ 만큼 얇고, 게르마늄 결정의 에칭속도보다 수 자리 만큼 빠르므로, 이 방식으로, 연마 또는 에칭에 의한 수백㎛ 두께의 기판을 제거하지 않아도 되어, 상기 다공질층 만을 선택적으로 재현가능하게 에칭에 의해 제거할 수 있다.
다음에, 다공질층의 제거 후 그 평면상에 광방사용의 창, 전극 및 발광다이오드를 형성하는 공정에서는, 전극으로서 부분적으로 기능하는 반사미러를 그 표면에 형성함으로써, 상기 광방사용창의 측에 대향하는 평면을 향한 발광을 외부에 반사할 수 있고 또한 방출할 수 있다. 따라서, 상기 반도체기판에 의한 흡수를 회피할 수 있는 발광다이오드의 구성을 용이하게 실현 가능하고 이에 의해, 발광효율을 현저하게 향상시킬 수 있다. 또한, 외부에 방사되지 않는, 발광다이오드의 광을 흡수하는 흡수부재를 적절하게 형성하여 미광 또는 광누설을 저감함으로써, 제어성이 양호한 발광다이오드를 실현할 수 있다.
본 발명에 의하면, 다공질층을 가로지르는 반도체기판의 표면상에 평면 발광다이오드를 형성하고 상기 다공질층의 일부로부터 기판을 분리하는 것에 의해, 기판의 경계면에서 에칭을 정지하는 에칭스톱기술 또는 적층된 반도체층에서 수 자리 수만큼 낮은 에칭속도를 이용한 선택적 에칭기술이 불필요하게 되어서, 상기 제조를 용이하게 실현할 수 있다. 또한, 광방사용 창에 대향하는 측으로 방사되는 광이 반사되는 구성을 용이하게 실현할 수 있어, 상기 반도체기판에 의해 광의 흡수를 회피할 수 있는 발광다이오드의 구성에 의해 발광효율을 현저하게 향상시키는 것이 실현 가능하다.
이하, 본 발명의 실시예를 설명한다.
<실시예 1>
우선, 비저항 0.01Ωcm의 P형의 Ge기판(11)을 준비하였다. 그 다음에, Ge기판(11)을 애노다이징 용액 중에서 애노다이징하여, 분리층(12)으로서의 다공질 Ge층을 형성하였다. 애노다이징의 조건은, 이하와 같았다.
전류밀도: 6 (mA/cm2)
애노다이징 용액: HF:H2O:C2H5OH = 1:1:1
시간: 11(분)
다공질 Ge의 두께: 12(㎛)
여기서, 전류밀도나 애노다이징 용액의 농도는, 형성해야 할 분리층(다공질 Ge층)(12)의 두께나 구조 따라 적절하게 변경할 수 있다. 전류밀도는, 0.5 내지700mA/cm2의 범위가 바람직하고, 애노다이징 용액의 농도는, 1:10:10 내지 1:0:0의 범위가 바람직하다.
다공질 Ge층은, 그 위에 고품질의 에피텍셜 GaAs층을 형성하기 위한 완화층, 및 분리층으로서 유용하다.
애노다이징 용액은, HF 함유액이 가능하고, 에탄올이 없어도 된다.
그러나, 에탄올은, 기판표면으로부터 발생하는 기포를 제거하기 위해서 유효 한 것으로, 애노다이징 용액에 첨가하는 것이 바람직하다. 이와 같이 기포의 제거 기능을 가지는 약품으로서는, 에탄올 이외에, 예를 들면, 메틸알코올, 이소프로필 알코올 등의 다른 알코올류나, 계면활성제가 가능하다. 또, 이러한 약품을 첨가하는 대신에, 초음파 등의 진동으로 기포를 기판표면으로부터 이탈시키는 것도 유효하다.
다음에, 다공질 Ge층위에 MOCVD(Metal Organic Chemical Vapor Deposition; 금속유기 화학증착)법에 의해 0.3㎛ 두께의 GaAs층(13)을 에피택셜 성장시켜서, 제 1기판(10)을 얻었다. 성장 조건은, 이하와 같았다.
소스 가스: Ga(CH3)3/AsH3
온도: 600℃
성장 속도: 0.05㎛/min
이 성장조건은, 요구되는 GaAs층(13)의 규격에 따라 적절하게 변경 가능하다.
그 다음에, 제 1기판(10)의 표면과 별도로 준비한 제 2기판(20)의 표면을 중첩해서 접촉시킨 후, 800℃의 온도로 5분간의 열처리를 하여, 제 1기판(10)과 제 2기판(20)의 결합강도를 증가시켰다. 이와 같이, 결합기판(30)을 얻을 수 있었다.
그 다음에, 결합기판(30)의 주변부의 갭(2매의 기판(10, 20)의 베벨링부로 형성됨)을 향해서, 결합기판(30)의 결합 경계면에 평행한 방향으로, 워터젯 장치의 0.1mm 직경의 노즐로부터 50MPa의 압력으로 고압의 순수한 물을 분사해서 결합기판 (30)을 분리층(12)의 부분에서 파단시켜, 결합기판(30)을 2매의 기판으로 분할하였다. 이 동작에서, 순수한 물의 압력은, 예를 들면, 수 Mpa 내지 100Mpa인 것이 바람직하다.
이러한 분할 공정에서는, (1) 노즐로부터 분사되는 순수한 물로 구성되는 젯기류가 베벨링부로 구성된 갭을 따라 이동하도록 주사이동시에 노즐을 이동해도 되고, (2) 결합기판을 웨이퍼 홀더로 끼워서 유지하면서 회전시켜, 결합기판의 전체 외주에 베벨링부로 구성된 갭에 순수한 물이 주입되도록 해도 되고, (3) 상기의(1) 및(2)를 병용해도 된다.
그 결과, 원래 제 1기판(10)에 형성되어 있는 에피택셜 GaAs층(13) 및 다공질Ge층(12)의 일부(12a)가, 제 2기판(20) 측으로 이전되었다. Ge기판(11)의 표면에는 다공질Ge층(12a)만이 잔류하였다.
결합기판을 워터젯법에 의해 분할(분리)하는 대신에, 가스젯을 이용해도 가능하고, 결합기판의 분리층에 고체쐐기를 삽입해도 가능하고, 결합기판에 인장력이나 전단력 등의 기계적인 힘을 인가해도 가능하고, 결합기판에 초음파를 인가해도 가능하고, 다른 방법을 채택하여도 된다.
그 다음에, 제 2기판(20) 위의 최외 표면으로 이전된 다공질Ge층(12b)를 적어도 49% 불화 수소산(HF)과 30% 과산화 수소(H2O2)와 물(H2O)이 혼합된 에칭액으로 선택적으로 에칭하였다. GaAs층(13)은 에칭되지 않고 잔류하여, 다공질Ge층(12b)이 선택적으로 에칭되어 제거되었다. 선택 에칭에서는, 에칭액을 순환시키는 순환장치 를 겸비한 에칭장치를 이용하여, 초음파의 간헐적인 인가와 기판의 회전하에서 에칭동작에 의해 에칭의 불균일한 분포를 면내 및 기판 간에서 억제할 수가 있다. 또, 에칭액에 알코올이나 계면활성제의 첨가에 의해, 반응기포가 표면에 부착하는 것에 기인하는 에칭 얼룩을 억제할 수가 있다.
이상의 공정에 의해, 표면에 0.3㎛의 두께를 가진 GaAs층(13)을 가지는 반도체기판을 얻을 수 있었다. 또, 다공질 Ge층의 선택적인 에칭에 의해서도 GaAs층(13)에는 아무런 변화는 없었다. 이와 같이 형성된 GaAs층(13)의 막 두께를 전체면에 걸쳐서 100점을 측정했는데, 막두께의 균일성은 30lnm±4nm이었다.
투과 전자현미경에 의한 단면 관찰의 결과, GaAs층(l3)은 양호한 결정성이 유지되고 있는 것이 확인되었다.
또한, 수소 중에서 600℃로 열처리를 1시간 실시해서, GaAs층(13)의 표면 조도를 원자력 현미경으로 평가하였다. 50㎛ 사각의 영역에서의 평균 제곱 조도는 대략 0.2nm이며, 통상 시판되고 있는 Si웨이퍼와 동등하였다. 수소 어닐링 대신에, CMP 등의 연마작업에 의해 표면 평탄화를 실시해도 된다.
결합공정의 사전처리로서 결합시키는 제 1, 제 2기판의 각각의 면의 적어도 한편에 플라스마 처리를 실시하면, 저온의 어닐링에서도 결합강도를 높일 수 있다. 플라스마 처리의 후에, 처리된 기판을 물로 세정하는 것이 바람직하다.
분할 공정에서는, 복수의 결합기판을 그 면방향에 따라 배치하여, 주사이동시에 워터젯 장치의 노즐을 이 면방향에 따라 이동함으로써, 복수의 결합기판을 연속적으로 분할시키는 일도 가능하다.
더욱이, 복수의 결합기판을 그 면방향에 수직방향으로 배열하여, X-Y스캔시에 워터젯장치의 노즐에 의해 복수의 결합기판을 연속하여 워터젯을 분사하여, 복수의 결합기판을 자동적으로 분할하는 일도 가능하다.
분할공정의 후에, Ge기판(11)에 잔류한 다공질 Ge층(12a)를 제거해서, 평탄화 처리를 가해, 다시 제 1기판의 제작공정에 이용함으로써, 반도체기판의 제조코스트를 저감할 수 있다. 이와 같이 재이용의 반복에 의해, 반도체기판의 제조코스트를 격감시킬 수 있다.
<실시예 2>
본 실시예는, 실시예 1의 전개예이며, 반도체 디바이스의 제조방법을 제공한다. 우선, 실시예 1의 도 1 및 도 2에 도시된 바와 동일하게, Ge기판(21)상에 다공질Ge층(22)을 형성한다.
그 다음에, 도 8에 도시된 바와 같이, 다공질Ge층(22) 위에 n형 GaAs층(23)을 에피택셜 성장시켜, 이 n형 GaAs층(23)상에 n형 클래드층으로서의 n형 AlGaAs층 (24), 활성층으로서의 GaAs층(25)및 p형 클래드층으로서의 AlGaAs층(26)을 연속해서 에피택셜 성장시켜, 레이저 구조(50)를 형성한다.
그 다음에, 실시예 1의 도 4와 도시된 동일한 방법으로, 레이저구조(50)의 p형 AlGaAs층(26)의 표면을 별도로 준비한 기판(20)의 표면에 중첩하여 결합시킨다.
도시하지 않았지만, 기판(20)에는 전극이 형성되어 p형 AlGaAs층(26)에 전기적 접속을 가능하게 한다. 다공질 Ge층은 방대한 표면적을 가지고 있기 때문에, 디바이스의 제조공정 중에, 예를 들면, 제조장치 등으로부터 디바이스 내부에 혼입하여 디바이스 성능에 악영향을 끼치는 불순물을 제거하는 게터기능을 가지고 있다.
그 다음에, 실시예 1의 도 5에 도시된 방법과 마찬가지 방식으로, 결합기판을 2매로 분할했다.
그 다음에, 실시예 1의 도 6 및 도 7에 도시된 방법과 마찬가지 방식으로, 다공질 Ge층을 제거하였다. 이러한 방식으로, 도 9에 도시된 바와 같이, 레이저구조(50)(n-GaAs/n-A1GaAs/GaAs/p-AlGaAs)를 기판(20)상으로 이전하였다. 도시하지 않았지만, n형 GaAs층(23)상에 전기적 접속을 가능하게 하는 전극을 형성하였다.
이 실시예 2에 의하면, 이중 헤테로구조의 반도체 레이저를 제조할 수 있다.
<실시예 3>
실시예 3에서는, 우선, 도 10에 도시된 바와 같이, 게르마늄 기판(101)에 애노다이징에 의해 2층의 다공질 게르마늄층(102, 103)을 형성한다. 애노다이징에 의한 다공질층은 표면으로부터 형성되므로, 우선, 다공율의 작은 다공질 게르마늄층(103)을 형성하고, 다음에, 다공율이 큰 다공질 게르마늄층(102)을 형성한다. 이 처리에 의해, 다음의 공정인 에피택셜성장 전의 표면에 존재하는 기공을 폐쇄하는 공정을 용이하게 하고 동시에, 후공정에 대해 게르마늄 기판(101)의 분리를 매끄럽게 실시하는 것이 가능하게 된다.
다음에, 고온 수소어닐링 및 GeH4, GeC14 등을 원료가스로 하는 CVD법에 의해, 다공질 게르마늄층의 표면에 존재하는 기공을 폐쇄하여, 다공질 게르마늄 표면에 양호한 결정면을 형성함과 동시에, 도 11에 도시된 바와 같이 단결정 게르마늄 층(104), n-GaAs층(105), n-AlxGal - xAs층(106), n-AlyGal - yAs층(107), n-AlxGal - xAs층(108) 및 n-GaAs층(109) (y<x)을 연속하여 에피택셜 성장시킨다.
에피택셜 성장층의 불순물농도나 두께는, 디바이스의 설계에 의존하지만, 실시예 3에서 채택된 전형적인 구성은 이하와 같다.
단결정 게르마늄층(104): 0.1 내지 0.5㎛; 불순물 도프 없음
n-GaAs층(105):0.05 내지 0.55㎛; Si 도프됨
n-Al0 .35Ga0 .65As층(106): 약 1㎛; Si 도프됨
n-Al0 .13Ga0 .87As층(107): 약0.5㎛; Si 도프됨
n-Al0 .35Ga0 .65As층(108): 약1μm; Si 도프됨
n-GaAs층(109): 0.1 내지 0.5㎛; Si 도프됨
Si 도핑은, 캐리어 농도 1O17/cm3를 얻도록 실시한다.
다음에, 도 12에 도시된 바와 같이, 이 에피택셜층에 반도체 프로세스에 의해 평면 발광형 발광다이오드 영역을 형성한다. 이 개략의 반도체 프로세스에서는, 스퍼터링에 의해 절연층(도시하지 않음)을 전체면에 형성하여, 포트리소그래피 및 드라이 에칭에 의해 절연층에 Zn확산용의 창을 형성한다. 그 다음에, Zn의 확산원을 구성하는 ZnSiO막을 스퍼터링에 의해 형성하고, 열확산을 실시하여 Zn 확산용의 창 영역의 n-AlyGal - yAs층(107), n-A1xGal- xAs층(108) 및 n-GaAs층(109)을 p형태 영역(111)으로 전환한다. 확산 마스크로 구성된 절연층(도시하지 않음)을 제거한 다음, 절연층(110)을 형성하여, 전극/반사미러로서 Cr/Au 금속막(112)을 형성한다.
다음에, 도 13에 도시된 바와 같이, 금속막(112)면에 핸들기판(113)을 박리 가능한 점착 테이프(도시하지 않음)으로 부착한 후, 다공질 게르마늄층(102, 103) 부근에 미세한 흐름으로 집중된 고압 수류(워터젯)를 방사한다. 고압 수류의 방사하에서, 2층의 다공질 게르마늄층(102, 103)의 경계면에 큰 응력이 존재하므로, 다공질 게르마늄층의 경계면에 대해 기판을 분리할 수 있다. 이러한 기판 분리법은 신뢰성이 뛰어난 수법이다.
박리 가능한 점착 테이프로서 자외선을 조사하에서 접착 경계면에서 가스를 발생함으로써, 자기 박리하는 타입을 사용하였다.
게르마늄 기판(101)을 분리한 후 표면에 잔존하는 다공질 게르마늄층(103)을 에칭에 의해 제거하지만, 다공질층의 밀도는 낮고, 에칭 속도가 매우 빠르기 때문에, 다공질층과 에피택셜층의 경계면에 있어서의 에칭스톱을 재현성 있게 실현할 수 있다.
그 후, 도 14에 도시된 바와 같이, 단결정 게르마늄층(104) 및 필요에 따라서 GaAs 에피택셜층(105)을 부분적으로 에칭에 의해 제거하고, 광방사용의 창의 부분을 제외하여 n 측 금속전극 AuGe/Au(114)을 형성한다.
방사광의 지향성을 향상시키는 경우에는, 도 15에 도시된 바와 같이, 광방사용의 창에 몰드렌즈(115)를 형성하지만, 평탄한 면에 몰드렌즈(115)를 형성하기 때문에, 균일한 특성에 의해 이러한 렌즈를 얻을 수 있다.
다음에, 발광다이오드 어레이칩(또는 발광다이오드칩)으로 분리하였다. 그 구성이 얇기 때문에, 크립핑에 의한 칩 분리를 실시하는 것으로, 칩 분리를 위한 영역을 축소할 수 있음과 동시에, 칩 사이즈의 변동을 현저하게 저감시킬 수 있다.
마지막으로, 발광다이오드 어레이칩(또는 발광다이오드칩)을 핸들기판(113)으로부터 자외선 조사에 의해 자기 박리시켜, 도 16(도 14와는 상하 반전)에 도시된 바와 같이, 동일한 피치로 형성된 구동IC(116)의 리드 배선(117) 또는 배선패턴을 지닌 릴레이기판(도시하지 않음)에 직접 접합한다. 이 동작시, 칩 사이즈의 정밀도가 매우 높기 때문에, 위치맞춤 정밀도도 높고, 와이어본딩에서는 곤란한 좁은피치 배선이 가능하게 된다. 따라서, 예를 들면, 실시예 3의 발광다이오드 어레이칩을 발광다이오드 프린터 헤드에 이용하는 경우에는, 발광다이오드 어레이칩을 1열로 배열하는 어레이 장착을 고정밀도로 달성하는 것이 가능하다.
<실시예 4>
발광다이오드프로세스 후에 게르마늄 기판(101)을 분리하는 실시예 3에 대해서, 실시예 4에서는 게르마늄 기판(101)을 분리한 후 발광다이오드 프로세스를 실행하고, 각각 공정은 실시예 3과 마찬가지이다. 이하, 주로 다른 점에 대해서 설명한다.
우선, 도 18에 도시된 바와 같이, 게르마늄 기판(101)의 표면에 다공질 게르마늄층(102, 103)을 형성하고, 그 표면에 단결정 게르마늄층(104), n-GaAs층(105), n-AlxGal-xAs층(106), n-AlyGal - yAs층(107), n-AlxGal - xAs층(108) 및 n-GaAs층(109) (y<x)을 연속하여 에피택셜 성장시킨다. 각층의 두께, 불순물 농도는 실시예 3과 마찬가지이다.
다음에, 도 18에 도시된 바와 같이, 최외각면에 n측 금속전극층(201)을 형성하고, 그 면에 제 2기판(203)을 접착한다. 상기 접착은, 그 후의 프로세스 내성을 유지하기 위해서, 금속 전극층(201)과 제 2기판(203)의 표면을 세정한 후, 양자를 접촉시켜 압력과 열을 가하는 직접접합을 행한다.
그 다음에, 도 19에 도시된 바와 같이, 다공질·게르마늄층(102, 103)부근에 미세한 흐름이 집중된 고압 수류(워터젯)를 분출하여, 다공질 게르마늄층(102, 103)의 경계면에서 게르마늄 기판(101)을 분리한다.
다음에, 도 20에 도시된 바와 같이, 게르마늄 기판(101)을 박리한 후 표면의 단결정 게르마늄층(104)을 제거하고, 반도체 프로세스에 의해 평면발광형의 발광다이오드를 형성한다. 다공질층을 제거한 후 게르마늄표면은, 다공질층의 영향으로 표면거칠기가 존재하지만, 게르마늄층을 에칭에 의해 제거한 GaAs면은, 평탄성이 뛰어나서 미세 프로세스가 가능하다. 이 평면발광형의 발광다이오드를 형성하는 프로세스는 실시예 3과 마찬가지지만, Zn확산영역(111)이 광방사창으로 구성되기 때문에, p측 금속전극(112)을 가능한 한 작게 하여, 발광다이오드 광이 차폐되는 부분을 저감한다. 다음에, 다이싱소오에 의해 제 2기판(203)마다 발광다이오드 어레이칩으로 분리함으로써, 도 21에 도시된 발광다이오드 어레이칩의 구성을 완성하였다.
다음에, 도 22에 도시된 바와 같이, 제 2기판(203)으로서 발광 파장에 대해서 투명한 기판을 접착함과 동시에, 전극층(201)에 광방사용의 창(202)을 형성하여 도 23에 도시된 바와 같이, 투명 기판을 개재하여 광을 방사하는 발광다이오드 어레이를 얻을 수 있다. 전극층(201)으로서 투명의 재료로 구성하여도 된다.
도 22에 도시된 구성으로부터 제 2기판(203)(이 경우, 투명할 필요성은 없음)을 분리함으로써, 도 16에 도시된 발광다이오드 어레이 구성도 실현될 수 있다.
실시예 4의 금속 전극(201)은 반사미러 기능을 부여하는 것이 가능해서, 부분적으로 n-GaAs층(109)을 제거함으로써 반사광을 활용할 수 있다. 또, 도 17과 같이 금속 전극의 근방에 흡수층(209)을 형성함으로써 외부에 방사되지 않는 미광 등을 제거하는 것도 가능하다.
실시예 4에서는, 발광다이오드 프로세스시에 다공질 게르마늄층이 존재하지 않기 때문에, 다공질 게르마늄층의 프로세스 내성 등의 대처가 불필요하고, 통상의 발광다이오드 프로세스를 직접 적용할 수 있다.
본 발명의 평면발광형 다이오드나 평면발광형 다이오드 어레이는, 상술과 같이 발광다이오드 프린터 헤드(프린터에 탑재되는)에 매우 적합하게 사용 가능하다. 또, 본 발명은, 그 이외에도, 예를 들면, 평면발광형 다이오드(평면발광형 다이오드 어레이)를 2차원으로 배열해 구성되는 표시장치 등에도 매우 적합하게 사용 가능하다.
<기타>
갈륨비소층을 형성하기 위한 에피택셜성장 공정에는, MBE법 등의 각종의 막 형성 기술을 적용할 수가 있다.
분할 작업 후에 잔류하는 분리층(다공질층, 이온 주입층 등)의 선택적인 에 칭공정에는, 상기 49% 불화 수소산과 30% 과산화 수소와 물과의 혼합액 이외에, 여러 가지의 에칭액(예를 들면, 불화 수소산, 질산 및 초산의 혼합액)을 적용할 수 있다.
본 발명의 상이한 실시예는, 그 정신과 범위를 일탈함이 없이, 다양하고 광범위하게 이루어질 수 있으며, 본 말명은 청구항을 제외하고는 특정한 실시예에 한정되지 않는 것으로 이해되어야 한다.
본 발명에 의하면, 화합물 반도체 디바이스의 우위성을 충분히 발휘하고, 또한 경제성을 확보할 수 있는 반도체 기판, 반도체 디바이스 및 발광소자의 제조방법을 제공할 수 있다.
또한, 본 발명에 의하면, 화합물 반도체 디바이스의 우위성을 완전히 발휘하고, 제조가 용이하고, 반도체 기판에 의한 광흡수가 없고, 발광효율이 높은 발광소자의 제조방법을 제공할 수 있다.

Claims (30)

  1. 갈륨비소층을 포함하는 반도체 기판의 제조방법으로서,
    게르마늄으로 구성되는 분리층을 가지고, 상기 분리층 위에 갈륨비소층을 가지는 제 1기판을 제작하는 공정과;
    상기 제 1기판과 제 2기판을 결합시켜 결합기판을 제작하는 공정과;
    상기 결합기판을 상기 분리층의 부분에서 분할하는 공정
    을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  2. 제 1항에 있어서,
    상기 제 1기판의 제작공정은,
    게르마늄으로 구성되는 기판에 애노다이징에 의해 상기 분리층으로서의 다공질 게르마늄층을 형성하는 공정과,
    상기 다공질 게르마늄층 위에 상기 갈륨비소층을 형성하는 공정
    을 포함하는 반도체기판의 제조방법.
  3. 제 2항에 있어서,
    상기 제 1기판의 제작 공정은, 에피택셜 성장에 의해 상기 갈륨비소층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  4. 제 1항에 있어서,
    상기 제 1기판의 제작공정은, 상기 갈륨비소층 위에 화합물 반도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  5. 제 1항에 있어서,
    상기 분할공정은, 유체의 기류 또는 정압에 의해 상기 분리층의 부분을 분할하는 공정을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  6. 제 1항에 있어서,
    상기 분할공정은, 상기 결합기판에 열처리를 인가함으로써 상기 분리층의 부분을 분할하는 공정을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  7. 제 1항에 있어서,
    상기 분할공정은, 부재를 상기 분리층에 삽입함으로써 상기 분리층의 부분을 분할하는 공정을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  8. 제 1항에 있어서,
    상기 분할 공정 후에, 제 2기판상의 갈륨비소층 위에 잔류하는 상기 분리층의 부분을 제거하는 공정을 부가하여 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  9. 제 1항에 있어서,
    상기 분할공정의 후에, 제 2기판상의 갈륨비소층의 표면을 평탄화하는 공정을 부가하여 포함하는 반도체기판의 제조방법.
  10. 제 1항에 있어서,
    상기 분할공정의 후에, 제 1기판상에 잔류하는 상기 분리층의 부분을 제거하는 공정을 포함하는 반도체기판의 제조방법.
  11. 제 1항에 있어서,
    상기 분할 공정의 후에, 제 1기판의 표면을 평탄화하여 상기 제 1기판의 제작 공정에 재이용하는 공정을 부가하여 포함하는 반도체기판의 제조방법.
  12. 제 1항 내지 제 11항 중의 어느 한 항에 기재의 제조방법에 의해 제조되는 것을 특징으로 하는 반도체기판.
  13. 제 12항에 기재된 제조방법에 의해 제조되는 반도체 기판을 이용하여 제조되는 것을 특징으로 하는 반도체디바이스.
  14. 게르마늄으로 구성된 반도체 기판에 다공질층을 형성하는 공정과;
    상기 다공질 게르마늄층에 갈륨비소층을 포함한 복수의 반도체층을 형성하는 공정과;
    상기 반도체층에 발광다이오드를 형성하는 공정과;
    상기 발광다이오드의 영역에 반사층을 형성하는 공정과;
    상기 반도체기판을 상기 다공질 게르마늄층에서 분리하는 공정;
    을 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  15. 제 14항에 있어서,
    상기 분리공정 후에, 전극형성 공정을 부가하여 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  16. 제 14항에 있어서,
    상기 분리공정 후에, 광방사용의 창을 형성하는 공정을 부가하여 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  17. 제 14항에 있어서,
    갈륨비소층을 포함한 복수의 반도체층은 Al조성이 다른 AlGaAs 반도체로 구성되는 것을 특징으로 하는 발광다이오드의 제조방법.
  18. 제 14항에 있어서,
    상기 반사층은 금속층으로 구성되고 상기 금속층은 부분적으로 금속전극으로기능을 하고 있는 것을 특징으로 하는 발광다이오드의 제조방법.
  19. 제 14항에 있어서,
    상기 반사층과 반도체층 사이에 절연층이 형성되어 있고, 또한 상기 절연층과 반도체층 사이에 부분적으로 광반사를 감소시키는 흡수층이 형성되어 있는 것을 특징으로 하는 발광다이오드의 제조방법.
  20. 제 14항에 있어서,
    상기 발광다이오드의 광방사측의 전극은 광방사용의 창을 둘러싸도록 형성되고 있고, 또한 상기 전극이 반도체층과 접촉하고 있는 면에 광흡수층이 형성되어 있는 것을 특징으로 하는 발광다이오드의 제조방법.
  21. 게르마늄으로 구성된 반도체기판 표면에 다공질 게르마늄층을 형성하는 공정과;
    상기 다공질 게르마늄층에 게르마늄 비소층을 포함한 복수의 반도체층을 형성하는 공정과;
    상기 복수의 반도체층의 최외층에 금속 전극층을 형성하는 공정;
    상기 금속층 표면에 지지 기판을 부착하는 공정;
    상기 반도체 기판을 다공질 게르마늄층에서 분리하는 공정;
    분리 후의 상기 반도체층에 발광다이오드를 형성하는 공정;
    을 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  22. 제 21항에 있어서,
    게르마늄 비소층을 포함한 상기 복수의 반도체층은,
    Al조성이 다른 AlGaAs 반도체로 구성되는 것을 특징으로 하는 발광다이오드의 제조방법.
  23. 제 21항에 있어서,
    상기 금속 전극층은,
    반사미러 기능을 가지는 것을 특징으로 하는 발광다이오드의 제조방법.
  24. 제 21항에 있어서,
    상기 지지기판은,
    발광에 대해서 투명하고, 또한 발광 영역에 대응하는 상기 금속 전극층이 부분적으로 제거되어 있는 것을 특징으로 하는 발광다이오드의 제조방법
  25. 제 21항에 있어서,
    상기 금속 전극층과 반도체층과의 사이에, 부분적으로 광반사를 감소시키는 흡수층이 형성되어 있는 것을 특징으로 하는 발광다이오드의 제조방법.
  26. 제 14항 내지 제 20항 또는 제 21항 내지 제 25항 중 어느 한 항에 기재된 발광다이오드의 제조방법으로 제조되는 것을 특징으로 하는 발광다이오드.
  27. 제 14항 내지 제 20항 또는 제 21항 내지 제 25항 중 어느 한 항에 기재된 발광다이오드의 제조방법으로 제조되는 것을 특징으로 하는 발광다이오드 어레이.
  28. 제 26항에 기재된 발광다이오드 또는 제 27항에 기재된 발광다이오드 어레이를 배열하여 구성되는 것을 특징으로 하는 표시장치.
  29. 제 26항에 기재된 발광다이오드 또는 제 27항에 기재된 발광다이오드 어레이를 배열하여 구성되는 것을 특징으로 하는 프린터 헤드.
  30. 제 29항에 기재된 프린터 헤드를 포함하는 것을 특징으로 하는 프린터.
KR1020057020996A 2003-05-06 2004-04-30 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법 KR20060017771A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00127999 2003-05-06
JP2003127999A JP2004331438A (ja) 2003-05-06 2003-05-06 半導体基板及びその製造方法
JP2003359348A JP4235530B2 (ja) 2003-10-20 2003-10-20 面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法
JPJP-P-2003-00359348 2003-10-20

Publications (1)

Publication Number Publication Date
KR20060017771A true KR20060017771A (ko) 2006-02-27

Family

ID=33436410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057020996A KR20060017771A (ko) 2003-05-06 2004-04-30 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법

Country Status (5)

Country Link
US (1) US7622363B2 (ko)
EP (1) EP1620583A4 (ko)
KR (1) KR20060017771A (ko)
TW (1) TWI244774B (ko)
WO (1) WO2004099473A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP4950047B2 (ja) * 2004-07-22 2012-06-13 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ ゲルマニウムの成長方法及び半導体基板の製造方法
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
KR100735488B1 (ko) * 2006-02-03 2007-07-04 삼성전기주식회사 질화갈륨계 발광다이오드 소자의 제조방법
JP5129939B2 (ja) * 2006-08-31 2013-01-30 沖電気工業株式会社 半導体装置の製造方法
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
WO2008053042A1 (en) 2006-11-02 2008-05-08 Interuniversitair Microelektronica Centrum Removal of impurities from semiconductor device layers
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
DE102007021991B4 (de) * 2007-05-10 2015-03-26 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht
US20090073713A1 (en) * 2007-09-07 2009-03-19 Glovatsky Andrew Z LED Multidimensional Printed Wiring Board Using Standoff Boards
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
DE102009018773A1 (de) * 2009-04-24 2010-10-28 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Halbleiterdünnschicht mit einem direkten Halbleiter oder mit Germanium
JP5715351B2 (ja) * 2010-06-30 2015-05-07 キヤノン株式会社 半導体装置およびその製造方法、ならびに固体撮像装置
CN102122691B (zh) * 2011-01-18 2015-06-10 王楚雯 Led外延片、led结构及led结构的形成方法
WO2013003313A2 (en) * 2011-06-29 2013-01-03 University Of Florida Research Foundation, Inc. Structures including porous germanium, methods of making, and methods of use thereof
US10158049B2 (en) 2011-08-30 2018-12-18 Lumileds Llc Method of bonding a substrate to a semiconductor light emitting device
US8883612B2 (en) 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US8936961B2 (en) 2012-05-26 2015-01-20 International Business Machines Corporation Removal of stressor layer from a spalled layer and method of making a bifacial solar cell using the same
EP2912685B1 (en) * 2012-10-26 2020-04-08 RFHIC Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
US9520281B2 (en) * 2013-03-18 2016-12-13 Epistar Corporation Method of fabricating an optoelectronic device with a hollow component in epitaxial layer
KR102256017B1 (ko) * 2014-01-28 2021-05-24 삼성전자주식회사 2차원 반도체의 도핑방법 및 스위칭 소자
US9523158B2 (en) * 2014-02-07 2016-12-20 Applied Materials, Inc. Methods and apparatus for forming semiconductor
DE102017125217A1 (de) * 2017-10-27 2019-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von zumindest einem optoelektronischen Bauelement und optoelektronisches Bauelement
JP2021504943A (ja) * 2017-11-22 2021-02-15 アイキューイー ピーエルシーＩＱＥ ｐｌｃ 歪み平衡半導体構造

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4779108A (en) * 1986-11-18 1988-10-18 Sanyo Electric Co., Ltd. Optical printer head
US5331333A (en) * 1988-12-08 1994-07-19 Sharp Kabushiki Kaisha Display apparatus
JP2658493B2 (ja) 1990-04-27 1997-09-30 日立電線株式会社 エピタキシャル層と基板の分離方法
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
ATE217447T1 (de) * 1990-08-03 2002-05-15 Canon Kk Verfahren zur herstellung eines halbleiterkörpers
JP2693032B2 (ja) * 1990-10-16 1997-12-17 キヤノン株式会社 半導体層の形成方法及びこれを用いる太陽電池の製造方法
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
EP0534474B1 (en) * 1991-09-27 2002-01-16 Canon Kabushiki Kaisha Method of processing a silicon substrate
JP3237889B2 (ja) 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3237890B2 (ja) 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
EP1179842A3 (en) * 1992-01-31 2002-09-04 Canon Kabushiki Kaisha Semiconductor substrate and method for preparing same
JP3157030B2 (ja) 1992-01-31 2001-04-16 キヤノン株式会社 半導体基体とその作製方法
JP3192000B2 (ja) * 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
JP3352118B2 (ja) * 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
JPH06244389A (ja) * 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
JPH06338630A (ja) * 1993-05-28 1994-12-06 Omron Corp 半導体発光素子、並びに当該発光素子を用いた光学検知装置、光学的情報処理装置、光結合装置及び発光装置
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JPH10135500A (ja) * 1996-03-18 1998-05-22 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
EP0797258B1 (en) 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
DE69738307T2 (de) * 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
US6756289B1 (en) * 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
CA2231625C (en) * 1997-03-17 2002-04-02 Canon Kabushiki Kaisha Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
JPH10326884A (ja) * 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材
ATE275761T1 (de) * 1997-03-26 2004-09-15 Canon Kk Halbleitersubstrat und verfahren zu dessen herstellung
CA2232796C (en) * 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
CA2233127C (en) * 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
JP3647191B2 (ja) * 1997-03-27 2005-05-11 キヤノン株式会社 半導体装置の製造方法
JP3492142B2 (ja) * 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
JP3643225B2 (ja) 1997-12-03 2005-04-27 ローム株式会社 光半導体チップ
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
JP2000164905A (ja) * 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
JP3453544B2 (ja) * 1999-03-26 2003-10-06 キヤノン株式会社 半導体部材の作製方法
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6452091B1 (en) * 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP4050444B2 (ja) 2000-05-30 2008-02-20 信越半導体株式会社 発光素子及びその製造方法
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP3830083B2 (ja) 2001-03-07 2006-10-04 スタンレー電気株式会社 半導体装置およびその製造方法
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP4950047B2 (ja) * 2004-07-22 2012-06-13 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ ゲルマニウムの成長方法及び半導体基板の製造方法

Also Published As

Publication number Publication date
EP1620583A4 (en) 2009-04-22
WO2004099473A1 (en) 2004-11-18
TW200505057A (en) 2005-02-01
US7622363B2 (en) 2009-11-24
US20060166468A1 (en) 2006-07-27
EP1620583A1 (en) 2006-02-01
TWI244774B (en) 2005-12-01

Similar Documents

Publication Publication Date Title
KR20060017771A (ko) 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법
US11569637B2 (en) Manufacturable laser diode formed on c-plane gallium and nitrogen material
JP4771510B2 (ja) 半導体層の製造方法及び基板の製造方法
JP3230572B2 (ja) 窒化物系化合物半導体素子の製造方法及び半導体発光素子
TWI524405B (zh) 切割晶圓基板之方法
KR100854986B1 (ko) 화합물 반도체 소자 웨이퍼의 제조방법
KR100579028B1 (ko) 반도체 소자 및 그 제조 방법
JP3904585B2 (ja) 半導体素子の製造方法
JP3520270B2 (ja) 発光ダイオードとその製造方法
US8513093B2 (en) Substrate structure including functional region and method for transferring functional region
JPH11163403A (ja) 窒化物半導体素子の製造方法
JP3532752B2 (ja) 半導体デバイスの分離方法
JP2002329684A (ja) 窒化物半導体チップ及びその製造方法
KR100576317B1 (ko) 질화물계 반도체 발광다이오드 및 그의 제조방법
US20060237741A1 (en) Light-emitting diode and method for production thereof
KR100752348B1 (ko) 수직 구조 발광 다이오드 제조 방법
JP2006203251A (ja) 半導体素子の製造方法
JP4235530B2 (ja) 面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法
CN100381619C (zh) 半导体衬底、半导体器件、发光二极管及其制造方法
JP7251672B1 (ja) 発光素子の製造方法
JP2006120785A (ja) 半導体層の製造方法及び基板の製造方法
JP2005197286A (ja) 半導体薄膜のハンドリング方法および発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application