JP2004331438A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004331438A JP2004331438A JP2003127999A JP2003127999A JP2004331438A JP 2004331438 A JP2004331438 A JP 2004331438A JP 2003127999 A JP2003127999 A JP 2003127999A JP 2003127999 A JP2003127999 A JP 2003127999A JP 2004331438 A JP2004331438 A JP 2004331438A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- manufacturing
- gallium arsenide
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】ガリウム砒素層を有する半導体基板の製造方法を提供する。
【解決手段】ガリウム砒素層を有する半導体基板の製造方法であって、ゲルマニウムからなる分離層12を有し、前記分離層の上にガリウム砒素層13を有する第1基板10を作製する工程と、前記第1基板10と第2基板20とを結合させて結合基板30を作製する工程と、前記結合基板を前記分離層12の部分で分割する工程と、を含むことを特徴とする半導体基板の製造方法。
【選択図】 図4
【解決手段】ガリウム砒素層を有する半導体基板の製造方法であって、ゲルマニウムからなる分離層12を有し、前記分離層の上にガリウム砒素層13を有する第1基板10を作製する工程と、前記第1基板10と第2基板20とを結合させて結合基板30を作製する工程と、前記結合基板を前記分離層12の部分で分割する工程と、を含むことを特徴とする半導体基板の製造方法。
【選択図】 図4
Description
【0001】
【発明の属する技術分野】
本発明は、半導体基板及びその製造方法に係り、特にガリウム砒素層を有する半導体基板及びその製造方法に関する。
【0002】
【従来の技術】
ガリウム砒素等からなる化合物半導体基板上の半導体デバイスは、シリコンでは得られない高い性能、たとえば、優れた高速性、発光性などを持っている。しかしながら、化合物半導体基板は、高価で、機械的強度が低く、大面積基板の作製が容易ではない等の問題点がある。
【0003】
このようなことから、安価で、機械的強度も高く、大面積基板も得られるシリコン基板上に、化合物半導体をヘテロエピタキシャル成長させる等の試みがなされている。例えば、特許第3157030号公報、特許第3237889号公報、特許第3237890号公報には、シリコン基板に形成した多孔質シリコン層上に化合物半導体層をヘテロエピタキシャル成長させた後、このシリコン基板を別の基板と結合し、次いで、シリコン基板の部分と多孔質シリコン層の部分とをエッチング液を用いて除去することにより、大面積の化合物半導体基板を得る方法が開示されている。また、特許第2877800号公報には、シリコン基板に形成した多孔質シリコン層上に化合物半導体層を成長させた後、このシリコン基板を別の基板と結合し、次いで、流体の噴流により多孔質シリコン層を破断させて結合基板を分割することによって、化合物半導体基板を得る方法が開示されている。
【0004】
【特許文献1】
特許第3157030号公報
【特許文献2】
特許第3237889号公報
【特許文献3】
特許第3237890号公報
【特許文献4】
特許第2877800号公報
【0005】
【発明が解決しようとする課題】
特許第3157030号公報等に開示された製造方法では、シリコンと化合物半導体との間に多孔質シリコン層を介在させることで、シリコンと化合物半導体との格子定数の不整合をある程度緩和して、ヘテロエピタキシャル層を形成している。しかしながら、多孔質シリコンと化合物半導体との格子定数の不整合を無くすことは容易ではないので、得られた化合物半導体の結晶性に問題を残すこともある。そして、求められる化合物半導体デバイスの仕様によっては、このような製造方法による化合物半導体基板を適用し得る範囲が限定されてしまい、化合物半導体デバイスの優位性を生かしきれないこともある。
【0006】
本発明は、上記の考察を基礎としてなされたものであり、化合物半導体デバイスの優位性を十分に発揮し、且つ経済性を確保し得る半導体基板の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明に係る半導体基板の製造方法は、ゲルマニウムからなる分離層を有し、前記分離層の上にガリウム砒素層を有する第1基板を作製する工程と、前記第1基板と第2基板とを結合させて結合基板を作製する工程と、前記結合基板を前記分離層の部分で分割する工程と、を含むことを特徴とする。
【0008】
本発明の好適な実施の形態によれば、前記第1基板の作製工程は、ゲルマニウムからなる基板に陽極化成により前記分離層としての多孔質ゲルマニウム層を形成し、次いで、前記多孔質ゲルマニウム層の上に前記ガリウム砒素層を形成する工程を含むことが好ましい。
【0009】
本発明の好適な実施の形態によれば、前記第1基板の作製工程は、エピタキシャル成長法により前記ガリウム砒素層を形成する工程を含むことが好ましい。さらに、前記ガリウム砒素層の上に化合物半導体層を形成する工程を含んでもよい。
【0010】
本発明の好適な実施の形態によれば、前記分割工程は、流体の噴流または静圧により前記分離層の部分を分割する工程を含むことが好ましい。
【0011】
本発明の好適な実施の形態によれば、前記分割工程は、前記結合基板に熱処理を施すことにより前記分離層の部分を分割する工程を含むことが好ましい。
【0012】
本発明の好適な実施の形態によれば、前記分割工程は、部材を前記分離層に挿入することにより前記分離層の部分を分割する工程を含むことが好ましい。
【0013】
本発明の好適な実施の形態によれば、前記分割工程の後に、第2基板上の前記ゲルマニウム層の上に残留する前記分離層の部分を除去する工程を含むことが好ましい。
【0014】
本発明の好適な実施の形態によれば、前記分割工程の後に、第2基板上の前記ゲルマニウム層の表面を平坦化する工程を含むことが好ましい。
【0015】
本発明の好適な実施の形態によれば、前記分割工程の後に、第1基板上に残留する前記分離層の部分を除去する工程を含むことが好ましい。
【0016】
本発明の好適な実施の形態によれば、前記分割工程の後に、第1基板の表面を平坦化して前記第1基板の作製工程に再利用する工程を含むことが好ましい。
【0017】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【0018】
図1〜図7は、本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。図1に示す工程では、ゲルマニウム基板11を準備する。次いで、図2に示す工程では、ゲルマニウム基板11の表面に分離層12を形成する。分離層12としては、ゲルマニウム基板11の表面を陽極化成することにより形成される多孔質ゲルマニウム層が好適である。陽極化成は、例えば、弗化水素酸(HF)を含む電解溶液中に陽極及び陰極を配置し、それらの電極の間にゲルマニウム基板を配置し、それらの電極間に電流を流すことにより実施することができる。多孔質ゲルマニウム層は、互いに多孔度が異なる2層以上の複数層で構成されてもよい。
【0019】
図3に示す工程では、分離層12としての多孔質ゲルマニウム層の上にエピタキシャル成長法によりガリウム砒素層13を形成し、第1基板10を形成する。ゲルマニウムとガリウム砒素との格子定数の不整合は微小であり、ゲルマニウムとガリウム砒素との間に介在する多孔質ゲルマニウム層12がこの微小な格子定数の不整合をさらに緩和するため、結晶性の良好なガリウム砒素層13をゲルマニウム基板11上に形成することができる。そして、エピタキシャル成長法によれば、厚さが均一なガリウム砒素層を形成することができる。
【0020】
図4に示す工程では、図3に示す第1基板10の表面に第2基板20を結合させて、結合基板30を形成する。第2基板20としては、典型的には、シリコン基板又はその表面にSiO2層等の絶縁層を形成した基板を採用することができる。また、第2基板20は、それ以外の基板、例えばガラス基板等の絶縁性基板であってもよい。
【0021】
図5に示す工程では、結合基板30を分離層12の部分で破断することにより2枚の基板に分割する。この分割は、例えば、流体を使って行うことができる。流体を使う方法としては、例えば、流体(液体又は気体)の噴流を形成してこれを分離層12に打ち込む方法や、流体の静圧を利用する方法等が好適である。前者の方法においては、流体として水を利用する方法は、ウォータージェット法と呼ばれる。さらに、上記の分割は、例えば、結合基板30に熱処理を施すことによっても実施することができる。さらに、上記の分割は、例えば、固体の楔等の部材を分離層12に挿入することによっても実施することができる。
【0022】
図6に示す工程では、第2基板20のガリウム砒素層13上に残留している分離層12bをエッチング液等を使って除去する。このとき、ガリウム砒素層13をエッチングストップ層として利用すればよい。この後、必要に応じて、水素アニール工程、研磨工程等の平坦化工程を実施して平坦化してもよい。
【0023】
以上の方法により、図7に示すような半導体基板40が得られる。図7に示す半導体基板40は、表面に薄いガリウム砒素層13を有する。ここで、薄いガリウム砒素層とは、一般的は半導体基板に比べて薄いことを意図した表現であり、ガリウム砒素層13の厚さは、半導体デバイスの優位性を発揮する上で、例えば、5nm〜5μmの範囲が好ましい。さらには、半導体デバイスの仕様によっては、ガリウム砒素(GaAs)層13の上に、AlGaAs、GaP、InP、InAs等の他の化合物半導体層を形成することもできる。
【0024】
また、図5に示す工程によって分割した後、ゲルマニウム基板11上に残留している分離層12aをエッチング液等を使って除去する。また、水素アニール、研磨工程等を実施して、ゲルマニウム基板の表面を平坦化し、図1に示す工程で使用するゲルマニウム基板11として再使用することもできる。このようにゲルマニウム基板11を繰り返して使用することにより、半導体基板の製造コストを大幅に低減させることができる。
【0025】
以上のように、本発明に係る製造方法によれば、膜厚が均一で且つ結晶性の良好なガリウム砒素層を有する半導体基板を得ることができる。また、本発明に係る製造方法によれば、ガリウム砒素層を有する半導体基板の製造コストを大幅に低減させることができる。
【0026】
【実施例】
以下、本発明の好適な実施例を挙げる。
【0027】
(実施例1)
まず、比抵抗0.01Ω・cmのP型のGe基板11を準備した。次いで、Ge基板11を陽極化成溶液中において陽極化成して、分離層12としての多孔質Ge層を形成した。陽極化成条件は、以下の通りであった。
【0028】
電流密度:6(mA/cm2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:11(分)
多孔質Geの厚み:12(μm)
ここで、電流密度や陽極化成溶液の濃度は、形成すべき分離層(多孔質Ge層)12の厚さや構造等に応じて適宜変更し得る。電流密度は、0.5〜700mA/cm2の範囲が好ましく、陽極化成溶液の濃度は、1:10:10〜1:0:0の範囲が好ましい。
【0029】
多孔質Ge層は、その上に高品質のエピタキシャルGaAs層を形成するための緩和層、及び分離層として機能させるために有用である。
【0030】
陽極化成溶液は、HF含有液であればよく、エタノールを含まなくてもよい。しかしながら、エタノールは、基板表面から発生する気泡を除去するために有効であるので、陽極化成溶液に添加することが好ましい。このように気泡の除去機能を有する薬品としては、エタノールのほか、例えば、メチルアルコール、イソプロピルアルコール等のほかのアルコール類や、界面活性剤を挙げることができる。また、これらの薬品を添加する代わりに、超音波等の振動で気泡を基板表面から脱離させることも有効である。
【0031】
次いで、多孔質Ge層上にMOCVD(Metal Organic Chemical Vapor Deposition)法により0.3μm厚のGaAs層13をエピタキシャル成長させて、第1基板10を形成した。成長条件は、以下の通りであった。
【0032】
ソースガス:Ga(CH3)3/AsH3
温度:600℃
成長速度:0.05μm/min
なお、この成長条件は、要求されるGaAs層13の仕様に応じて適宜変更可能である。
【0033】
次いで、第1基板10の表面と別に用意した第2基板20の表面とを重ね合わせ、接触させた後、800℃の温度で5分間の熱処理をし、第1基板10と第2基板20とを結合強度を向上させた。これにより、結合基板30が得られた。
【0034】
次いで、結合基板30の周辺部の隙間(2枚の基板10、20のべべリングで構成された隙間)に向けて、結合基板30の結合界面に平行な方向に、ウォータージェット装置の0.1mm径のノズルから50MPaの圧力で高圧の純水を噴射して、結合基板30を分離層12の部分で破断させ、結合基板30を2枚の基板に分割した。ここで、純水の圧力は、例えば、数M〜100Mpaであることが好ましい。
【0035】
この分割工程では、(1)ノズルから噴射される純水で構成される噴流(ジェット)がべべリングで構成された隙間に沿って移動するようにノズルを走査してもよいし、
(2)結合基板をウエハホルダで挟んで保持しながら自転させ、結合基板の全外周にわたってべべリングで構成された隙間に純水が注入されるようにしてもよいし、
(3)上記の(1)及び(2)を併用してもよい。
【0036】
その結果、元々第1基板10に形成されていたエピタキシャルGaAs層13、及び多孔質Ge層12の一部12bが、第2基板20側に移設された。Ge基板11の表面には多孔質Ge層12aのみが残留した。
【0037】
結合基板をウォータージェット法で分割(分離)する代わりに、気体ジェットを利用してもよいし、結合基板の分離層に固体楔を挿入してもよいし、結合基板に引っ張り力やせん断力等の機械的な力を印加してもよいし、結合基板に超音波を印加してもよいし、他の方法を採用してもよい。
【0038】
次いで、第2基板20の上の最表面に移設された多孔質Ge層12bを少なくとも49%弗化水素酸(HF)と30%過酸化水素水(H2O2)と水(H2O)とが混合されたエッチング液で選択エッチングした。GaAs層13はエッチングされずに残り、多孔質Ge層12bが選択的にエッチングされて除去された。選択エッチングでは、エッチング液を循環させる循環装置を併せ持ったエッチング装置を用いて、超音波をON/OFFさせるとともに基板を回転させながらエッチングすると、エッチングの不均一な分布を面内及び基板間で抑制することができる。また、エッチング液にアルコールや界面活性剤を混ぜることにより、反応気泡が表面に付着することに起因するエッチングむらを抑制することができる。
【0039】
以上の工程により、表面に0.3μmの厚みを持ったGaAs層13を有する半導体基板が得られた。ここで、多孔質Ge層の選択エッチングによってもGaAs層13には何ら変化はなかった。形成されたGaAs層13の膜厚を面内全面について100点を測定したところ、膜厚の均一性は301nm±4nmであった。
【0040】
透過電子顕微鏡による断面観察の結果、GaAs層13は良好な結晶性が維持されていることが確認された。
【0041】
さらに、水素中で600℃で熱処理を1時間行い、GaAs層13の表面粗さを原子間力顕微鏡で評価したところ、50μm角の領域での平均二乗粗さはおよそ0.2nmであり、通常市販されているSiウエハと同等であった。また、水素アニールの代わりに、CMP等の研磨によって表面平坦化を行ってもよい。
【0042】
結合工程の前処理として、結合させる第1、第2基板のそれぞれの面の少なくとも一方にプラズマ処理を行うと、低温のアニールでも結合強度を高めることができる。更に、プラズマ処理の後に、処理された基板を水洗することが望ましい。
【0043】
なお、分割工程では、複数の結合基板をその面方向に並べて配置し、ウォータージェット装置のノズルをこの面方向に沿って走査することにより、複数の結合基板を連続的に分割させることも可能である。
【0044】
更に、複数の結合基板をその面方向に垂直方向に並べてセットし、ウォータージェットのノズルにX−Yスキャンを持たせ、複数の結合に向けて順にウォータージェットを噴射し、複数の結合基板を自動的に分割することも可能である。
【0045】
なお、分割工程の後に、Ge基板上11に残留した多孔質Ge層12aを除去し、平坦化処理を施して、再び第1基板の作製工程に利用することにより、半導体基板の製造コストを低減することができる。そしてこのように再利用を繰り返すことにより、半導体基板の製造コストを激減させることができる。
【0046】
(実施例2)
この実施例は、実施例1の展開例であり、半導体デバイスの製造方法に関する。まず、実施例1の図1、図2に示すと同様にして、Ge基板21上に多孔質Ge層22を形成する。
【0047】
次いで、図8に示すように、多孔質Ge層22の上にn型GaAs層23をエピタキシャル成長させ、このn型GaAs層23上にn型クラッド層としてのn型AlGaAs層24、活性層としてのGaAs層25及びp型クラッド層としてのAlGaAs層26を順次エピタキシャル成長させて、レーザー構造50を形成する。
【0048】
次いで、実施例1の図4に示すと同様にして、レーザー構造50のp型AlGaAs層26の表面を別に用意した基板20の表面に重ね合わせて結合させる。不図示ながら、基板20には電極が形成されており、p型AlGaAs層26と電気的接続を可能とする。多孔質Ge層は膨大な表面積を有しているため、デバイスの製造工程中に製造装置等からデバイス内部に混入してデバイス性能に悪影響を与え得る不純物をゲッタリングする機能を有している。
【0049】
次いで、実施例1の図5に示すと同様にして、結合基板を2枚に分割した。
【0050】
次いで、実施例1の図6、図7に示すと同様にして、多孔質Ge層を除去した。このようにして、図9に示すように、レーザー構造50(n−GaAs/n−AlGaAs/GaAs/p−AlGaAs)を基板20上に移設した。不図示ながら、n型GaAs層23上に電気的接続を可能とする電極を形成した。
【0051】
この実施例2によれば、ダブルへテロ構造の半導体レーザーを製造することができる。
【0052】
(その他)
ガリウム砒素層を形成するためのエピタキシャル成長工程には、CVD法、MBE法等の各種の成膜技術を適用することができる。
【0053】
分割後に残留する分離層(多孔質層、イオン注入層等)の選択エッチング工程には、上記49%弗化水素酸と30%過酸化水素水と水との混合液のほか、種々のエッチング液(例えば、弗化水素酸、硝酸、酢酸の混合液)を適用することができる。
【0054】
【発明の効果】
本発明によれば、化合物半導体デバイスの優位性を十分に発揮し、且つ経済性を確保し得る半導体基板の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図2】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図3】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図4】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図5】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図6】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図7】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図8】本発明の好適な実施の形態に係る半導体デバイスの製造方法を説明するための図である。
【図9】本発明の好適な実施の形態に係る半導体デバイスの製造方法を説明するための図である。
【符号の説明】
10 第1基板
11 ゲルマニウム基板
12、12a、12b、22 多孔質ゲルマニウム層(分離層)
13 ガリウム砒素層
20、21 第2基板
30 結合基板
40 ガリウム砒素基板
50 レーザー構造
【発明の属する技術分野】
本発明は、半導体基板及びその製造方法に係り、特にガリウム砒素層を有する半導体基板及びその製造方法に関する。
【0002】
【従来の技術】
ガリウム砒素等からなる化合物半導体基板上の半導体デバイスは、シリコンでは得られない高い性能、たとえば、優れた高速性、発光性などを持っている。しかしながら、化合物半導体基板は、高価で、機械的強度が低く、大面積基板の作製が容易ではない等の問題点がある。
【0003】
このようなことから、安価で、機械的強度も高く、大面積基板も得られるシリコン基板上に、化合物半導体をヘテロエピタキシャル成長させる等の試みがなされている。例えば、特許第3157030号公報、特許第3237889号公報、特許第3237890号公報には、シリコン基板に形成した多孔質シリコン層上に化合物半導体層をヘテロエピタキシャル成長させた後、このシリコン基板を別の基板と結合し、次いで、シリコン基板の部分と多孔質シリコン層の部分とをエッチング液を用いて除去することにより、大面積の化合物半導体基板を得る方法が開示されている。また、特許第2877800号公報には、シリコン基板に形成した多孔質シリコン層上に化合物半導体層を成長させた後、このシリコン基板を別の基板と結合し、次いで、流体の噴流により多孔質シリコン層を破断させて結合基板を分割することによって、化合物半導体基板を得る方法が開示されている。
【0004】
【特許文献1】
特許第3157030号公報
【特許文献2】
特許第3237889号公報
【特許文献3】
特許第3237890号公報
【特許文献4】
特許第2877800号公報
【0005】
【発明が解決しようとする課題】
特許第3157030号公報等に開示された製造方法では、シリコンと化合物半導体との間に多孔質シリコン層を介在させることで、シリコンと化合物半導体との格子定数の不整合をある程度緩和して、ヘテロエピタキシャル層を形成している。しかしながら、多孔質シリコンと化合物半導体との格子定数の不整合を無くすことは容易ではないので、得られた化合物半導体の結晶性に問題を残すこともある。そして、求められる化合物半導体デバイスの仕様によっては、このような製造方法による化合物半導体基板を適用し得る範囲が限定されてしまい、化合物半導体デバイスの優位性を生かしきれないこともある。
【0006】
本発明は、上記の考察を基礎としてなされたものであり、化合物半導体デバイスの優位性を十分に発揮し、且つ経済性を確保し得る半導体基板の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明に係る半導体基板の製造方法は、ゲルマニウムからなる分離層を有し、前記分離層の上にガリウム砒素層を有する第1基板を作製する工程と、前記第1基板と第2基板とを結合させて結合基板を作製する工程と、前記結合基板を前記分離層の部分で分割する工程と、を含むことを特徴とする。
【0008】
本発明の好適な実施の形態によれば、前記第1基板の作製工程は、ゲルマニウムからなる基板に陽極化成により前記分離層としての多孔質ゲルマニウム層を形成し、次いで、前記多孔質ゲルマニウム層の上に前記ガリウム砒素層を形成する工程を含むことが好ましい。
【0009】
本発明の好適な実施の形態によれば、前記第1基板の作製工程は、エピタキシャル成長法により前記ガリウム砒素層を形成する工程を含むことが好ましい。さらに、前記ガリウム砒素層の上に化合物半導体層を形成する工程を含んでもよい。
【0010】
本発明の好適な実施の形態によれば、前記分割工程は、流体の噴流または静圧により前記分離層の部分を分割する工程を含むことが好ましい。
【0011】
本発明の好適な実施の形態によれば、前記分割工程は、前記結合基板に熱処理を施すことにより前記分離層の部分を分割する工程を含むことが好ましい。
【0012】
本発明の好適な実施の形態によれば、前記分割工程は、部材を前記分離層に挿入することにより前記分離層の部分を分割する工程を含むことが好ましい。
【0013】
本発明の好適な実施の形態によれば、前記分割工程の後に、第2基板上の前記ゲルマニウム層の上に残留する前記分離層の部分を除去する工程を含むことが好ましい。
【0014】
本発明の好適な実施の形態によれば、前記分割工程の後に、第2基板上の前記ゲルマニウム層の表面を平坦化する工程を含むことが好ましい。
【0015】
本発明の好適な実施の形態によれば、前記分割工程の後に、第1基板上に残留する前記分離層の部分を除去する工程を含むことが好ましい。
【0016】
本発明の好適な実施の形態によれば、前記分割工程の後に、第1基板の表面を平坦化して前記第1基板の作製工程に再利用する工程を含むことが好ましい。
【0017】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【0018】
図1〜図7は、本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。図1に示す工程では、ゲルマニウム基板11を準備する。次いで、図2に示す工程では、ゲルマニウム基板11の表面に分離層12を形成する。分離層12としては、ゲルマニウム基板11の表面を陽極化成することにより形成される多孔質ゲルマニウム層が好適である。陽極化成は、例えば、弗化水素酸(HF)を含む電解溶液中に陽極及び陰極を配置し、それらの電極の間にゲルマニウム基板を配置し、それらの電極間に電流を流すことにより実施することができる。多孔質ゲルマニウム層は、互いに多孔度が異なる2層以上の複数層で構成されてもよい。
【0019】
図3に示す工程では、分離層12としての多孔質ゲルマニウム層の上にエピタキシャル成長法によりガリウム砒素層13を形成し、第1基板10を形成する。ゲルマニウムとガリウム砒素との格子定数の不整合は微小であり、ゲルマニウムとガリウム砒素との間に介在する多孔質ゲルマニウム層12がこの微小な格子定数の不整合をさらに緩和するため、結晶性の良好なガリウム砒素層13をゲルマニウム基板11上に形成することができる。そして、エピタキシャル成長法によれば、厚さが均一なガリウム砒素層を形成することができる。
【0020】
図4に示す工程では、図3に示す第1基板10の表面に第2基板20を結合させて、結合基板30を形成する。第2基板20としては、典型的には、シリコン基板又はその表面にSiO2層等の絶縁層を形成した基板を採用することができる。また、第2基板20は、それ以外の基板、例えばガラス基板等の絶縁性基板であってもよい。
【0021】
図5に示す工程では、結合基板30を分離層12の部分で破断することにより2枚の基板に分割する。この分割は、例えば、流体を使って行うことができる。流体を使う方法としては、例えば、流体(液体又は気体)の噴流を形成してこれを分離層12に打ち込む方法や、流体の静圧を利用する方法等が好適である。前者の方法においては、流体として水を利用する方法は、ウォータージェット法と呼ばれる。さらに、上記の分割は、例えば、結合基板30に熱処理を施すことによっても実施することができる。さらに、上記の分割は、例えば、固体の楔等の部材を分離層12に挿入することによっても実施することができる。
【0022】
図6に示す工程では、第2基板20のガリウム砒素層13上に残留している分離層12bをエッチング液等を使って除去する。このとき、ガリウム砒素層13をエッチングストップ層として利用すればよい。この後、必要に応じて、水素アニール工程、研磨工程等の平坦化工程を実施して平坦化してもよい。
【0023】
以上の方法により、図7に示すような半導体基板40が得られる。図7に示す半導体基板40は、表面に薄いガリウム砒素層13を有する。ここで、薄いガリウム砒素層とは、一般的は半導体基板に比べて薄いことを意図した表現であり、ガリウム砒素層13の厚さは、半導体デバイスの優位性を発揮する上で、例えば、5nm〜5μmの範囲が好ましい。さらには、半導体デバイスの仕様によっては、ガリウム砒素(GaAs)層13の上に、AlGaAs、GaP、InP、InAs等の他の化合物半導体層を形成することもできる。
【0024】
また、図5に示す工程によって分割した後、ゲルマニウム基板11上に残留している分離層12aをエッチング液等を使って除去する。また、水素アニール、研磨工程等を実施して、ゲルマニウム基板の表面を平坦化し、図1に示す工程で使用するゲルマニウム基板11として再使用することもできる。このようにゲルマニウム基板11を繰り返して使用することにより、半導体基板の製造コストを大幅に低減させることができる。
【0025】
以上のように、本発明に係る製造方法によれば、膜厚が均一で且つ結晶性の良好なガリウム砒素層を有する半導体基板を得ることができる。また、本発明に係る製造方法によれば、ガリウム砒素層を有する半導体基板の製造コストを大幅に低減させることができる。
【0026】
【実施例】
以下、本発明の好適な実施例を挙げる。
【0027】
(実施例1)
まず、比抵抗0.01Ω・cmのP型のGe基板11を準備した。次いで、Ge基板11を陽極化成溶液中において陽極化成して、分離層12としての多孔質Ge層を形成した。陽極化成条件は、以下の通りであった。
【0028】
電流密度:6(mA/cm2)
陽極化成溶液:HF:H2O:C2H5OH=1:1:1
時間:11(分)
多孔質Geの厚み:12(μm)
ここで、電流密度や陽極化成溶液の濃度は、形成すべき分離層(多孔質Ge層)12の厚さや構造等に応じて適宜変更し得る。電流密度は、0.5〜700mA/cm2の範囲が好ましく、陽極化成溶液の濃度は、1:10:10〜1:0:0の範囲が好ましい。
【0029】
多孔質Ge層は、その上に高品質のエピタキシャルGaAs層を形成するための緩和層、及び分離層として機能させるために有用である。
【0030】
陽極化成溶液は、HF含有液であればよく、エタノールを含まなくてもよい。しかしながら、エタノールは、基板表面から発生する気泡を除去するために有効であるので、陽極化成溶液に添加することが好ましい。このように気泡の除去機能を有する薬品としては、エタノールのほか、例えば、メチルアルコール、イソプロピルアルコール等のほかのアルコール類や、界面活性剤を挙げることができる。また、これらの薬品を添加する代わりに、超音波等の振動で気泡を基板表面から脱離させることも有効である。
【0031】
次いで、多孔質Ge層上にMOCVD(Metal Organic Chemical Vapor Deposition)法により0.3μm厚のGaAs層13をエピタキシャル成長させて、第1基板10を形成した。成長条件は、以下の通りであった。
【0032】
ソースガス:Ga(CH3)3/AsH3
温度:600℃
成長速度:0.05μm/min
なお、この成長条件は、要求されるGaAs層13の仕様に応じて適宜変更可能である。
【0033】
次いで、第1基板10の表面と別に用意した第2基板20の表面とを重ね合わせ、接触させた後、800℃の温度で5分間の熱処理をし、第1基板10と第2基板20とを結合強度を向上させた。これにより、結合基板30が得られた。
【0034】
次いで、結合基板30の周辺部の隙間(2枚の基板10、20のべべリングで構成された隙間)に向けて、結合基板30の結合界面に平行な方向に、ウォータージェット装置の0.1mm径のノズルから50MPaの圧力で高圧の純水を噴射して、結合基板30を分離層12の部分で破断させ、結合基板30を2枚の基板に分割した。ここで、純水の圧力は、例えば、数M〜100Mpaであることが好ましい。
【0035】
この分割工程では、(1)ノズルから噴射される純水で構成される噴流(ジェット)がべべリングで構成された隙間に沿って移動するようにノズルを走査してもよいし、
(2)結合基板をウエハホルダで挟んで保持しながら自転させ、結合基板の全外周にわたってべべリングで構成された隙間に純水が注入されるようにしてもよいし、
(3)上記の(1)及び(2)を併用してもよい。
【0036】
その結果、元々第1基板10に形成されていたエピタキシャルGaAs層13、及び多孔質Ge層12の一部12bが、第2基板20側に移設された。Ge基板11の表面には多孔質Ge層12aのみが残留した。
【0037】
結合基板をウォータージェット法で分割(分離)する代わりに、気体ジェットを利用してもよいし、結合基板の分離層に固体楔を挿入してもよいし、結合基板に引っ張り力やせん断力等の機械的な力を印加してもよいし、結合基板に超音波を印加してもよいし、他の方法を採用してもよい。
【0038】
次いで、第2基板20の上の最表面に移設された多孔質Ge層12bを少なくとも49%弗化水素酸(HF)と30%過酸化水素水(H2O2)と水(H2O)とが混合されたエッチング液で選択エッチングした。GaAs層13はエッチングされずに残り、多孔質Ge層12bが選択的にエッチングされて除去された。選択エッチングでは、エッチング液を循環させる循環装置を併せ持ったエッチング装置を用いて、超音波をON/OFFさせるとともに基板を回転させながらエッチングすると、エッチングの不均一な分布を面内及び基板間で抑制することができる。また、エッチング液にアルコールや界面活性剤を混ぜることにより、反応気泡が表面に付着することに起因するエッチングむらを抑制することができる。
【0039】
以上の工程により、表面に0.3μmの厚みを持ったGaAs層13を有する半導体基板が得られた。ここで、多孔質Ge層の選択エッチングによってもGaAs層13には何ら変化はなかった。形成されたGaAs層13の膜厚を面内全面について100点を測定したところ、膜厚の均一性は301nm±4nmであった。
【0040】
透過電子顕微鏡による断面観察の結果、GaAs層13は良好な結晶性が維持されていることが確認された。
【0041】
さらに、水素中で600℃で熱処理を1時間行い、GaAs層13の表面粗さを原子間力顕微鏡で評価したところ、50μm角の領域での平均二乗粗さはおよそ0.2nmであり、通常市販されているSiウエハと同等であった。また、水素アニールの代わりに、CMP等の研磨によって表面平坦化を行ってもよい。
【0042】
結合工程の前処理として、結合させる第1、第2基板のそれぞれの面の少なくとも一方にプラズマ処理を行うと、低温のアニールでも結合強度を高めることができる。更に、プラズマ処理の後に、処理された基板を水洗することが望ましい。
【0043】
なお、分割工程では、複数の結合基板をその面方向に並べて配置し、ウォータージェット装置のノズルをこの面方向に沿って走査することにより、複数の結合基板を連続的に分割させることも可能である。
【0044】
更に、複数の結合基板をその面方向に垂直方向に並べてセットし、ウォータージェットのノズルにX−Yスキャンを持たせ、複数の結合に向けて順にウォータージェットを噴射し、複数の結合基板を自動的に分割することも可能である。
【0045】
なお、分割工程の後に、Ge基板上11に残留した多孔質Ge層12aを除去し、平坦化処理を施して、再び第1基板の作製工程に利用することにより、半導体基板の製造コストを低減することができる。そしてこのように再利用を繰り返すことにより、半導体基板の製造コストを激減させることができる。
【0046】
(実施例2)
この実施例は、実施例1の展開例であり、半導体デバイスの製造方法に関する。まず、実施例1の図1、図2に示すと同様にして、Ge基板21上に多孔質Ge層22を形成する。
【0047】
次いで、図8に示すように、多孔質Ge層22の上にn型GaAs層23をエピタキシャル成長させ、このn型GaAs層23上にn型クラッド層としてのn型AlGaAs層24、活性層としてのGaAs層25及びp型クラッド層としてのAlGaAs層26を順次エピタキシャル成長させて、レーザー構造50を形成する。
【0048】
次いで、実施例1の図4に示すと同様にして、レーザー構造50のp型AlGaAs層26の表面を別に用意した基板20の表面に重ね合わせて結合させる。不図示ながら、基板20には電極が形成されており、p型AlGaAs層26と電気的接続を可能とする。多孔質Ge層は膨大な表面積を有しているため、デバイスの製造工程中に製造装置等からデバイス内部に混入してデバイス性能に悪影響を与え得る不純物をゲッタリングする機能を有している。
【0049】
次いで、実施例1の図5に示すと同様にして、結合基板を2枚に分割した。
【0050】
次いで、実施例1の図6、図7に示すと同様にして、多孔質Ge層を除去した。このようにして、図9に示すように、レーザー構造50(n−GaAs/n−AlGaAs/GaAs/p−AlGaAs)を基板20上に移設した。不図示ながら、n型GaAs層23上に電気的接続を可能とする電極を形成した。
【0051】
この実施例2によれば、ダブルへテロ構造の半導体レーザーを製造することができる。
【0052】
(その他)
ガリウム砒素層を形成するためのエピタキシャル成長工程には、CVD法、MBE法等の各種の成膜技術を適用することができる。
【0053】
分割後に残留する分離層(多孔質層、イオン注入層等)の選択エッチング工程には、上記49%弗化水素酸と30%過酸化水素水と水との混合液のほか、種々のエッチング液(例えば、弗化水素酸、硝酸、酢酸の混合液)を適用することができる。
【0054】
【発明の効果】
本発明によれば、化合物半導体デバイスの優位性を十分に発揮し、且つ経済性を確保し得る半導体基板の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図2】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図3】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図4】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図5】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図6】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図7】本発明の好適な実施の形態に係る半導体基板の製造方法を説明するための図である。
【図8】本発明の好適な実施の形態に係る半導体デバイスの製造方法を説明するための図である。
【図9】本発明の好適な実施の形態に係る半導体デバイスの製造方法を説明するための図である。
【符号の説明】
10 第1基板
11 ゲルマニウム基板
12、12a、12b、22 多孔質ゲルマニウム層(分離層)
13 ガリウム砒素層
20、21 第2基板
30 結合基板
40 ガリウム砒素基板
50 レーザー構造
Claims (13)
- ガリウム砒素層を有する半導体基板の製造方法であって、ゲルマニウムからなる分離層を有し、前記分離層の上にガリウム砒素層を有する第1基板を作製する工程と、前記第1基板と第2基板とを結合させて結合基板を作製する工程と、前記結合基板を前記分離層の部分で分割する工程と、を含むことを特徴とする半導体基板の製造方法。
- 前記第1基板の作製工程は、ゲルマニウムからなる基板に陽極化成により前記分離層としての多孔質ゲルマニウム層を形成し、次いで、前記多孔質ゲルマニウム層の上に前記ガリウム砒素層を形成する工程を含む請求項1に記載の半導体基板の製造方法。
- 前記第1基板の作製工程は、エピタキシャル成長により前記ガリウム砒素層を形成する工程を含む請求項2に記載の半導体基板の製造方法。
- 前記第1基板の作製工程は、前記ガリウム砒素層の上に化合物半導体層を形成する工程を含む請求項1に記載の半導体基板の製造方法。
- 前記分割工程は、流体の噴流または静圧により前記分離層の部分を分割する工程を含む請求項1に記載の半導体基板の製造方法。
- 前記分割工程は、前記結合基板に熱処理を施すことにより前記分離層の部分を分割する工程を含む請求項1に記載の半導体基板の製造方法。
- 前記分割工程は、部材を前記分離層に挿入することにより前記分離層の部分を分割する工程を含む請求項1に記載の半導体基板の製造方法。
- 前記分割工程の後に、第2基板上の前記ガリウム砒素層の上に残留する前記分離層の部分を除去する工程を含む請求項1に記載の半導体基板の製造方法。
- 前記分割工程の後に、第2基板上の前記ガリウム砒素層の表面を平坦化する工程を含む請求項1に記載の半導体基板の製造方法。
- 前記分割工程の後に、第1基板上に残留する前記分離層の部分を除去する工程を含む請求項1に記載の半導体基板の製造方法。
- 前記分割工程の後に、第1基板の表面を平坦化して前記第1基板の作製工程に再利用する工程を含む請求項1に記載の半導体基板の製造方法。
- 請求項1乃至請求項11のいずれか1項に記載の製造方法により製造される半導体基板。
- 請求項1乃至請求項10のいずれか1項に記載の製造方法により製造される半導体基板を用いて製造される半導体デバイス。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003127999A JP2004331438A (ja) | 2003-05-06 | 2003-05-06 | 半導体基板及びその製造方法 |
US10/545,609 US7622363B2 (en) | 2003-05-06 | 2004-04-30 | Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor |
PCT/JP2004/006346 WO2004099473A1 (en) | 2003-05-06 | 2004-04-30 | Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor |
CNB2004800121458A CN100381619C (zh) | 2003-05-06 | 2004-04-30 | 半导体衬底、半导体器件、发光二极管及其制造方法 |
EP04730716A EP1620583A4 (en) | 2003-05-06 | 2004-04-30 | SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, LUMINOUS DIODE AND MANUFACTURING METHOD THEREFOR |
KR1020057020996A KR20060017771A (ko) | 2003-05-06 | 2004-04-30 | 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법 |
TW093112269A TWI244774B (en) | 2003-05-06 | 2004-04-30 | Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003127999A JP2004331438A (ja) | 2003-05-06 | 2003-05-06 | 半導体基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004331438A true JP2004331438A (ja) | 2004-11-25 |
JP2004331438A5 JP2004331438A5 (ja) | 2006-06-08 |
Family
ID=33504312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003127999A Pending JP2004331438A (ja) | 2003-05-06 | 2003-05-06 | 半導体基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2004331438A (ja) |
CN (1) | CN100381619C (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3381443B2 (ja) * | 1995-02-02 | 2003-02-24 | ソニー株式会社 | 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法 |
JPH10326884A (ja) * | 1997-03-26 | 1998-12-08 | Canon Inc | 半導体基板及びその作製方法とその複合部材 |
US6326279B1 (en) * | 1999-03-26 | 2001-12-04 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
-
2003
- 2003-05-06 JP JP2003127999A patent/JP2004331438A/ja active Pending
-
2004
- 2004-04-30 CN CNB2004800121458A patent/CN100381619C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100381619C (zh) | 2008-04-16 |
CN1784515A (zh) | 2006-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004335642A (ja) | 基板およびその製造方法 | |
KR100265539B1 (ko) | 기판 및 그 제작방법 | |
JP6637515B2 (ja) | 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 | |
CA2221100C (en) | Process for producing semiconductor article | |
KR100351024B1 (ko) | 복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법 | |
KR100238571B1 (ko) | 반도체기판의 제조방법 | |
US6326279B1 (en) | Process for producing semiconductor article | |
CA2221245C (en) | Method of manufacturing semiconductor article | |
KR100371450B1 (ko) | 기판 및 그의 제조방법 | |
JP3453544B2 (ja) | 半導体部材の作製方法 | |
JP5730393B2 (ja) | 複合基板およびその製造方法 | |
KR100279756B1 (ko) | 반도체 물품의 제조방법 | |
JPH09162090A (ja) | 半導体基体とその製造方法 | |
JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
JP2004103946A (ja) | 基板及びその製造方法 | |
JP4303379B2 (ja) | 半導体基板の製造方法 | |
JP2000100680A (ja) | 半導体基材の作製方法および半導体基材 | |
US20220189761A1 (en) | Integrated Method for Low-Cost Wide Band Gap Semiconductor Device Manufacturing | |
US20040040492A1 (en) | Substrate and manufacturing method therefor | |
JP2004331438A (ja) | 半導体基板及びその製造方法 | |
JP2000188269A (ja) | 部材の分離方法及び分離装置並びに基板の製造方法 | |
KR101938230B1 (ko) | 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비 | |
JP2013135175A (ja) | 複合基板およびその製造方法 | |
JP3293766B2 (ja) | 半導体部材の製造方法 | |
JP2004103602A (ja) | 基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |