JP4235530B2 - 面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法 - Google Patents

面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法 Download PDF

Info

Publication number
JP4235530B2
JP4235530B2 JP2003359348A JP2003359348A JP4235530B2 JP 4235530 B2 JP4235530 B2 JP 4235530B2 JP 2003359348 A JP2003359348 A JP 2003359348A JP 2003359348 A JP2003359348 A JP 2003359348A JP 4235530 B2 JP4235530 B2 JP 4235530B2
Authority
JP
Japan
Prior art keywords
layer
emitting diode
manufacturing
germanium
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003359348A
Other languages
English (en)
Other versions
JP2005123522A (ja
JP2005123522A5 (ja
Inventor
芳信 関口
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003359348A priority Critical patent/JP4235530B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to EP04730716A priority patent/EP1620583A4/en
Priority to US10/545,609 priority patent/US7622363B2/en
Priority to PCT/JP2004/006346 priority patent/WO2004099473A1/en
Priority to KR1020057020996A priority patent/KR20060017771A/ko
Priority to TW093112269A priority patent/TWI244774B/zh
Publication of JP2005123522A publication Critical patent/JP2005123522A/ja
Publication of JP2005123522A5 publication Critical patent/JP2005123522A5/ja
Application granted granted Critical
Publication of JP4235530B2 publication Critical patent/JP4235530B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法に関するものである。
従来のLEDチップの一構成例を図14に示す。図14のものは、基本的には、n型GaAs基板51の表面に、n−AlxGal−xAsキャリヤ閉じ込め層53、n−AlyGal−yAs発光層54、n−AlxGal−xAsキャリヤ閉じ込め層55が積層されている。また、部分的にZnを拡散して形成されたp型拡散領域56、絶縁層58、p型拡散領域に形成された金属電極59、GaAs基板51の裏面に形成されたn側金属電極60で構成されている。そして、電極59、60間に通電することで、Zn拡散のフロント付近のp−n接合界面近傍で発光するが、発光は全方位に行われるので、LEDの上面に設けられた射出窓に向う光のみが外部に放射される。
図14の構成では、GaAs基板51は発光に対して吸収体であるため、発生した光のおよそ85%程度がGaAs基板51に吸収されてしまう。更に、p型拡散領域56上に形成されたp側金属電極59は、発光層内で発生した光が外部に放射される際に、遮蔽物となるため、放射光量はいっそう低下してしまう。
そこで、このような課題を解決するため、例えば、特開平11−168236号公報で提案された発光ダイオードがある(特許文献1参照)。同公報のものは、半導体積層部はその結晶成長に用いられた基板とは異なる代替支持材に接着され、且つ、半導体積層部から基板が除去されており、更に、半導体積層部と代替支持材との間に金属膜等の光反射層を設けることにより、基板による吸収を回避する構造となっている。
特開平11−168236号公報
特許文献1に記載された構造のLEDを製造する工程では、厚さ数μmの半導体積層部から厚さ300〜500μmの基板を除去する技術が必須であり、基板と半導体積層部の界面でエッチングが停止するエッチストップ技術、または半導体積層部のエッチング速度が、基板より数桁低下する選択エッチング技術などが必要であるが、要求を満足する性能の技術レベルに達していない。
本発明は、上記従来の問題に鑑みなされたもので、その目的は、製造が容易で、半導体基板による光吸収がなく、発光効率の高い面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法を提供することにある。
本発明は、上記目的を達成するため、面発光型ダイオードの製造方法において、ゲルマニウム結晶基板表面にポーラス層を形成する工程、前記ポーラス層表面を水素アニールにより平坦化する工程、前記平坦化したポーラス層表面に単結晶ゲルマニウム層を形成する工程、前記単結晶ゲルマニウム層の上にAlGaAs系材料からなる発光層を含むAlGaAs系材料からなる複数の半導体層を形成する工程、前記半導体層に面発光型ダイオード構造を形成する工程、前記面発光型ダイオード構造の表面に反射ミラーを形成する工程、前記ゲルマニウム結晶基板をポーラス層から分離する工程、及び分離面側に電極と光放射用の窓を形成する工程を有することを特徴とする。
また、本発明は、面発光型ダイオードの製造方法において、ゲルマニウム結晶基板表面にポーラス層を形成する工程、前記ポーラス層表面を水素アニールにより平坦化する工程、前記平坦化したポーラス層表面に単結晶ゲルマニウム層を形成する工程、前記単結晶ゲルマニウム層の上にAlGaAs系材料からなる発光層を含むAlGaAs系材料からなる複数の半導体層を形成する工程、前記複数の半導体層の最上層に金属電極層を形成する工程、前記金属層表面に支持基体を貼り付ける工程、前記ゲルマニウム結晶基板をポーラス層から分離する工程、分離後の前記半導体層に面発光型ダイオード構造を形成する工程を含むことを特徴とする。
本発明においては、半導体基板(ゲルマニウム基板)にポーラス層を形成後に表面を平坦化し、発光層を含む複数のAlGaAs層を積層する。その後、面発光型ダイオードを形成し、ポーラス層部分で半導体基板を分離する。これにより、厚さ数百μmの基板の研磨やエッチングで除去する必要が無くなると共に、半導体積層部側に残るポーラス・ゲルマニウム層は厚さ数μmと薄く、更に、結晶ゲルマニウムに比較してエッチング速度が数桁大きいため、ポーラス層のみを選択的、且つ、再現性良くエッチング除去できる。
また、このポーラス層を除去した面に光放射用の窓及び電極を形成すると共に、面発光型ダイオード形成する工程において、表面に部分的に電極を兼ねる反射ミラーを形成することにより、光放射用の窓側とは反対面に放射された光も反射させて放射させることが可能になる。従って、半導体基板による吸収を回避したLED構造を容易に実現でき、発光効率を大幅に向上できる。更に、LEDから外部に放射されない光を吸収する吸収体を適切に配置することにより、迷光や光の染み出しを低減でき、制御性のよいLEDを実現できる。
本発明によれば、半導体基板表面にポーラス層を介して面発光型ダイオードを形成し、ポーラス層部分から基板を分離することにより、基板界面でエッチングを停止するエッチストップ技術、或いは半導体積層部のエッチング速度が数桁低下する選択エッチング技術が不要であるため、製造を容易に行うことができる。また、光放射用の窓側とは反対面に放射された光も反射させる構成を容易に実現でき、半導体基板による吸収を回避したLED構造による発光効率の大幅な向上が可能になる。
次に、発明を実施するための最良の形態について図面を参照しながら詳細に説明する。本実施形態では、面発光型ダイオード及び面発光型ダイオードアレイの製造方法について図1〜図8を用いて説明する。
まず、図1に示すように半導体基板であるゲルマニウム基板1上に公知技術である陽極化成によりポーラス・ゲルマニウム層を形成する。ポーラス・ゲルマニウム層は2層構成とし、まず、多孔率の小さいポーラス・ゲルマニウム層3を形成し、続いて、多孔率の大きいポーラス・ゲルマニウム層2を形成する。これにより、次の工程であるエピタキシャル成長前の表面に存在する穴を塞ぐ工程を容易にすると共に、2層のポーラス・ゲルマニウム層の界面にストレスを集中させることで、ゲルマニウム基板1の分離を滑らかに行うことが可能になる。
次に、高温水素アニール及びGeH4、GeCl4等を原料ガスとするCVD法により、ポーラス・ゲルマニウム層の表面に存在する穴を塞ぐことで、下地となるポーラス・ゲルマニウム表面に良好な結晶面を形成すると共に、図2に示すように単結晶ゲルマニウム層4、n−GaAs層5、n−AlxGal−xAs層6、n−AlyGal−yAs層7、n−AlxGal−xAs層8、n−GaAs層9(y<x)を順次エピタキシャル成長させる。
ゲルマニウム層上へのGaAs層の成長は、ヘテロエピタキシャル成長となるが、ゲルマニウム結晶の格子定数5.64613Åと、GaAs結晶の格子定数5.6533Åとは非常に近いので、欠陥の少ないGaAs層及びAlGaAs層が得られる。なお、エピタキシャル成長層の不純物濃度や厚さは、デバイスの設計に依存するが、不純物濃度〜1017/cm3、厚さ2〜3μm程度である。
続いて、図3に示すようにこのエピタキシャル層に半導体プロセスにより面発光型LEDを形成する。面発光型LEDの概略プロセスは、選択的にZnの熱拡散を行うことでn−AlyGal−yAs層7、n−AlxGal−xAs層8、n−GaAs層9の一部をp型領域11に変換する。p型に変換した領域を除いてn−GaAs層9を除去し、SiN絶縁層10を形成した後、金属電極12を形成する。
この金属電極12は、部分的に電極を兼ねる反射ミラーであり、Znの熱拡散によりn−AlyGal−yAs層7に形成されたpn接合部で発生した光のなかで、金属電極12に向う光を反射し、反対面に形成される光放射用の窓から放射させる。これにより、光放射側と反対方向に進行する光を外部に放射させることが可能になり、発光効率を大幅に向上できる。
次に、図4に示すように金属電極12面にハンドル基板13を剥離可能な粘着テープ(図示せず)で貼り付けた後、ポーラス層2、3付近に細く絞った高圧水流(ウォータジェット)を放射する。高圧水流を放射すると、ポーラス層2、3の界面には大きなストレスがかかっているので、2層のポーラス・ゲルマニウム層2、3の界面において容易に基板を分離できる。この基板分離法は、信頼性に優れた手法である。
また、ゲルマニウム基板1を分離した面に残存するポーラス・ゲルマニウム層3をエッチングにより除去するが、ポーラス層の密度は低く、エッチング速度が非常に速いので、ポーラス層とエピタキシャル層の界面におけるエッチングストップを再現性よく実現できる。その後、図5に示すようにゲルマニウム層4、及び必要に応じて、GaAsエピタキシャル層5を部分的にエッチング除去し、光放射用の窓の部分を除いてn型金属電極14を形成する。
この工程では、LEDプロセスを施した後に、ゲルマニウム基板1を分離しているが、ゲルマニウム基板1を先に分離してからLEDプロセスを施す工程も可能である。なお、図8に示すようにLED外に放射されない光を吸収するため、p側金属電極12の近傍に光吸収層109を配置することは非常に有効である。光吸収層109としてn−GaAs層9を部分的に残して利用することも可能であり、迷光の除去、発光領域以外からの光漏れの制御、収束性に優れたLED光を得る上で有効である。
放射光の指向性を向上させる場合には、図6に示すように光放射用の窓にモールドレンズ15を形成するが、モールドレンズ15の形成面が平坦であるため、特性の揃ったレンズの形成が可能である。
次に、LEDチップまたはLEDアレイチップに分離する。この分離にはダイシングソーを使用しても良いが、試料が薄いのでレーザやクリーブによるチップ分離も可能である。この場合には、チップ分離のための領域を縮小できると共に高精度のチップ分離が可能となるので、チップの配列を必要とする用途では位置合わせ精度を大幅に向上できる。
最後に、LEDチップ又はLEDアレイチップをハンドル基板13から剥離する。その後、LEDチップまたはLEDアレイチップを所望のマウント台にダイボンディングを行う。図7はLEDアレイチップの場合の断面図であるが、ハンドル基板13を分離した後の状態を示す。
狭ピッチのLEDアレイチップの場合には、図7に示すようにドライバーIC16のリード配線17或いは中継配線パターン基板(図示せず)に直接接合することで、ワイヤーボンディングでは困難な狭ピッチ配線が可能になる。直接接合による電気接続は、金属表面等をアルゴンスパッタ等により清浄化処理した後、直接接触させて圧力をかけることで行うので、ワイヤーボンディングほどのパッドサイズを必要とせず、ファインピッチの配線接続が可能である。また、本構成では、発光部がヒートシンクまたは放熱基板の近くに配置されるため、放熱性が良く、温度安定性に優れている。
一方、分離されたゲルマニウム基板1は、表面に残るポーラス・ゲルマニウム層2を除去後、ポリッシング等により初期の表面状態に戻すことが可能であり、ゲルマニウム基板1を繰り返して使うことで、製造コストに占める基板価格の割合を大幅に低減できる。
また、ゲルマニウム結晶はGaAs結晶より硬度が高く、大きな基板の製造が可能であるので、GaAs基板より大きな基板の使用による製造コストの低減も可能である。なお、本実施形態では、LEDプロセスを施した後にゲルマニウム基板1を分離しているが、ゲルマニウム基板1を分離した後にLEDプロセスを施しても良い。
次に、本発明の実施例について説明する。
(実施例1)
実施例1では、まず、図1に示すように半導体基板であるゲルマニウム基板1上に公知の技術である陽極化成を用いて2層のポーラス・ゲルマニウム層2、3を形成する。陽極化成によるポーラス層は表面から形成されるので、まず、多孔率の小さいポーラス・ゲルマニウム層3を形成し、続いて、多孔率の大きいポーラス・ゲルマニウム層2を形成する。これにより、次の工程であるエピタキシャル成長前の表面に存在する穴を塞ぐ工程を容易すると共に、後の工程においてゲルマニウム基板1の分離を滑らかに行うことが可能になる。
次に、高温水素アニール及びGeH4、GeCl4等を原料ガスとするCVD法により、ポーラス・ゲルマニウム層の表面に存在する穴を塞ぐことで、ポーラス・ゲルマニウム表面に良好な結晶面を形成すると共に、図2に示すように単結晶ゲルマニウム層4、n−GaAs層5、n−AlxGal−xAs層6、n−AlyGal−yAs層7、n−AlxGal−xAs層8、n−GaAs層9(y<x)を順次エピタキシャル成長させる。
エピタキシャル成長層の不純物濃度や厚さは、デバイスの設計に依存するが、典型的な構成は以下の通りである。実施例1では以下の通りとする。
単結晶ゲルマニウム層4:0.1〜0.5μm;不純物ドープなし
n−GaAs層5:0.05〜0.55μm;Siドーピング
n−Al0.35Ga0.65As層6:〜1μm;Siドーピング
n−Al0.13Ga0.87As層7:〜0.5μm;Siドーピング
n−Al0.35Ga0.65As層8:〜1μm;Siドーピング
n−GaAs層9:0.1〜0.5μm;Siドーピング
Siドーピングは、キャリヤ濃度〜1017/cm3となるように行う。
続いて、図3に示すようにこのエピタキシャル層に半導体プロセスにより面発光型LEDを形成する。この概略プロセスでは、スパッタにより絶縁層(不示図)を全面に形成し、フォトリソグラフィー及びドライエッチングにより絶縁層にZn拡散用の窓を形成する。次いで、Znの拡散源となるZnSiOをスパッタ成膜後、熱拡散を行うことによりZn拡散用の窓領域のn−AlyGal−yAs層7、n−AlxGal−xAs層8、n−GaAs層9をp型領域11に転換する。また、拡散マスクとなった絶縁層(不示図)を除去し、絶縁層10を形成し、電極兼反射ミラーとしてCr/Au金属膜12を形成する。
次に、図4に示すように金属膜12面にハンドル基板13を剥離可能な粘着テープ(図示せず)で貼り付けた後、ポーラス・ゲルマニウム層2、3付近に細く絞った高圧水流(ウォータジェット)を放射する。このように高圧水流を放射すると、2層のポーラス・ゲルマニウム層2、3の界面には大きなストレスがかかっているので、ポーラス・ゲルマニウム層の界面において基板が分離できる。この基板分離法は信頼性に優れた手法である。
なお、剥離可能な粘着テープとして、紫外線を照射すると接着界面でガスを発生することで、自己剥離するタイプを使用した。
また、ゲルマニウム基板1を分離した面に残存するポーラス・ゲルマニウム層3をエッチングにより除去するが、ポーラス層の密度は低く、エッチング速度が非常に速いので、ポーラス層とエピタキシャル層の界面におけるエッチングストップを再現性よく行える。その後、図5に示すように単結晶ゲルマニウム層4、及び必要に応じてGaAsエピタキシャル層5を部分的にエッチング除去し、光放射用の窓の部分を除いてn型金属電極AuGe/Au14を形成する。
放射光の指向性を向上させる場合には、図6に示すように光放射用の窓にモールドレンズ15を形成するが、モールドレンズ15を形成する面が平坦であるため、特性の揃ったレンズの形成が可能である。
次に、LEDアレイチップ(又はLEDチップ)に分離した。この際、試料が薄いのでクリーブによるチップ分離を行うことで、チップ分離のための領域を縮小できると共に、チップサイズのバラツキが大幅に低減できる。
最後に、LEDアレイチップ(又はLEDチップ)をハンドル基板13から紫外線を照射することで自己剥離させ、図7(図5とは上下反転)に示すように同ピッチで形成されたドライバーIC16のリード配線17または配線パターンが形成された中継基板(図示せず)に直接接合する。この際、チップサイズの精度が非常に高いので、位置合わせ精度も高く、ワイヤーボンディングでは困難な狭ピッチ配線が可能になる。従って、例えば、実施例1におけるLEDアレイチップをLEDプリンタヘッドに用いる場合には、LEDアレイチップを1列に配列するアレイ実装を高精度で行うことが可能である。
(実施例2)
実施例1では、LEDプロセスを施した後にゲルマニウム基板1を分離しているのに対し、実施例2ではゲルマニウム基板1を分離した後にLEDプロセスを施すものであり、個々の工程は実施例1と同様である。以下、主に異なる部分について説明する。
まず、図9に示すようにゲルマニウム基板1の表面にポーラス・ゲルマニウム層2,3を形成し、その表面に単結晶ゲルマニウム層4、n−GaAs層5、n−AlxGal−xAs層6、n−AlyGal−yAs層7、n−AlxGal−xAs層8、n−GaAs層9(y<x)を順次エピタキシャル成長させる。各層の厚さ、不純物濃度は実施例1と同じである。
次に、図9に示すように最上面にn型金属電極層201を形成し、この面に第2基板203を貼り付ける。貼り付け方法は、その後のプロセス耐性を維持するため、金属電極層201と第2基板203の表面を清浄した後、両者を接触させて圧力と熱を加える直接接合を使用する。
次いで、図10に示すようにポーラス・ゲルマニウム層2,3付近に細く絞った高圧水流(ウォータジェット)を照射し、ポーラス・ゲルマニウム層2、3の界面においてゲルマニウム基板1を分離する。
その後、図11(a)に示すようにゲルマニウム基板1を剥離した面の単結晶ゲルマニウム層4を除去した後、半導体プロセスにより面発光型LEDを形成する。ポーラス層を除去したゲルマニウム面は、ポーラス層の影響で表面ラフネスが存在するが、ゲルマニウム層をエッチング除去したGaAs面は、平坦性に優れており微細プロセスが可能である。この面発光型LEDのプロセスは実施例1と同様であるが、Zn拡散領域11が光放射窓になるため、p側金属電極12を可能な限り小さくすることで、LED光が遮蔽される部分を低減する。次に、ダイシングソーにより第2基板203ごとLEDアレイチップに分離することで、図11(b)のLEDアレイチップの形態が完成した。
また、図12に示すように第2基板203として発光波長に対して透明な基板を貼り付けると共に、電極層201に光放射用の窓202を形成することにより、図13に示すような透明基板を介して光を放射するLEDアレイが形成できる。なお、電極層201として透明の材料を用いても良い。
更に、図12の形態から第2基板203(この場合、透明である必要性はない)を分離することで、図7のLEDアレイ構成も実現できる。
なお、実施例2において金属電極201は反射ミラー機能を付与することが可能なので、部分的にn−GaAs層9を除去することで反射光を活用したり、図8と同様に金属電極の近傍に吸収層109を設けることにより外部に放射されない迷光等を除去することも可能である。
実施例2では、LEDプロセスの際にポーラス・ゲルマニウム層が存在しないので、ポーラス・ゲルマニウム層のプロセス耐性等の対処が不要であり、通常のLEDプロセスをそのまま適用できる。
なお、本発明による面発光型ダイオードや面発光型ダイオードアレイは、上述のようにLEDプリンタヘッド(プリンタに搭載される)に好適に使用可能である。また、本発明は、それ以外にも、例えば、面発光型ダイオード(面発光型ダイオードアレイ)を2次元に配列して構成される表示装置等にも好適に使用可能である。
本発明の面発光型ダイオードの製造工程を説明する断面図である。 本発明の面発光型ダイオードの製造工程を説明する断面図である。 本発明の面発光型ダイオードの製造工程を説明する断面図である。 本発明の面発光型ダイオードの製造工程を説明する断面図である。 本発明の面発光型ダイオードの製造工程を説明する断面図である。 本発明による面発光型ダイオードにモールドレンズを形成した例を示す断面図である。 本発明による面発光型ダイオードアレイを実装する場合の例を示す実装図である。 本発明による面発光型ダイオードに光吸収層を付加する例を示す断面図である。 本発明の別の製造工程を説明する断面図である。 本発明の別の製造工程を説明する断面図である。 本発明の別の製造工程及び完成した面発光型ダイオードアレイを示す断面図である。 第2基板として透明基板を用いた場合の例を示す断面図である。 図12の面発光型ダイオードを用いてLEDアレイを構成した場合の例を示す断面図である。 従来例のLED構造を示す断面図である。
符号の説明
1 ゲルマニウム基板
2、3 ポーラス・ゲルマニウム層
4 単結晶ゲルマニウム層
5 n型GaAs層
6 n−AlxGal−xAs層
7 n−AlyGal−yAs層
8 n−AlxGal−xAs層
9 n−GaAs層
10 絶縁層
11 Zn拡散領域
12、14 金属電極
13 ハンドル基板
15 モールドレンズ
16 ドライバーIC
17 リード配線
109 光吸収層
201 電極層
202 光放射用の窓
203 第2基板

Claims (14)

  1. 面発光型ダイオードの製造方法において、
    ゲルマニウム結晶基板表面にポーラス層を形成する工程、
    前記ポーラス層表面を水素アニールにより平坦化する工程、
    前記平坦化したポーラス層表面に単結晶ゲルマニウム層を形成する工程、
    前記単結晶ゲルマニウム層の上にAlGaAs系材料からなる発光層を含むAlGaAs系材料からなる複数の半導体層を形成する工程、
    前記半導体層に面発光型ダイオード構造を形成する工程、
    前記面発光型ダイオード構造の表面に反射ミラーを形成する工程、
    前記ゲルマニウム結晶基板をポーラス層から分離する工程、及び
    分離面側に電極と光放射用の窓を形成する工程を有することを特徴とする面発光型ダイオードの製造方法。
  2. 前記数の半導体層はAl組成の異なるAlGaAs半導体から成ることを特徴とする請求項1に記載の面発光型ダイオードの製造方法。
  3. 前記反射ミラーは金属層で形成され、前記金属層は部分的に金属電極を兼ねていることを特徴とする請求項1に記載の面発光型ダイオードの製造方法。
  4. 前記反射ミラーと半導体層との間に絶縁層が設けられ、前記絶縁層と半導体層との間に部分的に光反射を低減する吸収層が挿入されていることを特徴とする請求項1、3に記載の面発光型ダイオードの製造方法。
  5. 前記面発光型ダイオードの光放射側の電極は光放射用の窓を取り囲むように形成されており、前記電極が半導体層と接している面に光吸収層が形成されていることを特徴とする請求項1に記載の面発光型ダイオードの製造方法。
  6. 面発光型ダイオードの製造方法において、
    ゲルマニウム結晶基板表面にポーラス層を形成する工程、
    前記ポーラス層表面を水素アニールにより平坦化する工程、
    前記平坦化したポーラス層表面に単結晶ゲルマニウム層を形成する工程、
    前記単結晶ゲルマニウム層の上にAlGaAs系材料からなる発光層を含むAlGaAs系材料からなる複数の半導体層を形成する工程、
    前記複数の半導体層の最上層に金属電極層を形成する工程、
    前記金属層表面に支持基体を貼り付ける工程、
    前記ゲルマニウム結晶基板をポーラス層から分離する工程、
    分離後の前記半導体層に面発光型ダイオード構造を形成する工程を含むことを特徴とする面発光型ダイオードの製造方法。
  7. 前記数の半導体層はAl組成の異なるAlGaAs半導体から成ることを特徴とする請求項6に記載の面発光型ダイオードの製造方法。
  8. 前記金属電極層は反射ミラー機能を有することを特徴とする請求項6に記載の面発光型ダイオードの製造方法。
  9. 前記支持基体は発光に対して透明であり、且つ、発光領域に対応する前記金属電極層が部分的に除去されていることを特徴とする請求項6に記載の面発光型ダイオードの製造方法。
  10. 前記金属電極層と半導体層との間に、部分的に光反射を低減する吸収層が挿入されていることを特徴とする請求項6、8に記載の面発光型ダイオードの製造方法。
  11. 請求項1から5又は請求項6から10のいずれか1項に記載の面発光型ダイオードの製造方法で製造された面発光型ダイオード。
  12. 請求項1から5又は請求項6から10のいずれか1項に記載の面発光型ダイオードの製造方法で製造された面発光型ダイオードアレイ。
  13. 請求項12に記載の面発光型ダイオードアレイを配列して構成されたLEDプリンタヘッド。
  14. 請求項13に記載のLEDプリンタヘッドを有するプリンタ。
JP2003359348A 2003-05-06 2003-10-20 面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法 Expired - Fee Related JP4235530B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003359348A JP4235530B2 (ja) 2003-10-20 2003-10-20 面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法
US10/545,609 US7622363B2 (en) 2003-05-06 2004-04-30 Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
PCT/JP2004/006346 WO2004099473A1 (en) 2003-05-06 2004-04-30 Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
KR1020057020996A KR20060017771A (ko) 2003-05-06 2004-04-30 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법
EP04730716A EP1620583A4 (en) 2003-05-06 2004-04-30 SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, LUMINOUS DIODE AND MANUFACTURING METHOD THEREFOR
TW093112269A TWI244774B (en) 2003-05-06 2004-04-30 Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003359348A JP4235530B2 (ja) 2003-10-20 2003-10-20 面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法

Publications (3)

Publication Number Publication Date
JP2005123522A JP2005123522A (ja) 2005-05-12
JP2005123522A5 JP2005123522A5 (ja) 2006-12-07
JP4235530B2 true JP4235530B2 (ja) 2009-03-11

Family

ID=34615605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003359348A Expired - Fee Related JP4235530B2 (ja) 2003-05-06 2003-10-20 面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4235530B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125339B1 (ko) 2006-02-14 2012-03-27 엘지이노텍 주식회사 질화물계 반도체 발광소자 및 그 제조 방법
JP5446059B2 (ja) * 2006-04-24 2014-03-19 豊田合成株式会社 GaN系半導体発光素子の製造方法
TWI827578B (zh) * 2018-01-18 2024-01-01 英商Iqe有限公司 用於雷射應用之多孔分佈式布拉格反射器

Also Published As

Publication number Publication date
JP2005123522A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
US7622363B2 (en) Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
US6900068B2 (en) Light emitting diode and method of making the same
JP5024247B2 (ja) 発光素子
KR102300094B1 (ko) 제조 가능 레이저 다이오드
KR100705718B1 (ko) 발광 다이오드 및 이의 제조 방법
JP4897133B2 (ja) 半導体発光素子、その製造方法および配設基板
EP1894255B1 (en) Method of removing the growth substrate of a semiconductor light-emitting device
JP3520270B2 (ja) 発光ダイオードとその製造方法
TW577178B (en) High efficient reflective metal layer of light emitting diode
EP2157623B1 (en) Semiconductor light emitting element and method for manufacturing the same
EP1326290B1 (en) Method of fabricating semiconductor structures
JP2002217450A (ja) 半導体発光素子及びその製造方法
JP2008263126A (ja) 半導体装置、該半導体装置の製造方法、ledヘッド、及び画像形成装置
JP2007536732A (ja) SiC基板上に形成されたGaN膜に対するリフトオフプロセスおよびその方法により作製されたデバイス
JP2006352089A (ja) 温度依存性を低減したAlInGaPのLED
JP2021521644A (ja) ミクロンサイズの発光ダイオード設計
JP2010114337A (ja) 発光素子
JP2005340836A (ja) オプトエレクトロニクス構成素子及びその製造方法
JP2007311682A (ja) 半導体装置
JP2004207325A (ja) 半導体装置
JP2004503096A (ja) InGaNベースの発光ダイオードチップ及びその製造方法
JP4235530B2 (ja) 面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法
JP2020535634A (ja) 放射放出半導体デバイスおよび放射放出半導体デバイスの製造方法
TW201532303A (zh) 應力誘導裁切半導體裝置之方法
JP3854073B2 (ja) Ledアレイおよびledヘッド

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061020

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees