JP2010114337A - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP2010114337A
JP2010114337A JP2008287314A JP2008287314A JP2010114337A JP 2010114337 A JP2010114337 A JP 2010114337A JP 2008287314 A JP2008287314 A JP 2008287314A JP 2008287314 A JP2008287314 A JP 2008287314A JP 2010114337 A JP2010114337 A JP 2010114337A
Authority
JP
Japan
Prior art keywords
layer
light emitting
light
emitting element
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008287314A
Other languages
English (en)
Inventor
Tsunehiro Unno
恒弘 海野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2008287314A priority Critical patent/JP2010114337A/ja
Priority to US12/461,007 priority patent/US20100117109A1/en
Priority to CN200910207646A priority patent/CN101740684A/zh
Publication of JP2010114337A publication Critical patent/JP2010114337A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Abstract

【課題】高輝度の発光素子を提供する。
【解決手段】本発明に係る発光素子１は、第１導電型の第１半導体層と、第１導電型とは異なる第２導電型の第２半導体層と、第１半導体層と第２半導体層とに挟まれる活性層１０５とを有する半導体積層構造１０と、半導体積層構造１０の一方の面に設けられる複数の凸状部と、複数の凸状部のうちの一の凸状部と、一の凸状部に隣接する他の凸状部との間に設けられ、活性層１０５が発する光を透過し、複数の凸状部に発生する応力を低減する埋め込み部１５０とを備える。
【選択図】図１Ａ

Description

本発明は、発光素子に関する。特に、本発明は、高輝度の発光素子に関する。
従来、発光層と、光取り出し面にテクスチャ化表面を有して発光層上に設けられる透光性層と、透光性層との間にボイドを有さずに設けられ、テクスチャ化表面を覆うシリコーンからなる平滑化層とを備え、平滑化層の屈折率は透光性層の屈折率よりも低く、平滑化層の露出した表面は、テクスチャ化表面よりも平滑な発光素子が知られている（例えば、特許文献１参照）。
特許文献１に記載の発光素子は、光取出し面にテクスチャ化された表面を有する透光性層を備えており、このテクスチャ化された表面をシリコーンからなる平滑化層で覆うので、発光素子を封止する封止材料と発光素子との間に気泡が閉じ込められ難くなり、封止時に閉じ込められた気泡が封止材料中にボイドを形成することを防止できる。
特開２００７−２６６５７１号公報
しかし、特許文献１に記載の発光素子は、光取り出し効率を向上させるテクスチャ化表面、すなわち、凹凸部を有する表面にシリコーンを埋め込むと、発光素子に加わる熱衝撃により凹凸部の破壊が発生する場合がる。凹凸部が破壊されると、発光素子の光取り出し効率が低下する場合がある。
したがって、本発明の目的は、高輝度の発光素子を提供することにある。
本発明は、上記目的を達成するため、第１導電型の第１半導体層と、第１導電型とは異なる第２導電型の第２半導体層と、第１半導体層と第２半導体層とに挟まれる活性層とを有する半導体積層構造と、半導体積層構造の一方の面に設けられる複数の凸状部と、複数の凸状部のうちの一の凸状部と、一の凸状部に隣接する他の凸状部との間に設けられ、活性層が発する光を透過し、複数の凸状部に発生する応力を低減する埋め込み部とを備える発光素子が提供される。
また、上記発光素子は、複数の凸状部は、活性層から一方の面へ向かう方向に沿って徐々に狭まる断面構造を有していてもよい。また、埋め込み部は、複数の凸状部の屈折率と発光素子を覆う樹脂の屈折率との間の屈折率を有する材料から形成されてもよい。更に、埋め込み部は、線膨張係数が１×１０−５／Ｋ以下の材料から形成されてもよい。
また、上記発光素子は、複数の凸状部はそれぞれ、断面において、活性層に水平な面に沿った水平部分の長さが、水平な面に垂直な方向に沿った高さ部分の長さ以下の形状を有していてもよい。また、埋め込み部は、線膨張係数が互いに異なる複数の材料が積層して形成されてもよい。あるいは、埋め込み部は、複数の凸状部を覆って設けられていてもよい。
本発明に係る発光素子によれば、高輝度の発光素子を提供できる。
［第１の実施の形態］
図１Ａは、本発明の第１の実施の形態に係る発光素子の模式的な縦断面を示す。また、図１Ｂ（ａ）及び（ｂ）は、本発明の第１の実施の形態に係る凸部の斜視図を示し、（ｃ）は、凸部の模式的な断面を示す。
（発光素子１の構造の概要）
図１Ａを参照すると、第１の実施の形態に係る発光素子１は、所定の波長の光を発する活性層１０５を有する半導体積層構造１０と、半導体積層構造１０の一方の表面の一部の領域と電気的に接続する表面電極１１０と、半導体積層構造１０の他方の表面の一部にオーミック接触するコンタクト部１２０と、コンタクト部１２０が設けられている領域を除く半導体積層構造１０の他方の表面に接して設けられる透明層１４０と、コンタクト部１２０及び透明層１４０の半導体積層構造１０に接する面の反対側の表面に設けられる反射部１３０とを備える。
更に、発光素子１は、反射部１３０のコンタクト部１２０及び透明層１４０に接する面の反対側に設けられる電気導電性を有する密着層２００と、密着層２００の反射部１３０に接する面の反対側に設けられる支持基板２０とを備える。そして、支持基板２０は、密着層２０と接する面の反対側の面（すなわち、支持基板２０の裏面）に裏面電極２１０を有する。
また、本実施形態に係る発光素子１の半導体積層構造１０は、コンタクト部１２０及び透明層１４０に接して設けられるｐ型コンタクト層１０９と、ｐ型コンタクト層１０９の透明層１４０に接している面の反対側に設けられる第２導電型の第２半導体層としてのｐ型クラッド層１０７と、ｐ型クラッド層１０７のｐ型コンタクト層１０９に接している面の反対側に設けられる活性層１０５と、活性層１０５のｐ型クラッド層１０７に接している面の反対側に設けられる第１導電型の第１半導体層としてのｎ型クラッド層１０３と、ｎ型クラッド層１０３の活性層１０５に接している面の反対側の一部の領域に設けられるｎ型コンタクト層１０１とを有する。
半導体積層構造１０の透明層１４０に接している側の反対側の表面は、本実施の形態に係る発光素子１の光取出し面となる。具体的には、ｎ型クラッド層１０３の活性層１０５に接している面の反対側の表面の一部（すなわち、表面電極１１０直下の領域を除く部分）が光取出し面となる。そして、ｎ型クラッド層１０３の光取出し面には、複数の凸状部としての複数の凸部１０３ａが形成される。一の凸部１０３ａと一の凸部１０３ａに隣接する他の凸部１０３ａとの間には、凹部１０３ｂが形成される。そして、複数の凹部１０３ｂのそれぞれには、活性層１０５が発する光を透過する材料からなる埋め込み部１５０が形成される。埋め込み部１５０は、埋め込み部１５０が凹部１０３ｂ内に形成されていない場合に比べて、凸部１０３ａに発生する応力を低減する。
更に、反射部１３０は、コンタクト部１２０及び透明層１４０に接して設けられる反射層１３２と、反射層１３２のコンタクト部１２０及び透明層１４０に接する面の反対側で反射層１３２に接して設けられる合金化抑止層１３４と、合金化抑止層１３４の反射層１３２に接する面の反対側で合金化抑止層１３４に接して設けられる接合層１３６とを有する。そして、密着層２００は、反射部１３０の接合層１３６に対して電気的、機械的に接合する接合層２０２と、接合層２０２の反射部１３０に接する面の反対側に設けられるコンタクト電極２０４とを有する。そして、裏面電極２１０は、支持基板２０の裏面にオーミック接合する裏面コンタクト電極２１２と、裏面コンタクト電極２１２の支持基板２０に接している面の反対側の面に形成されるダイボンディング用電極２１４とを含んで形成される。
本実施形態に係る発光素子１は上面視にて略正方形に形成される。一例として、発光素子１の平面寸法は、縦寸法及び横寸法がそれぞれ２５０μｍである。また、発光素子１の厚さは、２００μｍ程度に形成される。なお、本実施の形態に係る発光素子１は、例えば、平面寸法が５００μｍ以上、一例として、１ｍｍ角の大型のチップサイズを有する発光素子として形成することもできる。
（凸部１０３ａ、凹部１０３ｂ、及び埋め込み部１５０）
本実施の形態に係る凸部１０３ａは、活性層１０５の側から表面電極１１０（又は、光取り出し面）の側に向かう方向に沿って、徐々に狭まる断面構造を有して形成される。この場合において、複数の凸部１０３ａが形成されることにより、複数の凹部１０３ｂが相対的に形成される。あるいは、複数の凸部１０３ａはそれぞれ、光取り出し面側から活性層１０５の側に向かう方向に、徐々に狭まる断面形状を有する凹部１０３ｂが形成されることにより相対的に形成される。
具体的には図１Ｂ（ａ）に示すように、斜視図において、円錐形、又は図１Ｂ（ｂ）に示すような角錐形を有する複数の凸部１０３ａのそれぞれが、ｎ型クラッド層１０３の表面に形成される。凸部１０３ａの形状が円錐又は角錐の場合、円錐又は角錐の頂点の向く方向が、活性層１０５が発する光が発光素子１から出射される方向となる。
また、図１Ｂ（ｃ）には、凸部１０３ａの断面図、具体的には、図１Ｂ（ａ）及び（ｂ）に示した凸部１０３ａのＡ−Ａ線における断面図を示す。本実施の形態に係る凸部１０３ａは、断面において、活性層１０５に水平な面に沿った「水平部分」の長さＷ１が、この水平な面に垂直な方向に沿った「高さ部分」の長さＨ１以下の長さを有する形に形成される。なお、凸部１０３ａが三角錐の形状を有する場合、三角錐の底面において、三角形の一の頂点と当該一の頂点に対向する底辺の中央とを通る面を、断面とする。すなわち、凸部１０３ａの断面形状は略三角形となるが、この三角形の底辺に対する高さの比が１以上となる形に、凸部１０３ａは形成される。したがって、本実施の形態に係る凸部１０３ａは、断面において鋭角の三角形状を示すこととなる。一例として、凸部１０３ａは、円錐又は角錐の先端の角度が４０°以下に形成される。
凹部１０３ｂは、複数の凸部１０３ａに包囲された領域に形成される。そして、複数の凹部１０３ｂのそれぞれには、活性層１０５が発する光を透過する材料によって凹部１０３ｂのそれぞれを埋めて形成される埋め込み部１５０が設けられる。埋め込み部１５０は、複数の凸部１０３ａに発生する応力を低減することのできる材料によって凹部１０３ｂを埋めることにより形成される。すなわち、凸部１０３ａを形成する半導体材料の線膨張係数と埋め込み部１５０を構成する材料の線膨張係数との差が小さいことに起因して、凸部１０３ａに発生する応力は低減される。
具体的に、埋め込み部１５０は、線熱膨張係数が凸部１０３ａを構成する半導体材料の値に近い材料から形成され、線熱膨張係数が１０×１０−５／Ｋ以下の材料から形成する。更に、埋め込み部１５０は、凹部１０３ａを構成する半導体材料の屈折率よりも小さい屈折率を有する材料から形成することもできる。
例えば、埋め込み部１５０は、酸化シリコン（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、フッ化マグネシウム（ＭｇＦ２）等の絶縁性透明材料、Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ（ＩＴＯ）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）等の透明導電材料、又は、ＺｎＳ、ＺｎＳｅ等のワイドバンドギャップ化合物半導体材料から形成することができる。なお、ＩＴＯから埋め込み部１５０を形成する場合、所定の酸素雰囲気下で形成することによりＩＴＯの酸素抜けを抑制してドーパント濃度を制御した透明性の高い絶縁性のＩＴＯを用いることが好ましい。また、ワイドバンドギャップ化合物半導体材料から埋め込み部１５０を形成する場合、活性層１０５が発する光を透過する限り、当該半導体材料は単結晶又は多結晶のいずれからも形成することができる。また、ＩＴＯ等の導電性を有する材料により埋め込み部１５０を形成すると、埋め込み部１５０において発光素子１に供給された電流を分散させる効果が生じる。
（半導体積層構造１０）
本実施形態に係る半導体積層構造１０は、ＩＩＩ−Ｖ族化合物半導体であるＡｌＧａＩｎＰ系の化合物半導体を有して形成される。例えば、半導体積層構造１０は、ＡｌＧａＩｎＰ系の化合物半導体の量子井戸構造を含んで形成される活性層１０５を、ｎ型のＡｌＧａＩｎＰを含んで形成されるｎ型クラッド層１０３と、ｐ型のＡｌＧａＩｎＰを含んで形成されるｐ型クラッド層１０７とで挟んだ構成を有する。
活性層１０５は、外部から電流が供給されると所定の波長の光を発する。例えば、活性層１０５は、波長が６３０ｎｍ付近の赤色光を発する量子井戸構造を有して形成される。なお、量子井戸構造は、単一量子井戸構造、多重量子井戸構造、又は歪み多重量子井戸構造のいずれの構造からも形成することができる。また、ｎ型クラッド層１０３は、Ｓｉ、Ｓｅ等のｎ型のドーパントを所定の濃度含む。一例として、ｎ型クラッド層１０３は、Ｓｉがドープされたｎ型のＡｌＧａＩｎＰ層から形成される。更に、ｐ型クラッド層１０７は、Ｚｎ、Ｍｇ等のｐ型のドーパントを所定の濃度含む。一例として、ｐ型クラッド層１０７は、Ｍｇがドープされたｐ型のＡｌＧａＩｎＰ層から形成される。
更に、半導体積層構造１０が有するｐ型コンタクト層１０９は、一例として、高濃度のＭｇがドープされたｐ型のＧａＰ層から形成される。そして、ｎ型コンタクト層１０１は、一例として、高濃度のＳｉがドープされたＧａＡｓ層から形成される。ここで、ｎ型コンタクト層１０１は、ｎ型クラッド層１０３の上面において、表面電極１１０が形成される領域に設けられる。
（コンタクト部１２０）
コンタクト部１２０は、ｐ型コンタクト層１０９の表面の一部に設けられる。コンタクト部１２０は、ｐ型コンタクト層１０９とオーミック接触する材料から形成され、一例として、Ａｕ及びＢｅ、又はＡｕ及びＺｎを含む金属合金材料から形成される。コンタクト部１２０の上面視における形状は、表面電極１１０から供給された電流が活性層１０５の略全面に供給される形状、例えば、櫛形形状を有して形成される。なお、本実施の形態に係るコンタクト部１２０は、表面電極１１０の直下にも形成されているが、本実施の形態の変形例では、表面電極１１０の直下を除く領域にコンタクト部１２０を形成することもできる。
（透明層１４０）
透明層１４０は、反射部１３２の表面（又はｐ型コンタクト層１０９の表面）であって、コンタクト部１２０が設けられていない領域に設けられる。透明層１４０は、活性層１０５が発する波長の光を透過する材料で形成され、一例として、ＳｉＯ２、ＴｉＯ２、ＳｉＮｘ等の透明誘電体層から形成される。また、透明層１４０は、透明層１４０が設けられている部分においては電流を伝搬させない電流阻止層としての機能を有する。発光素子１に供給された電流は、電流素子層としての透明層１４０を伝搬せずに、コンタクト部１２０を介して半導体積層構造１０及び支持基板２０へと伝搬する。
（反射部１３０）
反射部１３０の反射層１３２は、活性層１０５が発する光に対して高い反射率を有する導電性材料から形成される。一例として、反射層１３２は、当該光に対して８０％以上の反射率を有する導電性材料から形成する。反射層１３２は、活性層１０５が発した光のうち、反射層１３２に達した光を活性層１０５側に向けて反射する。反射層１３２は、例えば、Ａｌ、Ａｕ、Ａｇ等の金属材料、又は、これらの金属材料から選択される少なくとも１つの金属材料を含む合金から形成される。一例として、反射層１３２は、所定膜厚のＡｕから形成される。更に、反射層１３０は、コンタクト部１２０に電気的に接続する。
また、反射部１３０の合金化抑止層１３４はＴｉ、Ｐｔ等の金属材料から形成され、一例として、所定膜厚のＴｉから形成される。合金化抑止層１３４は、接合層１３６を構成する材料が反射層１３２に拡散することを抑制する。また、接合層１３６は、密着層２００の接合層２０２と電気的及び機械的に接合する材料から形成され、一例として、所定膜厚のＡｕから形成される。
（支持基板２０）
支持基板２０は、導電性を有する材料から形成される。例えば、支持基板２０は、ｐ型又はｎ型の導電性Ｓｉ基板、Ｇｅ基板、ＧａＡｓ基板、ＧａＰ基板等の半導体基板、若しくはＣｕ等の金属材料からなる金属基板から形成することができる。一例として、本実施形態においては、低抵抗の導電性Ｓｉ基板を支持基板２０として用いることができる。
そして、密着層２００の接合層２０２は、反射部１３０の接合層１３６と同様に、所定膜厚のＡｕから形成することができる。また、コンタクト電極２０４は、支持基板２０との間でオーミック接合するＴｉ等の金属材料から形成される。そして、支持基板２０の裏面に設けられる裏面電極は、支持基板２０とオーミック接合するＡｌ、Ｔｉ等の金属材料から形成される裏面コンタクト電極２１２と、裏面コンタクト電極２１２の支持基板２０とは反対側の面に設けられるＡｕ等の金属材料から形成されるダイボンディング用電極２１４とを有する。
なお、発光素子１は、支持基板２０の裏面（すなわち、裏面電極２１０の露出面）を下に向けて、Ａｇペースト等の導電性の接合材料、又はＡｕＳｎ等の共晶材料を用いてＣｕ等の金属から形成されるステムの所定の位置に搭載される。ステムに搭載された発光素子１は、表面電極１１０とステムの所定の領域とがＡｕ等のワイヤーで接続されると共に、発光素子１及びワイヤーの全体をエポキシ樹脂、シリコーン樹脂等の透明樹脂により覆われることにより、発光装置として提供することができる。
（変形例）
本実施形態に係る発光素子１は、波長が６３０ｎｍの赤色を含む光を発するが、発光素子１が発する光の波長はこの波長に限定されない。半導体積層構造１０の活性層１０５の構造を制御して、所定の波長範囲の光を発する発光素子１を形成することもできる。活性層１０５が発する光としては、例えば、橙色光、黄色光、又は緑色光等の波長範囲の光が挙げられる。また、発光素子１が備える半導体積層構造１０は、紫外領域、紫色領域、若しくは青色領域の光を発する活性層１０５を含むＧａＮ系の化合物半導体から形成することもできる。
本実施の形態に係る凸部１０３ａは、円錐状又は角錐状に形成するが、本実施の形態に係る変形例においては、凸部１０３ａを構成する各面が、例えば活性層１０５に対して水平な面に対して鋭角で交わる面から構成されていれば、凸部１０３ａの形状は円錐状又は角錐状に限られない。また、変形例に係る凸部１０３ａは、先端部分が鋭く、かつ、断面が縦横比を有する凸状に形成することもできる。一例として、本実施の形態の変形例に係る凸部１０３ａは、三角錐状に形成できる。また、凸部１０３ａの先端は必ずしも尖頭形状ではなく、多少の丸み、又は微小な平面（活性層１０５に対して水平な微小面）を有して形成することもできる。
本実施の形態において、埋め込み部１５０は、平坦な表面を有して形成されるが、凸部１０３ａに発生する応力を低減することができる限り、多少の凹凸を表面に有して形成することもできる。更に、埋め込み部１５０の表面を平坦にすると共に、埋め込み部１５０の底部（凹部１０３ｂの底部）、すなわち、埋め込み部１５０のｎ型クラッド層１０３側に、気泡を形成することもできる。この場合、この気泡の存在によって、凸部１０３ａに発生する応力をより低減できる。
更に、本実施の形態においては、凸部１０３ａの先端と埋め込み部１５０の表面とは略同一平面上にあるが、凸部１０３ａの先端よりも埋め込み部１５０の表面を下側、すなわち活性層１０５側に近づけることもできる。この場合において、凸部１０３ａの先端は埋め込み部１５０と接触していないものの、凸部１０３ａの先端付近は埋め込み部１５０によって包囲されているので、凸部１０３ａに発生する応力を低減できる。
また、埋め込み部１５０は、活性層１０５が発する光を透過する材料に、活性層１０５から発せられる光により励起されると、当該光の波長とは異なる波長の波長変換光を発する蛍光体を分散させることもできる。例えば、活性層１０５が発する光が青色領域の光の場合、青色光により励起されると黄色光を発するＹＡＧ蛍光体を埋め込み部１５０に分散させることができる。
更に、発光素子１が備える半導体積層構造１０は、半導体積層構造１０を構成する化合物半導体層の導電型を、第１の実施の形態の反対にすることもできる。例えば、ｎ型コンタクト層１０１及びｎ型クラッド層１０３の導電型をｐ型にすると共に、ｐ型クラッド層１０７及びｐ型コンタクト層１０９の導電型をｎ型にすることもできる。また、表面電極１１０の上部表面に、ワイヤーボンディング用パッドを別途設けることもできる。例えば、表面電極１１０が円形状の部分と細線電極とから構成される場合、円形状の部分の直上にワイヤーボンディング用パッドを設けることができる。
半導体積層構造１０は、ｎ型コンタクト層１０１とｎ型クラッド層１０３との間に、ｎ型クラッド層１０３の抵抗より低い抵抗を有するｎ側電流分散層を更に有して形成できる。また、半導体積層構造１０は、ｐ型コンタクト層１０９とｐ型クラッド層１０７との間に、ｐ型クラッド層１０７の抵抗より低い抵抗を有するｐ側電流分散層を更に有して形成することもできる。半導体積層構造１０は、ｎ型電流分散層とｐ側電流分散層とのいずれか一方、又は双方を有して形成できる。ｎ型電流分散層及び／又はｐ側電流分散層の存在により、表面電極１１０に供給された電流が発光素子１の面方向に沿って分散するので、発光素子１の発光効率が向上する。また、ｎ型電流分散層及び／又はｐ側電流分散層の存在により、発光素子１の駆動電圧を低減できる。また、活性層１０５は、バルク構造を有して形成することもできる。例えば、活性層１０５は、アンドープのＡｌＧａＩｎＰ系化合物半導体層から形成することができる。
（発光素子１の製造方法）
図２Ａから図２Ｍは、本発明の第１の実施の形態に係る発光素子の製造工程の流れを示す。
まず、図２Ａ（ａ）に示すように、ｎ型ＧａＡｓ基板１００の上に、例えば、有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ法）によって複数の化合物半導体層を含むＡｌＧａＩｎＰ系の半導体積層構造１１を形成する。本実施の形態においては、少なくとも、ｎ型ＧａＡｓ基板１００上に、エッチングストップ層１０２と、ｎ型クラッド層１０３と、活性層１０５と、Ｐ型クラッド層１０７とを含む半導体積層構造１１を形成する。
一例として、ｎ型ＧａＡｓ基板１００の上に、ＧａＩｎＰを有するエッチングストップ層１０２と、ｎ型のＧａＡｓを有するｎ型コンタクト層１０１と、ｎ型のＡｌＧａＩｎＰを有するｎ型クラッド層１０３と、ＡｌＧａＩｎＰからなる量子井戸型の活性層１０５と、ｐ型のＡｌＧａＩｎＰを有するｐ型クラッド層１０７と、ｐ型のＧａＰを有するｐ型コンタクト層１０９とをＭＯＣＶＤ法を用いてこの順に形成する。これにより、ｎ型ＧａＡｓ基板１００上に半導体積層構造１１が形成されたエピタキシャルウエハが形成される。なお、ｎ型コンタクト層１０１及びｐ型コンタクト層１０９を設けることにより、後述する表面電極１１０とｎ型コンタクト層１０１との間、及びｐ型コンタクト層１０９とコンタクト部１２０との間の良好な電気的接合を取りやすくなる。
なお、ＭＯＣＶＤ法において用いる原料は、トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）等の有機金属化合物、及びアルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）等の水素化物ガスを用いることができる。更に、ｎ型のドーパントの原料は、ジシラン（Ｓｉ２Ｈ６）を用いることができる。そして、ｐ型のドーパントの原料は、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができる。
また、ｎ型のドーパントの原料として、セレン化水素（Ｈ２Ｓｅ）、モノシラン（ＳｉＨ４）、ジエチルテルル（ＤＥＴｅ）、又はジメチルテルル（ＤＭＴｅ）を用いることもできる。そして、ｐ型のドーパントの原料として、ジメチルジンク（ＤＭＺｎ）又はジエチルジンク（ＤＥＺｎ）を用いることもできる。
なお、ｎ型ＧａＡｓ基板１００の上の半導体積層構造１１は、分子線エピタキシー法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）又はハライド気相エピタキシー法（Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＨＶＰＥ）等を用いて形成することもできる。
次に、図２Ａ（ｂ）に示すように、図２Ａ（ａ）において形成したエピタキシャルウエハをＭＯＣＶＤ装置から搬出した後、ｐ型コンタクト層１０９の表面に透明層１４０を形成する。具体的には、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて、透明層１４０としてのＳｉＯ２膜をｐ型コンタクト層１０９の表面に形成する。なお、透明層１４０は、真空蒸着法により形成することもできる。
次に、図２Ｂ（ｃ）に示すように、フォトリソグラフィー法及びエッチング法を用いて、透明層１４０に開口１４０ａを形成する。例えば、開口１４０ａを形成すべき領域に溝を有するフォトレジストパターンを、透明層１４０上に形成する。開口１４０ａは、透明層１４０の表面からｐ型コンタクト層１０９と透明層１４０との界面までを貫通して形成される。具体的には、純水で希釈したフッ酸系のエッチャントを用いて、フォトレジストパターンが形成されていない領域の透明層１４０を除去することにより、透明層１４０に開口１４０ａを形成する。なお、開口１４０ａは、コンタクト部１２０が設けられる領域に形成する。
続いて、図２Ｂ（ｄ）に示すように、真空蒸着法及びリフトオフ法を用いて、開口１４０ａ内にコンタクト部１２０を構成する材料であるＡｕＢｅ合金を形成する。例えば、開口１４０ａを形成する際に用いるフォトレジストパターンをマスクとして、ＡｕＢｅを開口１４０ａ内に真空蒸着することにより、コンタクト部１２０を形成する。
次に、図２Ｃ（ｅ）に示すように、真空蒸着法又はスパッタ法を用いて、反射層１３２としてのＡｕ層と、合金化抑止層１３４としてのＴｉ層と、接合層１３６としてのＡｕ層とを透明層１４０及びコンタクト部１２０上に形成する。これにより、半導体積層構造体１ａが形成される。なお、合金化抑止層１３４は、接合層１３６を構成する材料が反射層１３２に拡散することを抑制することができる限り、Ｔｉ層、Ｐｔ層等の高融点材料からなる層を積層させて形成することもできる。なお、透明層１４０と反射層１３２との間に、透明層１４０に対する反射層１３２の密着性を向上させる密着薄膜を更に設けることもできる。この密着薄膜は、活性層１０５が発する光を実質的に吸収しない厚さを有して形成することができる。また、反射層１３２は、活性層１０５が発する光の波長に応じて、高い反射率を有する材料を選択する。
そして、図２Ｄ（ｆ）に示すように、支持基板２０としてのＳｉ基板上に、コンタクト電極２０４としてのＴｉと、接合層２０２としてのＡｕとをこの順に真空蒸着法を用いて形成する。これにより、支持構造体２０ａが形成される。続いて、半導体積層構造体１ａの接合層１３６の表面である接合面１３６ａと、支持構造体２０ａの接合層２０２の表面である接合面２０２ａとを対向させて重ね、この状態をカーボン等から形成される冶具で保持する。
続いて、半導体積層構造体１ａと支持構造体２０ａとが重なり合った状態を保持している冶具を、ウエハ貼合わせ装置（例えば、マイクロマシーン用のウエハ貼り合わせ装置）内に導入する。そして、ウエハ貼合わせ装置内を所定の圧力まで減圧する。そして、互いに重なり合っている半導体積層構造体１ａと支持構造体２０ａとに冶具を介して略均一に圧力を加える。次に、冶具を所定温度まで所定の昇温速度で加熱する。
具体的には、冶具の温度を３５０℃まで加熱する。そして、冶具の温度が３５０℃程度に達した後、冶具を当該温度で約１時間保持する。その後、冶具を徐冷する。冶具の温度を、例えば室温まで十分に低下させる。冶具の温度が低下した後、冶具に加わっている圧力を開放する。そして、ウエハ貼合わせ装置内の圧力を大気圧にして冶具を取り出す。これにより、図２Ｄ（ｇ）に示すように、半導体積層構造体１ａと支持構造体２０ａとが接合層１３６と接合層２０２との間において機械的に接合した接合構造体１ｂが形成される。
なお、本実施形態においては、半導体積層構造体１ａは、合金化抑止層１３４を有している。したがって、半導体積層構造体１ａと支持構造体２０ａとを接合面１３６ａと接合面２０２ａとで接合させた場合であっても、接合層１３６及び接合層２０２を形成する材料が反射層１３２に拡散することを抑制して、反射層１３２の反射特性が劣化することを抑制できる。
次に、研磨装置の冶具に貼り付け用ワックスで接合構造体１ｂを貼り付ける。具体的に、支持基板２０側を当該冶具に貼り付ける。そして、接合構造体１ｂのｎ型ＧａＡｓ基板１００を所定の厚さになるまで研磨する。一例として、ｎ型ＧａＡｓ基板１００の残りの厚さが３０μｍ程度になるまで、ｎ型ＧａＡｓ基板１００を研磨する。続いて、研磨後の接合構造体１ｂを研磨装置の冶具から取り外して、支持基板２０の表面に付着しているワックスを洗浄除去する。そして、図２Ｅ（ｈ）に示すように、ＧａＡｓエッチング用のエッチャントを用いて、研磨後の接合構造体１ｂからｎ型ＧａＡｓ基板１００を選択的に完全に除去してエッチングストップ層１０２が露出した接合構造体１ｃを形成する。ＧａＡｓエッチング用のエッチャントとしては、例えば、アンモニア水と過酸化水素水との混合液が挙げられる。なお、ｎ型ＧａＡｓ基板１００を研磨せずに、ｎ型ＧａＡｓ基板１００の全てをエッチングにより除去することもできる。
続いて、図２Ｅ（ｉ）に示すように、接合構造体１ｃからエッチングストップ層１０２を所定のエッチャントを用いてエッチングにより除去する。これにより、エッチングストップ層１０２が除去された接合構造体１ｄが形成される。エッチングストップ層１０２がＧａＩｎＰから形成されている場合、所定のエッチャントとしては、塩酸を含むエッチャントを用いることができる。これによりｎ型コンタクト層１０１の表面が外部に露出する。
そして、フォトリソグラフィー法及び真空蒸着法を用いて、ｎ型コンタクト層１０１の表面の所定の位置に、表面電極１１０を形成する。具体的には、図２Ｆに示すような表面電極１１０を、ｎ型コンタクト層１０１上に形成する。表面電極１１０は、直径が１００μｍの円形状の部分と、円形状の部分から円形状の部分の外側に向かって伸びる複数の細線電極とを有して形成される。また、表面電極１１０は、ＡｕＧｅ、Ｎｉ、Ａｕをこの順にｎ型コンタクト層１０１上に蒸着することにより形成される。これにより、図２Ｆに示すように、表面電極１１０を有する接合構造体１ｅが形成される。
次に、図２Ｇに示すように、図２Ｆにおいて形成した表面電極１１０をマスクとして、表面電極１１０の直下に対応するｎ型コンタクト層１０１を除くｎ型コンタクト層１０１を、硫酸と過酸化水素水と水との混合液を用いてエッチングして除去する。これにより、接合構造体１ｆが形成される。なお、当該混合液を用いることにより、ＧａＡｓから形成されるｎ型コンタクト層１０１を、ｎ型のＡｌＧａＩｎＰから形成されるｎ型クラッド層１０３に対して選択的にエッチングできる。したがって、接合構造体１ｆにおいては、ｎ型クラッド層１０３の表面が外部に露出することとなる。
次に、図２Ｈに示すように、ｎ型クラッド層１０３の表面の一部に、複数の凸状部、すなわち、複数の凸部１０３ａを形成する。この複数の凸部１０３ａは、図１Ｂにおいて説明したように、円錐形又は角錐形を有する。具体的には、凸部１０３ａ又は凹部１０３ｂ用のパターンが所定の間隔をおいて繰り返されるマスクパターンを、フォトリソグラフィー法を用いてｎ型クラッド層１０３の表面に形成する。なお、形成するパターンは、例えば、マトリックス状、ハニカム状等の配置を有して形成される。そして、形成したマスクパターンをマスクとして、ドライエッチング法を用いてｎ型クラッド層１０３の表面に凸部１０３ａ又は凹部１０３ｂを形成する。次に、マスクを除去することにより、複数の凸部１０３ａ及び複数の凹部１０３ｂを有する接合構造体１ｇが形成される。
続いて、ＣＶＤ法を用いて凸部１０３ａの高さと同程度の厚さを有するＳｉＯ２層を形成することにより、複数の凹部１０３ｂをＳｉＯ２で埋める。これにより、図２Ｉに示すような、複数の凹部１０３ｂのそれぞれがＳｉＯ２で埋められると共に、表面電極１１０上にＳｉＯ２層が形成された接合構造体１ｈが形成される。なお、ＳｉＯ２層は、溶液法、塗布法により形成することもできる。溶液法又は塗布法によりＳｉＯ２層を形成する場合、ＳｉＯ２層の表面が平坦になりやすく、後述する埋め込み部１５０の最表面も平坦になりやすい。また、凹部１０３ｂを半導体材料で埋める場合、ＳｉＯ２層の代わりに半導体層をエピタキシャル成長させて形成することもできる。エピタキシャル成長により形成された半導体層は、結晶性がよいので、活性層１０５が発する光に対する透明性を向上させることができる。
次に、表面電極１１０に対応する領域に開口を有するマスクを形成する。そして、この開口から外部に露出している表面電極１１０上のＳｉＯ２層を除去する。続いて、当該マスクを除去する。これにより、図２Ｊに示すような、複数の凹部１０３ｂがＳｉＯ２で埋められた接合構造体１ｈが形成される。続いて、支持基板２０の裏面の略全面に、Ａｌからなる裏面コンタクト電極２１２と、Ａｕからなるダイボンディング用電極２１４とを真空蒸着法により形成する。これにより、図２Ｋに示すような、裏面コンタクト電極２１２とダイボンディング用電極２１４とを有する接合構造体１ｊが形成される。そして、接合構造体１ｊに、コンタクト部１２０とｐ型コンタクト層１０９との間、表面電極１１０とｎ型コンタクト層１０１との間のそれぞれの電気的接合を形成する合金化工程であるアロイ処理を施す。一例として、不活性雰囲気としての窒素雰囲気下、４００℃程度の温度でのアロイ処理を接合構造体１ｊに施す。
続いて、フォトリソグラフィー法を用いて発光素子間を分離するマスクパターンを接合構造体１ｊの表面に形成する。すなわち、接合構造体１ｊのｎ型クラッド層１０３の表面に発光素子間分離用のマスクパターンを形成する。そして、マスクパターンをマスクとして、ｎ型クラッド層１０３の表面側からｐ型コンタクト層１０９までをウェットエッチング法で除去することにより発光素子をそれぞれ分離する。これにより、図２Ｌに示すように、複数の発光素子間が分離された接合構造体１ｋが形成される。
そして、ダイシングブレードを有するダイシング装置を用いて、接合構造体１ｋを素子分離する。これにより、図２Ｍに示すように、本実施の形態に係る複数の発光素子１が形成される。この場合、接合構造体１ｋは、活性層１０５を含む半導体層についてはウェットエッチングにより素子分離されているので、ダイシング装置を用いた素子分離によって活性層１０５を含む半導体層に機械的な欠陥が入ることを抑制できる。
図３は、本発明の第１の実施の形態に係る発光素子を用いて発光装置の模式的な断面を示す。
発光素子１は、Ｃｕ、Ａｌ等の金属材料から形成されるステム７に搭載される。具体的には、ステム７の素子搭載領域７ｂに発光素子１は、導電性を有すると共に、発光素子１とステム７とを機械的に接合する導電性接合材９を介して搭載される。導電性接合材９は、例えば、Ａｇペースト等の導電性接着剤、ＡｕＳｎ等の共晶材料である。そして、表面電極１１０と、ステム７の電流注入部７ａとがＡｕ等のワイヤー６によって接続される。続いて、発光素子１及びワイヤー６は、エポキシ樹脂、シリコーン等の透明性を有する樹脂８によって樹脂封止される。これにより、発光素子１を用いた発光装置５が得られる。
本実施の形態において、凹部１０３ｂを埋める埋め込み部１５０は、樹脂８を構成する材料の線膨張係数よりも小さく、凸部１０３ａを構成する半導体材料の線膨張係数に近い線膨張係数を有する材料から形成される。すなわち、埋め込み部１５０は、凸部１０３ａを構成する半導体材料の線膨張係数と埋め込み部１５０を構成する材料の線膨張係数との差が、埋め込み部１５０を構成する材料の線膨張係数と樹脂８を構成する材料の線膨張係数との差よりも小さい材料から形成される。
例えば、ｎ型クラッド層１０３を構成する材料であるＡｌＧａＩｎＰ系化合物半導体の線膨張係数は４×１０−６から８×１０−６／Ｋ程度である。一方、樹脂８として用いられるシリコーンの線膨張係数は、１００×１０−６から５００×１０−６／Ｋ程度である。したがって、本実施の形態に係る埋め込み部１５０は、例えば、線膨張係数が１０×１０−６／Ｋ以下の材料から形成する。これにより、温度変化によって凸部１０３ａに応力が発生することを抑制できる。
また、埋め込み部１５０を構成する材料は、樹脂８の屈折率よりも大きな屈折率を有する材料から形成することもできる。この場合、凸部１０３ａを構成する半導体材料の屈折率、埋め込み部１５０を構成する材料の屈折率、樹脂８を構成する材料の屈折率の順に屈折率が低下していく関係となる。すなわち、埋め込み部１５０は、凸部１０３ａを構成する材料の屈折率と発光素子１を覆う樹脂８を構成する材料の屈折率との間の屈折率を有する材料から形成される。
（第１の実施の形態の効果）
本実施の形態に係る発光素子１は、凸部１０３ａを形成する半導体材料の線膨張係数に近い線膨張係数を有する材料で光取り出し面側に形成した凹部１０３ｂ内を埋めたので、発光素子１を樹脂８で封止して製造した発光装置５において、発光装置５に熱衝撃が加わったとしても、凸部１０３ａに発生する応力を低減することができる。これにより、凸部１０３ａが熱応力によって破断、破壊することを抑制できるので、信頼性の高い発光素子１及び発光装置５を提供できる。
本実施の形態に係る発光素子１は、凹部１０３ｂは凸部１０３ａを構成する材料に近い線膨張係数を有する材料によって埋められているので、発光装置５に熱衝撃が加わった場合に、樹脂８の膨張収縮により凸部１０３ａに応力が発生した場合であっても、凸部１０３ａに発生する応力を低減できる。仮に、凹部１０３ｂをシリコーンにより埋めたとすると、凸部１０３ａには、１０６から１０９Ｐａもの大きな応力が発生して、先端が尖った凸部１０３ａが破損することがあるが、本実施の形態においては、この破損を抑制できる。
更に、本実施の形態に係る発光素子１は、埋め込み部１５０の屈折率と樹脂８の屈折率との差が、ｎ型クラッド層１０３の屈折率と樹脂８の屈折率との屈折率の差よりも小さいので、光取り出し面における光取り出し角が大きくなる。これにより、本実施の形態に係る発光素子１を用いた発光装置５においては、光取り出し効率を大幅に向上させることができる。
また、埋め込み部１５０をＳｉＯ２等の材料から形成する場合、発光装置５を構成する樹脂８を外部の水分又は酸素が透過した場合であっても、当該水分又は当該酸素がｎ型クラッド層１０３の表面を変質させることを抑制できる。これにより、耐湿性、耐酸素性に優れた発光素子１及び発光装置５を提供できる。
［第１の実施の形態の変形例］
図４は、本発明の第１の実施の形態の変形例に係る凸部の例を示す。
第１の実施の形態の変形例に係る発光素子は、凸部の形状が異なる点を除き、第１の実施の形態に係る発光素子１と同一の構成を備える。したがって、相違点を除き詳細な説明は省略する。
まず、図４（ａ）を参照すると、凸部１０３ｃは、斜視図において円錐台形状に形成される。また、図４（ｂ）を参照すると、凸部１０３ｄは、斜視図において角錐台形状に形成される。そして、図４（ｃ）は、凸部１０３ｃの断面図、具体的には、図４（ａ）及び（ｂ）に示した凸部１０３ｃのＢ−Ｂ線における断面図を示す。
凸部１０３ｃは、断面において、活性層１０５に水平な面に沿った水平部分の長さＷ２が、この水平な面に垂直な方向に沿った高さ部分の長さＨ２以下の長さを有する形に形成される。すなわち、凸部１０３ｃの断面形状は略台形となるが、この台形の下辺に対する高さの比が１以上となる形に、凸部１０３ｃは形成される。凸部１０３ｃの断面形状を台形にすることにより、凸部１０３ｃの破損を大幅に低減できる。
［第２の実施の形態］
図５は、本発明の第２の実施の形態に係る発光素子の部分断面の概要を示す。
本発明の第２の実施の形態に係る発光素子２は、本発明の第１の実施の形態に係る発光素子１とは、埋め込み部１５０の厚さが異なる点を除き、発光素子１と略同一の構成を備える。よって、相違点を除き詳細な説明は省略する。
第２の実施の形態に係る発光素子２は、埋め込み部１５０が、凹部１０３ｂ内だけでなく、凸部１０３ａの先端部分を覆う形状を有する。すなわち、第２の実施の形態に係る埋め込み部１５０は、第２の実施の形態に係る埋め込み部１５０よりも厚い厚さを有して形成される。第２の実施の形態に係る発光素子２においても、凸部１０３ａは埋め込み部１５０によって完全に包囲されているので、凸部１０３ａに発生する応力を低減できる。
［第３の実施の形態］
図６は、本発明の第３の実施の形態に係る発光素子の部分断面の概要を示す。
本発明の第３の実施の形態に係る発光素子３は、本発明の第１の実施の形態に係る発光素子１とは、埋め込み部１５０の構成が異なる点を除き、発光素子１と略同一の構成を備える。よって、相違点を除き詳細な説明は省略する。
第３の実施の形態に係る発光素子３の埋め込み部１５０は、複数の埋め込み層が積層されて形成される。例えば、凹部１０３ｂに第１の埋め込み層１５０ａが形成され、第１の埋め込み層１５０ａの上に第２の埋め込み層１５０ｂが形成され、更に、第２の埋め込み層１５０ｂの上に第３の埋め込み層１５０ｃが形成されることにより、第３の実施の形態に係る埋め込み部１５０が構成される。
第３の実施の形態に係る埋め込み部１５０を構成する各埋め込み層を形成する材料は、それぞれ異なる材料とすることができる。埋め込み部１５０を構成する材料としては、屈折率の高い半導体材料（例えば、屈折率が２〜３程度）、屈折率の低い樹脂材料（例えば、屈折率が１．３〜１．５程度）を用いることができ、例えば、ＭｇＦ２（屈折率：１．３８）、ＳｉＯ２（屈折率：１．４５）、ＺｎＳ（屈折率：２．３７）、Ｓｉ３Ｎ４（屈折率：２）等を用いることができる。そして、一例として、第１の埋め込み層１５０ａを構成する材料の屈折率、第２の埋め込み層１５０ｂを構成する材料の屈折率、第３の埋め込み層１５０ｃを構成する材料の屈折率の順に、屈折率が低下していくような材料をそれぞれ選択できる。第１の埋め込み層１５０ａから第３の埋め込み層１５０ｃに向けて徐々に屈折率を低下させることにより、外部の空気の屈折率との屈折率差を徐々に小さくすることができ、光取り出し面における反射率を低下させることができる。
第３の実施の形態に係る発光素子３によれば、埋め込み部１５０を多層構造にしたので、光取り出し効率及び信頼性を大幅に向上させることができる。
［第３の実施の形態の変形例］
図７（ａ）及び（ｂ）は、本発明の第３の実施の形態の変形例に係る発光素子の部分断面の概要を示す。
本発明の第３の実施の形態の変形例に係る発光素子は、本発明の第１の実施の形態に係る発光素子１とは、埋め込み部１５０の構成が異なる点を除き、発光素子１と略同一の構成を備える。よって、相違点を除き詳細な説明は省略する。
まず、図７（ａ）を参照する。第３の実施の形態の一の変形例に係る発光素子の埋め込み部１５０は、複数の埋め込み層が積層されて形成される。具体的に、凹部１０３ｂの表面に反射防止膜１５４が形成され、反射防止膜１５４の上に埋め込み層１５６が形成される。例えば、反射防止膜１５４は、Ｓｉ３Ｎ４から形成される。ここで、反射防止獏１５４は、活性層１０５が発する光の波長をλ、Ｓｉ３Ｎ４の屈折率をｎとした場合に、λ／４ｎの厚さで形成される。そして、反射防止膜１５４上に例えばＳｉＯ２からなる埋め込み層１５６を形成して埋め込み層１５６の表面を平坦化することにより、高出力であって高信頼性を有する第３の実施の形態の一の変形例に係る発光素子が得られる。
次に、図７（ｂ）を参照する。第３の実施の形態の他の変形例に係る発光素子の埋め込み部１５０は、まず、塗布法によって凹部１０３ｂの一部、又は凹部１０３ｂ及び凸部１０３ａを被覆する厚さの塗布層１５８を形成する。塗布層１５８は、例えば、ＳｉＯ２から形成することができる。ここで、塗布層１５８は塗布法によって凸部１０３ａの形状に応じて形成されるので、塗布層１５８の表面は波形状となる。
なお、塗布法を繰り返し施すことにより凹凸形状を徐々に平坦化することができる。すなわち、塗布層１５８を形成する材料である塗布材料をｎ型クラッド層１０３上に塗布すると、凹部１０３ｂに塗布材料が溜まる一方で、凸部１０３ａの先端部分に塗布材料が薄い厚さで付着する。そして、塗布法を繰り返すことにより、凹部１０３ｂには更に塗布材料が溜っていくので、塗布層１５８は、塗布法を繰り返すことによりその表面が徐々に平坦化していく。したがって、所望の波形状の凹凸形状を形成することを目的とする場合、塗布法を複数回繰り返して塗布層１５８を形成することができる。
次に、塗布層１５８上に、例えば、スパッタ法を用いて結晶性の良いＳｉＯ２又はＳｉ３Ｎ４からなる埋め込み層１５６を形成する。これにより、埋め込み層１５６によって外部から水分等がｎ型クラッド層１０３に侵入することを防止でき、高出力であって高信頼性を有する第３の実施の形態の他の変形例に係る発光素子が得られる。当該発光素子においては、塗布層１５８が波形状の表面、すなわち曲面を有していることから、レンズ効果により光取り出し効率の向上を図ることができる。
［第４の実施の形態］
図８は、本発明の第４の実施の形態に係る発光素子の断面の概要を示す。
本発明の第４の実施の形態に係る発光素子４は、本発明の第１の実施の形態に係る発光素子１とは、少なくとも活性層１０５の側面に側壁層１５２が形成される点を除き、発光素子１と略同一の構成を備える。よって、相違点を除き詳細な説明は省略する。
第４の実施の形態に係る発光素子４は、ｎ型クラッド層１０３、活性層１０５、ｐ型クラッド層１０７、及びｐ型コンタクト層１０９の側面に、埋め込み部１５０と同一の材料からなる側壁層１５２が形成されている。なお、側壁層１５２は、絶縁性を有する材料から形成する。
側壁層１５２は、例えば、以下のようにして形成する。まず、第１の実施の形態に係る発光素子１の製造工程において、図２Ｈに示した接合構造体１ｇが形成された後、図２Ｌに示したエッチングによる素子分離工程を実施する。そして、素子間を分離した後、図２Ｉ及び図２Ｊに示した工程と同様の工程により、埋め込み部１５０を形成する。この場合において、第４の実施の形態においては、素子間分離をした後であるので、ｎ型クラッド層１０３、活性層１０５、ｐ型クラッド層１０７、及びｐ型コンタクト層１０９の側面が露出している。したがって、埋め込み部１５０を形成すると同時に、ｎ型クラッド層１０３、活性層１０５、ｐ型クラッド層１０７、及びｐ型コンタクト層１０９の側面には、側壁層１５２が形成されることとなる。
以上により、第４の実施の形態に係る発光素子４は、ｎ型クラッド層１０３、活性層１０５、ｐ型クラッド層１０７、及びｐ型コンタクト層１０９の各側面に接する側壁層１５２を備えているので、耐湿性を向上させることができると共に、半導体積層構造１０の側面におけるリークを低減できる。また、側壁層１５２を形成した後にダイシング装置によって素子分離するので、ダイシング装置によって素子分離する際に半導体積層構造１０の側面が損傷することを防止できると共に、ダイシング装置による素子分離時に発生する切削屑が半導体積層構造１０の側面に付着することによる発光素子４の特性不良の発生を防止できる。
本発明の第１の実施の形態に係る発光素子１の構造に基づいて、実施例に係る発光素子を製造した。具体的には、以下の構成を備える発光素子を製造した。
まず、半導体積層構造は、ｎ型のＡｌＧａＩｎＰからなるｎ型クラッド層１０３と、量子井戸構造からなる活性層１０５と、ｐ型のＡｌＧａＩｎＰからなるｐ型クラッド層１０７とから形成した。そして、透明層１４０は、ＳｉＯ２層から形成した。また、コンタクト部１２０は、ＡｕＢｅから形成した。反射層１３２としてはＡｕ層を用い、合金化抑止層１３４としてはＴｉ層を用い、接合層１３６としてはＡｕ層を用いた。更に、接合層２０２としてはＡｕ層を用い、コンタクト電極２０４としては、Ａｌ層を用いた。
また、支持基板２０としては、２００μｍ厚の低抵抗の導電性Ｓｉ基板を用い、裏面コンタクト電極２１２としては、Ａｌを用いた。また、表面電極１１０は、ＡｕＧｅ／Ｎｉ／Ａｕを用いて、直径が１００μｍの円形状に形成した。このような構成を有する実施例に係る発光素子は、上面視にて２５０μｍ角の矩形状を有すると共に、２００μｍ程度の厚さを有していた。
この実施例に係る発光素子をステムに搭載すると共に、表面電極１１０とステムの電流注入部とをワイヤーで接続した。続いて、シリコーンで樹脂モールドした。これにより、図３に示すような実施例に係る発光装置を製造した。この発光装置の特性を評価したところ、以下のような結果が得られた。
すなわち、純方向電流として２０ｍＡを通電した時の発光波長が６３０ｎｍであり、発光出力は２７ｍＷから３０ｍＷであった。そして、順方向電圧は１．９５Ｖと低い値であった。
（比較例）
また、実施例に係る発光装置の比較として、凹部１０３ｂ内に埋め込み部１５０を形成しない形態の発光素子（以下、「比較例に係る発光素子」という）を製造した。そして、実施例に係る発光素子と比較例に係る発光素子とを、−４０℃から１５０℃の間で、３０００サイクルの熱衝撃試験に投入した。その結果、実施例に係る発光装置では熱衝撃試験後も熱衝撃試験に投入する前と同じ特性を安定的に示した。一方、比較例に係る発光素子においては、熱衝撃試験後において、発光出力が１０ｍＷから２０ｍＷと低い出力に低下すると共に、素子毎の発光出力のばらつきが大きかった。比較例に係る発光装置において光出力が低減すると共に発光出力のばらつきが大きくなったことの理由は、比較例に係る発光装置においては熱衝撃により凸部の破損が発生したことによると考えられる。
以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
第１の実施の形態に係る発光素子の模式的な断面図である。 （ａ）及び（ｂ）は、第１の実施の形態に係る凸部の斜視図であり、（ｃ）は、Ａ−Ａ断面図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子の製造工程の図である。 第１の実施の形態に係る発光素子を搭載した発光装置の部分断面図である。 （ａ）及び（ｂ）は、第１の実施の形態の変形例に係る凸部の斜視図であり、（ｃ）は、Ｂ−Ｂ断面図である。 第２の実施の形態に係る発光素子の部分断面図である。 第３の実施の形態に係る発光素子の部分断面図である。 （ａ）及び（ｂ）は、本発明の第３の実施の形態の変形例に係る発光素子の部分断面図である。 第４の実施の形態に係る発光素子の断面図である。
符号の説明
１、２、３ 発光素子
１ａ 半導体積層構造体
１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ、１ｈ、１ｉ、１ｊ、１ｋ 接合構造体
５ 発光装置
６ ワイヤー
７ ステム
８ 樹脂
９ 導電性接合剤
１０ 半導体積層構造
１０ａ 側面
１１ 半導体積層構造
２０ 支持基板
２０ａ 支持構造体
１００ ｎ型ＧａＡｓ基板
１０１ ｎ型コンタクト層
１０２ エッチングストップ層
１０３ ｎ型クラッド層
１０３ａ、１０３ｃ 凸部
１０３ｂ 凹部
１０５ 活性層
１０７ ｐ型クラッド層
１０９ ｐ型コンタクト層
１１０ 表面電極
１２０ コンタクト部
１３０ 反射部
１３２ 反射層
１３４ 合金化抑止層
１３６、２０２ 接合層
１３６ａ、２０２ａ 接合面
１４０ 透明層
１４０ａ 開口
１５０ 埋め込み部
１５０ａ、１５０ｂ、１５０ｃ、１５６ 埋め込み層
１５２ 側壁層
１５４ 反射防止膜
１５８ 塗布層
２００ 密着層
２０４ コンタクト電極
２１０ 裏面電極
２１２ 裏面コンタクト電極
２１４ ダイボンディング用電極

Claims (7)

  1. 第１導電型の第１半導体層と、前記第１導電型とは異なる第２導電型の第２半導体層と、前記第１半導体層と前記第２半導体層とに挟まれる活性層とを有する半導体積層構造と、
    前記半導体積層構造の一方の面に設けられる複数の凸状部と、
    前記複数の凸状部のうちの一の凸状部と、前記一の凸状部に隣接する他の凸状部との間に設けられ、前記活性層が発する光を透過し、前記複数の凸状部に発生する応力を低減する埋め込み部と
    を備える発光素子。
  2. 前記複数の凸状部は、前記活性層から前記一方の面へ向かう方向に沿って徐々に狭まる断面構造を有する請求項１に記載の発光素子。
  3. 前記埋め込み部は、前記複数の凸状部の屈折率と前記発光素子を覆う樹脂の屈折率との間の屈折率を有する材料から形成される請求項２に記載の発光素子。
  4. 前記埋め込み部は、線膨張係数が１×１０−５／Ｋ以下の材料から形成される
    請求項３に記載の発光素子。
  5. 前記複数の凸状部はそれぞれ、断面において、前記活性層に水平な面に沿った水平部分の長さが、前記水平な面に垂直な方向に沿った高さ部分の長さ以下の形状を有する請求項４に記載の発光素子。
  6. 前記埋め込み部は、線膨張係数が互いに異なる複数の材料が積層して形成される請求項５に記載の発光素子。
  7. 前記埋め込み部は、前記複数の凸状部を覆って設けられる請求項５に記載の発光素子。
JP2008287314A 2008-11-10 2008-11-10 発光素子 Pending JP2010114337A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008287314A JP2010114337A (ja) 2008-11-10 2008-11-10 発光素子
US12/461,007 US20100117109A1 (en) 2008-11-10 2009-07-29 Light emitting element
CN200910207646A CN101740684A (zh) 2008-11-10 2009-10-28 发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008287314A JP2010114337A (ja) 2008-11-10 2008-11-10 発光素子

Publications (1)

Publication Number Publication Date
JP2010114337A true JP2010114337A (ja) 2010-05-20

Family

ID=42164377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008287314A Pending JP2010114337A (ja) 2008-11-10 2008-11-10 発光素子

Country Status (3)

Country Link
US (1) US20100117109A1 (ja)
JP (1) JP2010114337A (ja)
CN (1) CN101740684A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033978A (ja) * 2011-05-18 2013-02-14 Toshiba Corp 半導体発光素子
JP2013110384A (ja) * 2011-11-23 2013-06-06 Toshiba Corp 半導体発光素子
JP2013123008A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体発光装置
JP2013232477A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 発光モジュール
JP2014175430A (ja) * 2013-03-08 2014-09-22 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP2019075547A (ja) * 2017-10-18 2019-05-16 ローム株式会社 半導体発光装置
JP2022508781A (ja) * 2018-12-24 2022-01-19 泉州三安半導体科技有限公司 発光ダイオード及びその製作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508902B2 (en) * 2005-02-21 2016-11-29 Epistar Corporation Optoelectronic semiconductor device
JP5032511B2 (ja) * 2009-01-06 2012-09-26 株式会社東芝 半導体発光装置の製造方法と、それを用いて製造した半導体発光装置
KR20110043282A (ko) * 2009-10-21 2011-04-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
DE102011012928A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Dünnfilm-Halbleiterkörpers und Dünnfilm-Halbleiterkörper
JP5117596B2 (ja) * 2011-05-16 2013-01-16 株式会社東芝 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
JP5501319B2 (ja) * 2011-09-24 2014-05-21 株式会社東芝 半導体発光素子
JP5865695B2 (ja) * 2011-12-19 2016-02-17 昭和電工株式会社 発光ダイオード及びその製造方法
KR101988405B1 (ko) * 2013-01-30 2019-09-30 엘지이노텍 주식회사 발광소자
CN105940494A (zh) * 2014-02-28 2016-09-14 松下知识产权经营株式会社 发光器件以及发光装置
JP2018073851A (ja) * 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338630A (ja) * 1993-05-28 1994-12-06 Omron Corp 半導体発光素子、並びに当該発光素子を用いた光学検知装置、光学的情報処理装置、光結合装置及び発光装置
US6420735B2 (en) * 1997-05-07 2002-07-16 Samsung Electronics Co., Ltd. Surface-emitting light-emitting diode
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
US6847057B1 (en) * 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033978A (ja) * 2011-05-18 2013-02-14 Toshiba Corp 半導体発光素子
JP2014042059A (ja) * 2011-05-18 2014-03-06 Toshiba Corp 半導体発光素子
JP2013110384A (ja) * 2011-11-23 2013-06-06 Toshiba Corp 半導体発光素子
US9224916B2 (en) 2011-11-23 2015-12-29 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2013123008A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体発光装置
JP2013232477A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 発光モジュール
JP2014175430A (ja) * 2013-03-08 2014-09-22 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP2019075547A (ja) * 2017-10-18 2019-05-16 ローム株式会社 半導体発光装置
JP7138517B2 (ja) 2017-10-18 2022-09-16 ローム株式会社 半導体発光装置
JP2022508781A (ja) * 2018-12-24 2022-01-19 泉州三安半導体科技有限公司 発光ダイオード及びその製作方法
JP7154429B2 (ja) 2018-12-24 2022-10-17 泉州三安半導体科技有限公司 発光ダイオード及びその製作方法

Also Published As

Publication number Publication date
CN101740684A (zh) 2010-06-16
US20100117109A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
JP2010114337A (ja) 発光素子
US20230197906A1 (en) Semiconductor light emitting device
US6838704B2 (en) Light emitting diode and method of making the same
JP5024247B2 (ja) 発光素子
US7714343B2 (en) Light emitting device
US8237180B2 (en) Light emitting element including center electrode and thin wire electrode extending from periphery of the center electrode
US8039864B2 (en) Semiconductor light emitting device and fabrication method for the same
US8368102B2 (en) Light emitting device
US8120046B2 (en) Light-emitting element
JP2008288248A (ja) 半導体発光素子
JP5363973B2 (ja) ツェナーダイオードを備える発光素子及びその製造方法
JP2009123754A (ja) 発光装置及び発光装置の製造方法
JP5075786B2 (ja) 発光装置及びその製造方法
KR20050089120A (ko) 발광 다이오드 및 그 제조 방법
JP2011142231A (ja) 半導体発光素子及びｌｅｄランプ、並びに半導体発光素子の製造方法
US20090001402A1 (en) Semiconductor element and method of making the same
JP5245529B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP5298927B2 (ja) 発光素子
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
JP2010062355A (ja) 発光素子
JP2012114179A (ja) 発光素子
JP5682427B2 (ja) 発光素子
JP2004281825A (ja) 発光ダイオードの製造方法