JP2021504943A - 歪み平衡半導体構造 - Google Patents

歪み平衡半導体構造 Download PDF

Info

Publication number
JP2021504943A
JP2021504943A JP2020527942A JP2020527942A JP2021504943A JP 2021504943 A JP2021504943 A JP 2021504943A JP 2020527942 A JP2020527942 A JP 2020527942A JP 2020527942 A JP2020527942 A JP 2020527942A JP 2021504943 A JP2021504943 A JP 2021504943A
Authority
JP
Japan
Prior art keywords
layer
germanium
component
lattice constant
layered structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2020527942A
Other languages
English (en)
Inventor
アンドリュー クラーク,
アンドリュー クラーク,
ロドニー ペルゼル,
ロドニー ペルゼル,
アンドリュー ジョンソン,
アンドリュー ジョンソン,
アンドリュー マーティン ジョエル,
アンドリュー マーティン ジョエル,
エイダン ジョン デイリー,
エイダン ジョン デイリー,
アダム クリストファー ジャンドル,
アダム クリストファー ジャンドル,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE PLC
Original Assignee
IQE PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE PLC filed Critical IQE PLC
Publication of JP2021504943A publication Critical patent/JP2021504943A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02461Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02463Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/02MBE
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/04MOCVD or MOVPE

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Abstract

層状構造を成長させるためのシステムおよび方法が、本明細書に説明される。層状構造は、第1の格子定数を有する、第1のゲルマニウム基板層と、第2の格子定数を有し、第1のゲルマニウム基板層にわたってエピタキシャルに成長される、第2の層であって、第1の成分と、第2の成分との複合物を有し、第1の成分と第2の成分との間に第1の比を有する、第2の層と、第3の格子定数を有し、第2の層にわたってエピタキシャルに成長される、第3の層であって、第3の成分と、第4の成分との複合物を有し、第3の成分と第4の成分との間に第2の比を有し、第1の比および第2の比は、第1の格子定数が、第2の格子定数と第3の格子定数との間であるように選択される、第3の層とを備える。

Description

(関連出願の相互参照)
本願は、その両方とも、参照することによってそれらの全体として本明細書に組み込まれる、2017年11月22日に出願された、米国仮特許出願第62/589,994号、および2017年12月19日に出願された、米国仮特許出願第62/607,857号の35 U.S.C. §119(e)下の利益を主張する。
本願は、半導体構造の歪みを平衡させるための、ゲルマニウム(Ge)基板またはエピタキシャル層の使用に関する。
垂直共振器面発光レーザ(VCSEL)は、半導体構造の上面から垂直のレーザビーム放射を伴うタイプの半導体レーザダイオードである。650nm〜1,300nmの波長のためのVCSELは、典型的には、ヒ化ガリウム(GaA)と、アルミニウムヒ化ガリウム(AlGa(1−x) As)とから形成される分散ブラッグ反射器(DBR)を伴う、GaAs基板上に成長される。本GaAs/AlGaAsシステムは、AlGa1−xAs(広い範囲のxに関して)が、通常、GaAs基板との構成整合として見なされるため、広く使用されている。より複雑な設計を伴う次世代VCSELは、GaAs/AlGaAsシステム内の想定される格子整合が、より高レベルの結晶欠陥に起因してもはや許容不可能である、より厚いエピスタック、およびスタックの増加された厚さによって引き起こされる、増加されたウエハ撓みにつながるであろう。本状況は、格子不整合が、厚いスタック内で増加される一方、より長い波長を移動させるための要求が、層厚を増加させ得るため、GaAsおよびAlAsを組み込む設計によって悪化する。厚さの増加は、基板と基板にわたって成長される他の層との間に増加された全格子不整合を生じさせ、半導体構造内の増加された歪みにつながり得る。歪みおよび格子不整合は、VCSELの安定性を低減させる、半導体ウエハ内の撓みに寄与する。
半導体構造の歪みを平衡させるための基板またはエピタキシャル層としてのゲルマニウム(Ge)の使用のための層状構造が、本明細書に説明される。層状構造は、第1の格子定数を有する、第1のゲルマニウム基板層と、第2の格子定数を有し、第1のゲルマニウム基板層にわたってエピタキシャルに成長される、第2の層とを備える。第2の層は、第1の成分と、第2の成分との複合物を有し、第1の成分と第2の成分との間に第1の比を有する。第3の層は、第3の格子定数を有し、第2の層にわたってエピタキシャルに成長される。第3の層は、第3の成分と、第4の成分との複合物を有し、第3の成分と第4の成分との間に第2の比を有する。第1の比および第2の比は、第1の格子定数が、第2の格子定数と第3の格子定数との間であるように選択される。
いくつかの実施形態では、第2の層の第1の成分は、第3の層の第3の成分と同一であり、第2の層の第2の成分は、第3の層の第4の成分と同一である。いくつかの実施形態では、第1の成分は、第3の成分と異なる。
いくつかの実施形態では、第3の層状構造の第1、第2、第3、または第4の成分は、AlPと、GaPと、InPと、AlAsと、GaAsと、InAsと、AlSbと、GaSbと、InSbとから成る群から選択される、III−V族二元合金である。
いくつかの実施形態では、層状構造の第2の層は、第1の厚さを有し、第3の層は、第3の厚さを有し、第1の厚さおよび第3の厚さは、少なくとも部分的に、第1の厚さと、第2の厚さと、隣接する層間の格子定数差とによって定義される、層状構造内の全歪みが、ゼロに近接するように選定される。いくつかの実施形態では、第2の層および第3の層の繰り返しが、第3の層にわたって成長される。
いくつかの実施形態では、層状構造は、垂直共振器面発光レーザ(VCSEL)エピタキシャルウエハとして実装される。いくつかの実施形態では、VCSELエピタキシャルウエハは、10μm未満の撓み測定値を有する。いくつかの実施形態では、層状構造の第1のゲルマニウム基板層は、単一のゲルマニウムウエハであり、単一のゲルマニウムウエハの上側表面の格子定数は、バルクゲルマニウム基板と同等である。いくつかの実施形態では、層状構造の第1のゲルマニウム基板層は、シリコン層上にある、酸化物層上にゲルマニウムウエハを含む。ゲルマニウムウエハの上側表面の格子定数は、バルクゲルマニウム基板と同等である。
いくつかの実施形態では、第1のゲルマニウム基板層は、シリコン層上にゲルマニウムウエハを含み、ゲルマニウムウエハの上側表面の格子定数は、バルクゲルマニウム基板と同等である。いくつかの実施形態では、第1のゲルマニウム基板層は、バルクゲルマニウムウエハ内に1つ以上の多孔性のゲルマニウム層を含み、第2の層に隣接するバルクゲルマニウムウエハの上側表面の格子定数は、(多孔性部分を伴わない)バルクゲルマニウム基板の格子定数と同等である。
いくつかの実施形態では、第1のゲルマニウム基板層は、第1のゲルマニウム部分と、第1のゲルマニウム部分と空間的に重複しない、第2のゲルマニウム部分とを有する、パターン化されたゲルマニウムウエハを含み、パターン化されたゲルマニウムウエハ内の第1の領域または第2の領域の上側表面の格子定数は、バルクゲルマニウム基板と同等である。
いくつかの実施形態では、層状構造の第1のゲルマニウム基板層は、ゲルマニウムウエハにわたって成長される、ゲルマニウムスズ(GeSn1−x、0≦x≦1)ウエハの層状構造を含む。いくつかの実施形態では、エピタキシャルゲルマニウム層が、第1のゲルマニウム基板層にわたって成長され、エピタキシャルゲルマニウム層が、埋込素子のホストとなるために使用され、埋込素子は、ゲルマニウムAPDと、GaAs PINと、ゲルマニウムトランジスタとから成る群から選択される。いくつかの実施形態では、層状構造はさらに、第1の格子定数を有し、第3の層の真上または間接的にその上方にある、第2のゲルマニウム層と、第2のゲルマニウム層にわたってエピタキシャルに成長される、第1の成分と、第2の成分とを有する、第4の層であって、第4の層の中の第1の成分と第2の成分との間の第3の比は、第2のゲルマニウム層の下方の層からの全歪みを相殺するために使用される、第4の層の第3の格子定数を提供するために選定される、第4の層とを備える。
本開示のさらなる特徴、その性質および種々の利点が、添付図面と併せた以下の発明を実施するための形態の考察の結果、明白となるであろう。
図1は、例証的実施形態に従って、ゲルマニウム基板上で歪み平衡垂直共振器面発光レーザを成長させるための、層状構造を描写する。
図2は、例証的実施形態に従って、中間ゲルマニウム層を含むゲルマニウム基板上で、歪み平衡垂直共振器面発光レーザを成長させるための、層状構造を描写する。
図3は、ある実施形態に従って、格子不整合、ウエハ撓み、およびウエハ歪みをそれぞれ、異なるタイプの基板間で比較するデータプロット図を示す、例示的略図300を提供する。
図4は、例証的実施形態による、ウエハ撓みのプロットインジケーションの描写である。
図5は、例証的実施形態による、種々の層状構造の格子転位の描写である。
図6は、例証的実施形態による、図1−2に関連して説明される、ゲルマニウム基板102に関する種々の例示的基板構造の描写である。
図7は、例証的実施形態による、層状構造100を成長させるプロセス700のフローチャートである。
本明細書に説明される構造および方法は、歪み平衡半導体構造を提供する。例えば、本明細書に説明される半導体構造は、VCSELに適用され得る。本明細書に開示される構造および方法は、ゲルマニウム基板にわたってGaAsAl層を成長させるステップを含む。
図1は、例証的実施形態による、層状構造100を図示する、例示的略図を示す。図1に描写される層状構造100は、単一のエピタキシャルプロセス、すなわち、分子ビームエピタキシ(MBE)、有機金属気相エピタキシ(MOCVD)のいずれか、または他の周知のエピタキシャル堆積技法のうちの任意のもので製造されてもよい。プロセスによって要求されるように、材料を堆積させるための堆積ツールは、単一チャンバ、またはプロセスの具体的な部分が、異なる相互接続されたチャンバ内で行われる、周知のクラスタツールフォーマットのうちの任意のものの使用のいずれかであってもよい、または複数の堆積ツールが、使用されてもよい。例えば、付加層106は、限定ではないが、IV族層、III−V族半導体層、希土類プニクタイド層、希土類酸化物層、および/または同等物を含んでもよい。
図1の層状構造100は、ゲルマニウム基板102と、基板102にわたって成長される、GaAs/AlAs層104と、GaAs/AlAs層104にわたって成長される、付加層106とを含む。いくつかの実施形態では、層104は、GaAsと、AlAsとの複数の副層を備えてもよい。いくつかの実施形態では、(例えば、VCSEL内の)層104中のアルミニウムの濃度の増加は、従来のGaAs基板が、例えば、VCSEL内に層104を成長させるために使用される場合、格子不整合につながり得、層104が、3マイクロメートル(3μm)以上の厚さを有し得、層104のAlAs副層と従来のGaAs基板との間に存在する格子不整合が、不整合が層104の全厚の複数の副層にわたって合計されると、有意な影響を有し得る。加えて、GaAs基板上に成長される任意の層が、ある程度の格子不整合を有し得るため、格子不整合が、GaAs上に成長される層の組成のために増加すると、またはGaAs層の対の複数の繰り返しが、半導体構造内で使用されると、格子不整合は、有意なものになり得る。格子不整合は、構造200における撓みにつながり得、例えば、構造100に対応する、圧着されていないウエハの中央表面の中心点が、中央表面から基準面に逸脱し得る。結果として生じる撓みは、ウエハのサイズと共に増加する曲率半径を有し得、例えば、ウエハが大きいほど、撓みに対応する曲率半径が、より有意になる。例えば、200mmウエハ内の撓みに対応する曲率半径は、100mmウエハ内の撓みに対応する曲率半径を上回るであろう。撓みは、GaAs系レーザ構造のスケーラビリティを限定し得る。したがって、GaAs基板の使用に起因して格子不整合によって被られる撓みを回避または低減させるために、ゲルマニウム基板102が、層状構造100内で使用され、高濃度のAlを伴うGaAs/AlAs層104を成長させる。ゲルマニウム層の格子定数は、GaAs/AlAs層の格子定数に匹敵し、例えば、ゲルマニウムウエハの格子定数は、通常、GaAs層とAlAs層との間のものである。したがって、ゲルマニウム層は、層状構造100内にGaAs/AlAs層を成長させることによって引き起こされる、格子不整合を低減させるために使用され得る。ゲルマニウムのYoung係数は、(GaAsのもの、例えば、85×10Paを上回る)90×10Paであるため、ゲルマニウムは、GaAsより良好な機械強度をもたらし、したがって、撓みが、ウエハ上の有効面積に影響を及ぼし得るとき、200mmウエハのための従来のGaAs基板より強力な基板(102)を提供し得る。加えて、ゲルマニウムは、GaAsよりはるかに低いエッチピット密度を有し、これは、低減された不純物を伴うウエハを生産するが、ウエハは、固有の欠陥とともに供給され得る。
いくつかの実施形態では、層状構造100は、ゲルマニウム基板102とGaAs/AlAs層104との間に1つ以上の中間層を含んでもよい。いくつかの実施例では、中間層は、一般的なIII−V族層であってもよい。
図2は、例証的実施形態による、層状構造200を図示する、例示的略図を示す。層状構造200は、層状構造100上に構築されてもよい。例えば、第2のゲルマニウム層208が、GaAs/AlAsの別の層スタックが第2のゲルマニウム層208にわたって成長され得るように、付加層106の上にエピタキシャルに成長されてもよい。
いくつかの実施形態では、第2のゲルマニウム層208(または複数のゲルマニウム層)は、層状構造200の中に成長される。いくつかの実施形態では、層208はまた、x=y=0のとき、ゲルマニウム層と同等である、Ge1−x−ySiSn(0≦x、y≦1)の形態のIV族合金であってもよい。中間ゲルマニウム層は、層104中の高濃度のアルミニウムのための格子整合を改良する。これは、基板層102と層104との間の歪みを低減させる。層102と104との間の歪みの低減は、層200の安定性を増加させる。2つのゲルマニウム層102および208は、例証の目的のみのために図2に示されることに留意されたい。複数の(2つを上回る)ゲルマニウム層が、ゲルマニウム層にわたって成長される、ゲルマニウム層およびGaAs/AlAs層の複数の繰り返しが、単一の層状構造内で採用され、構造200の安定性を増加させ得るように、層状構造内で使用されてもよい。
いくつかの実施形態では、ゲルマニウム層102および208の厚さは、異なってもよい。第2のゲルマニウム層208の厚さは、第2のゲルマニウム層208の下方の種々の層または第2のゲルマニウム層208の上方の層によってもたらされる、格子不整合に依存し得る。いくつかの実施形態では、1つを上回る中間ゲルマニウム層が、格子構造200内に成長され、格子構造200内の安定性を誘発し得る。
図3は、ある実施形態による、格子不整合、ウエハ撓み、およびウエハ歪みをそれぞれ、異なるタイプの基板間で比較するデータプロット図302、308、および314を示す、例示的略図300を提供する。データプロット302は、GaAsウエハとGeウエハとの間の性能を比較するための性能指標として、厚さおよび格子不整合の積を使用する。棒304は、GaAsウエハの層状構造およびGaAsウエハにわたるエピタキシャル膜の、厚さおよび格子不整合の積を表す。棒306は、Geウエハを有する層状構造およびGeウエハにわたるエピタキシャル膜(図1の100に類似する)の厚さおよび格子不整合の積を表す。図3に描写されるように、GaAsウエハを使用することに関する厚さおよび格子不整合の積は、約0.4であり、代わりにGeウエハが使用されると、棒306に示されるように、−0.05まで低減される。
データプロット308は、GaAsウエハとGeウエハとの間で性能を比較するための性能指標として、ウエハ撓みの測定値を使用する。棒310は、GaAsウエハの層状構造およびGaAsウエハにわたるエピタキシャル膜内に作成される、撓みの測定値を表す。棒312は、Geウエハを有する層状構造およびGeウエハにわたるエピタキシャル膜(図1の100に類似する)内に作成される、撓みの測定値を表す。図3に描写されるように、基板としてGaAsウエハを使用して作成される、撓みは、約90μmであり、代わりにGeウエハが使用されると、棒312に示されるように、−5μmに低減される。
データプロット314は、GaAsウエハとGeウエハとの間で性能を比較するための性能指標として、ウエハ歪みの測定値を使用する。棒316は、GaAsウエハの層状構造およびGaAsウエハにわたるエピタキシャル膜内に作成される、歪みの測定値を表す。棒318は、Geウエハを有する層状構造およびGeウエハにわたるエピタキシャル膜(図1の100に類似する)内に作成される、歪みの測定値を表す。図3に描写されるように、基板としてGaAsウエハを使用して作成される歪みは、約180μmであり、代わりにGeウエハが使用されると、棒318に示されるように、40μmに低減される。
厚さおよび格子不整合の積、ウエハ撓み、およびウエハ歪みの測定値の著しい低減は、ゲルマニウム基板が、GaAsのものとAlAsのものとの間の格子定数を有し、故に、GaAs層によってGe層上に及ぼされる応力が、AlAsによってGe層上に及ぼされるものと反対方向であり、故に、反対の応力が、ある程度まで、相互に打ち消し得るためである。基板がGaAsである場合では、GaAs基板が、最小またはGaAs基板の上方の材料と同一の格子定数を有するため、GaAs/AlAs層は、同一の方向にエピタキシャル膜の応力を及ぼす。
図4は、例証的実施形態による、それぞれ、Ge基板またはGaAs基板を使用する、層状構造の3次元マップのプロットを示す。3Dマップ402は、Geウエハと、Geウエハにわたるエピタキシャル膜(図1の100に類似する)とを有する、層状構造内のマップである。3Dマップ404は、GaAsウエハと、GaAsウエハにわたるエピタキシャル膜との、層状構造のマップである。3Dマップ404から明白であるように、GaAsウエハおよびエピタキシャル膜によって作成される、高レベルの撓みが、完全なウエハマップを達成するための最大の許容可能な撓みを超過した。図4は、GaAsおよびGe基板にわたって10%のAlGaAsと、90%のAlGaAsとから構成されるエピタキシャル膜を含有する、層状構造の場合に関するウエハ撓みを計測する、プロット406を含む。プロットから明確であるように、エピタキシャル膜によってGaAsウエハ上に作成される撓みは、エピタキシャル膜によってGe基板上に作成される撓みよりはるかに高い。Geウエハの撓みの低減は、Geウエハを伴う層状構造の性能を増加させる。
図5は、例証的実施形態による、502、504、および508に示される、種々の層状構造内の格子転位を図示する、略図500を示す。格子転位が、ウエハ上の滑り線によって表される。滑り線は、ウエハの内部にあり、素子の信頼性故障の主因である。いくつかの実施形態では、大きい値の撓みを伴うウエハに固有の機械力が、層状構造の基板上の滑り線を増加させる、層状構造内の転位を生成し、駆動する。したがって、ウエハ撓みの低減は、層状構造の基板上のこれらの滑り線を低減または排除するであろう。プロット502は、Geウエハのスナップ写真を表す。Geウエハのスナップ写真は、ウエハを横断して延設される測定アーチファクトである、水平線516を含む。プロット504は、GeウエハおよびGeウエハにわたるエピタキシャル膜のスナップ写真を表す。プロット504は、Geウエハ上のエピタキシャル膜によって引き起こされる歪みによって、Geウエハ506内に作成される、滑り線領域を描写する。プロット508は、GaAsウエハおよびGaAsウエハにわたるエピタキシャル膜のスナップ写真を表す。プロット508は、GaAsウエハにわたって成長されるエピタキシャル膜によってGaAsウエハ内に作成される、滑り線領域510、512、および514を示す。スナップ写真から明確であるように、GaAsウエハ内には、Geウエハ内より多くの滑り線が、存在する。これは、エピタキシャル膜によってGeウエハ上に作成される応力が、エピタキシャル膜によってGaAsウエハ上に作成される応力よりはるかに低いためである。
図6は、例証的実施形態による、図1−2に関連して説明される、ゲルマニウム基板102に関する種々の例示的基板構造の描写である。例えば、ゲルマニウム基板(例えば、図1−2の102参照)は、単一のウエハまたは層状構造を含んでもよい。図6に説明される種々の基板構造は、それらの中にゲルマニウムの種々の部分を含む、異なる組成物を有してもよい。例えば、種々の基板は、ゲルマニウムウエハ(例えば、602参照)、酸化物およびシリコンにわたって成長される、ゲルマニウムの層状構造(例えば、608参照)、多孔性のゲルマニウム部分を含有する、ゲルマニウム層の層状構造(例えば、618参照)、またはシリコン層にわたって成長される、ゲルマニウムの層状構造(例えば、626参照)、および/または同等物であってもよい。図6に説明されるような例示的基板構造602、608、618、および626は、付加層を成長させるための開始テンプレートとしての役割を果たし得、例示的基板構造602、608、618、および626の上側表面は、バルクゲルマニウム基板のものと同等の格子定数を有する。種々の基板構造は、例えば、機械強度、熱伝導性、およびエッチピット密度のような種々の性質が異なってもよく、これは、ひいては、基板の組み合わせに基づいて、異なる機能性を支援する。
層状構造602は、それにわたって他の層604が成長され得る、ゲルマニウムウエハ606を描写する。ゲルマニウムウエハ606の上側表面は、バルクゲルマニウム基板と実質的に同等である、格子定数を有する。
層状構造608は、ゲルマニウム層612と、酸化物層614と、シリコン層616とを含む、基板構造634を描写する。ゲルマニウム層612は、酸化物層614にわたって成長され、酸化物層614は、シリコン層616にわたって成長される。別の実装では、酸化物層614にわたるゲルマニウム層612の成長は、接合プロセスの結果であり得る。層状構造608の他の層610部分もまた、ゲルマニウム層610にわたって成長されてもよい。ゲルマニウムウエハ612の上側表面は、バルクゲルマニウム基板と実質的に同等である、格子定数を有する。
層状構造618は、多孔性のゲルマニウム部分/副層624を含む、基板構造636を描写する。基板構造636は、ゲルマニウム副層622と640との間に位置付けられる多孔性の副層624を有する、バルクゲルマニウムウエハであることができる。他の層620が、ゲルマニウム層622にわたって成長されてもよい。別の実装では、多孔性のゲルマニウム副層624およびゲルマニウム副層640の複数の繰り返しが、層状構造618内での所望されるレベルの格子定数を達成するために使用されてもよい。ゲルマニウム副層622は、多孔性のゲルマニウム副層624およびゲルマニウム副層640の複数の繰り返しの上に成長されてもよい。ゲルマニウム副層622の上側表面でもある、バルクゲルマニウムウエハ636の上側表面は、(多孔性部分を伴わない)バルクゲルマニウム基板と実質的に同等である、格子定数を有する。
層状構造626は、ゲルマニウム層630がシリコン層632にわたって成長される、ゲルマニウム層630と、シリコン層632とを含む、基板構造638を描写する。ゲルマニウムウエハ630の上側表面は、バルクゲルマニウム基板と実質的に同等である、格子定数を有する。
いくつかの実施形態では、基板634、636、および638の格子定数は、層状構造602内のゲルマニウム606の格子定数にほぼ等しい。いくつかの実施形態では、ゲルマニウム606は、基板634、636、および638のうちのいずれかによって取って代わられてもよい。
いくつかの実施形態では、ゲルマニウム基板606は、パターン化されたゲルマニウムウエハを含んでもよい。例えば、ゲルマニウムウエハは、空間的に重複しないゲルマニウム部分、例えば、縞、グリッド、および/または同等物を有する。パターン化されたゲルマニウムウエハの上側表面の格子定数は、バルクゲルマニウム基板と同等である。
いくつかの実施形態では、ゲルマニウム基板606は、ゲルマニウムウエハにわたって成長される、ゲルマニウムスズ(GeSn1−x、0≦x≦1)ウエハを含むことができる。
いくつかの実施形態では、付加的エピタキシャルゲルマニウム層が、ゲルマニウム基板にわたって成長される。エピタキシャルゲルマニウム層は、埋込素子のホストになるために使用されることができ、埋込素子は、ゲルマニウムAPDと、GaAs PINと、ゲルマニウムトランジスタとから成る群から選択される。
図7は、例証的実施形態による、層状構造100を成長させるプロセス700のフローチャートである。プロセスは、第1の格子定数を有する第1のゲルマニウム基板(例えば、図1のゲルマニウム基板102)が得られる、702において開始する。
704において、第2の格子定数を有する第2の層104(例えば、GaAs/AlAs層104)が、第1のゲルマニウム基板層102にわたって構成される。第2の層は、第1の成分(例えば、GaAs)と、第2の成分(例えば、AlAs)との複合物を有し、第1の成分と第2の成分との間に第1の比を有する。例えば、「configure(構成する)」は、(エピタキシャルに)成長させる、または配置する、または任意の他の手段によって、ある層の上に付加層を存在させることを意味する。いくつかの実施形態では、第1または第2の成分は、限定ではないが、AlP、GaP、InP、AlAs、GaAs、InAs、AlSb、GaSb、およびInSb等のIII−V族二元合金であってもよい。
706において、第3の格子定数を有する、第3の層(例えば、図1の付加層106)が、第2の層にわたって構成される(例えば、エピタキシャルに成長されるまたは配置される)。第3の層は、第3の成分と、第4の成分との複合物を有し、第3の成分と第4の成分との間に第2の比を有する。いくつかの実施形態では、第3または第4の成分は、限定ではないが、AlP、GaP、InP、AlAs、GaAs、InAs、AlSb、GaSb、およびInSb等のIII−V族二元合金であってもよい。第1の比および第2の比は、第1の格子定数が、第2の格子定数と第3の格子定数との間であるように選択される。このように、第1のゲルマニウム基板と第2の層との間の格子不整合によって引き起こされる歪みは、第2の層と第3の層との間の(反対方向の)格子不整合によって相殺されることができる。具体的には、第2の層の厚さおよび第3の層の厚さは、少なくとも部分的に、層の厚さと、隣接する層間の格子定数差とによって定義される、層状構造内の全歪みが、ゼロに近接するように選定される。
本明細書に説明される成長および/または堆積は、化学蒸着(CVD)、有機金属気相成長法(MOCVD)、有機金属気相エピタキシ(OMVPE)、原子層堆積(ALD)、分子ビームエピタキシ(MBE)、ハライド気相エピタキシ(HVPE)、パルスレーザ堆積(PLD)、および/または物理蒸着(PVD)のうちの1つ以上のものを使用して実施されてもよい。
本明細書に説明されるように、層は、表面を被覆する、実質的に均一な材料の厚さを意味する。層は、連続的または不連続的(すなわち、材料の領域間に間隙を有する)のいずれかであることができる。例えば、層は、表面を完全または部分的に被覆する、または集合的に層(すなわち、選択領域エピタキシを使用して形成される領域)を画定する、離散領域に区画化されることができる。
「モノリシックに統合される」は、典型的には、表面上に配置される層を堆積させることによって、基板の表面上に形成されることを意味する。
「〜上に配置される」は、下層の材料または層の「上に存在する」を意味する。本層は、好適な表面を確保するために必要である、転位層等の中間層を含んでもよい。例えば、材料が、「基板上に配置される」ように説明される場合、これは、(1)材料が、基板と密着している、または(2)材料が、基板上に常駐する、1つ以上の転位層と接触していることのいずれかを意味し得る。
単結晶は、実質的に1つのタイプの単位胞のみを含む結晶構造を意味する。しかしながら、単結晶層は、積層欠陥、転位、または他の一般的に発生する結晶欠陥等のいくつかの結晶欠陥を示し得る。
単一ドメインは、単位胞の実質的に1つの構造のみと、その単位胞の実質的に1つの配向のみを含む結晶構造を意味する。言い換えると、単一ドメイン結晶は、双ドメインまたは反位相ドメインを呈さない。
単相は、単結晶および単一ドメインの両方である、結晶構造を意味する。
基板は、その上に堆積層が形成される材料を意味する。例示的な基板は、限定ではないが、ウエハが均一な厚さの単結晶シリコンまたはゲルマニウムを含むバルクゲルマニウムウエハ、バルクシリコンウエハ、バルクシリコンハンドルウエハ上に配置される二酸化ケイ素の層上に配置されるシリコンの層を含むシリコン・オン・インシュレータウエハ等の複合ウエハ、または図6に関連して説明されるような、多孔性ゲルマニウム、酸化物およびシリコンにわたるゲルマニウム、シリコンにわたるゲルマニウム、パターン化されたゲルマニウム、ゲルマニウムにわたるゲルマニウムスズ、および/または同等物、またはその上またはその中に素子が形成される基部層の役割を果たす、任意の他の材料を含む。基板層およびバルク基板としての使用のための用途の機能として好適である、そのような他の材料の実施例は、限定ではないが、アルミナ、ガリウム砒素、燐化インジウム、シリカ、二酸化ケイ素、硼珪酸ガラス、パイレックス(登録商標)ガラス、およびサファイアを含む。基板は、単一のバルクウエハまたは複数の副層を有してもよい。具体的には、基板(例えば、シリコン、ゲルマニウム等)は、複数の非継続的な多孔性部分を含んでもよい。複数の非継続的な多孔性部分は、異なる密度を有してもよく、水平に分散または垂直に層状にされてもよい。
ミスカット基板は、基板の結晶構造と関連付けられるものに対してある角度で配向される、表面結晶構造を含む、基板を意味する。例えば、6°のミスカットされた<100>シリコンウエハは、<110>等の別の主結晶配向に向かって6°だけ<100>の結晶配向に対して角度付けて切断されている、<100>シリコンウエハを含む。典型的には、必ずしも全てではないが、ミスカットは、最大約20°であるだろう。具体的に記載されない限り、語句「ミスカット基板」は、任意の主結晶配向を有する、ミスカットウエハを含む。すなわち、<111>ウエハは、<011>方向に向かってミスカットされ、<100>ウエハは、<110>方向に向かってミスカットされ、<011>ウエハは、<001>方向に向かってミスカットされる。
半導体は、絶縁体の伝導性と大部分の金属の伝導性との間の伝導性を有する、任意の固体物質を指す。例示的半導体層は、シリコンから構成される。半導体層は、単一のバルクウエハまたは複数の副層を含んでもよい。具体的には、シリコン半導体層は、複数の非継続的な多孔性部分を含んでもよい。複数の非継続的な多孔性部分は、異なる密度を有してもよく、水平に分散または垂直に層状にされてもよい。
セミコンダクタ・オン・インシュレータは、単結晶半導体層と、単相誘電層と、基板とを含む組成物を意味し、誘電層は、半導体層と基板との間に挿入される。本構造は、典型的には、単結晶シリコン基板と、非単相誘電層(例えば、アモルファス二酸化ケイ素等)と、単結晶シリコン半導体層とを含む、先行技術によるシリコン・オン・インシュレータ(「SOI」)組成物を連想させる。先行技術によるSOIウエハと本発明のセミコンダクタ・オン・インシュレータ組成物との間のいくつかの重要な差異は、以下である。
セミコンダクタ・オン・インシュレータ組成物は、単相形態を有する、誘電層を含む一方、SOIウエハは、含まない。事実上、典型的なSOIウエハの絶縁体層は、均一な単結晶ではない。
セミコンダクタ・オン・インシュレータ組成物は、シリコン、ゲルマニウム、またはシリコンゲルマニウムの「活性」層を含む一方、先行技術によるSOIウエハは、シリコン活性層を使用する。言い換えると、例示的なセミコンダクタ・オン・インシュレータ組成物は、限定ではないが、シリコン・オン・インシュレータ、ゲルマニウム・オン・インシュレータ、およびシリコンゲルマニウム・オン・インシュレータを含む。
本明細書において第2の層「上に構成される」、「上に存在する」、またはそれ「にわたる」ものとして説明および/または描写される、第1の層は、第2の層に直接隣接することができる、または1つまたはそれを上回る介在層が、第1の層と第2の層との間に存在することができる。本明細書において「直接的に」第2の層または基板「上に存在する」またはそれ「にわたる」ものとして説明および/または描写される、第1の層は、可能性として第1の層の、第2の層または基板との混合に起因して形成し得る介在合金層以外の、存在する介在層を伴わない第2の層または基板に直接隣接する。加えて、本明細書において第2の層または基板「上に」、それ「にわたって」、「直接的にその上に」、または「直接的にそれにわたって」存在するものとして説明および/または描写される、第1の層は、第2の層または基板全体、または第2の層または基板の一部を被覆し得る。
基板は、層成長の間に基板ホルダ上に設置され、そのため、上面または上側表面は、基板ホルダから最も遠い基板または層の表面である一方、底部表面または下側表面は、基板ホルダに最も近い基板または層の表面である。本明細書に描写および説明される構造のうちのいずれかは、描写されるものの上方および/または下方に付加層を伴うより大きな構造の一部であることができる。明確化のために、本明細書における図は、これらの付加層を省略し得るが、これらの付加層は、開示された構造の一部であることができる。加えて、描写される構造は、本繰り返しが図内に描写されていない場合でも、その単位で繰り返されることができる。
上記の説明から、種々の手法が、本開示の範囲から逸脱することなく、本明細書に説明される概念の実装のために使用され得ることが明白である。説明される実施形態は、全ての点で、例証的であり、かつ制限的ではないと見なされるべきである。本明細書に説明される技法および構造は、本明細書に説明される特定の実施例に限定されるものではないが、本開示の範囲から逸脱することなく、他の実施例に実装され得ることもまた、理解されたい。同様に、動作は、図面内に特定の順序に描写されるが、これは、望ましい結果を達成するために、そのような動作が示される特定の順序または順次順序で実施されること、または図示される動作の全てが実施されることを要求するものではないことを理解されたい。

Claims (20)

  1. 層状構造であって、
    第1の格子定数を有する第1のゲルマニウム基板層と、
    第2の格子定数を有し、前記第1のゲルマニウム基板層にわたってエピタキシャルに成長される第2の層であって、前記第2の層は、第1の成分と、第2の成分との複合物を有し、前記第1の成分と前記第2の成分との間に第1の比を有する、第2の層と、
    第3の格子定数を有し、前記第2の層にわたってエピタキシャルに成長される第3の層であって、前記第3の層は、第3の成分と、第4の成分との複合物を有し、前記第3の成分と前記第4の成分との間に第2の比を有し、
    前記第1の比および前記第2の比は、前記第1の格子定数が、前記第2の格子定数と前記第3の格子定数との間であるように選択される、第3の層と
    を備える、層状構造。
  2. 前記第1の成分は、前記第3の成分と同一であり、前記第2の成分は、前記第4の成分と同一である、請求項1に記載の層状構造。
  3. 前記第1の成分は、前記第3の成分と異なる、請求項1に記載の層状構造。
  4. 前記第1の成分、前記第2の成分、前記第3の成分、または前記第4の成分は、AlPと、GaPと、InPと、AlAsと、GaAsと、InAsと、AlSbと、GaSbと、InSbとから成る群から選択されるIII−V族二元合金である、請求項1に記載の層状構造。
  5. 前記第2の層は、第1の厚さを有し、前記第3の層は、第3の厚さを有し、前記第1の厚さおよび前記第3の厚さは、少なくとも部分的に、前記第1の厚さと、前記第2の厚さと、隣接する層間の格子定数差とによって定義される前記層状構造内の全歪みが、ゼロに近接するように選定される、請求項1に記載の層状構造。
  6. 前記第3の層にわたって成長される前記第2の層および前記第3の層の繰り返しをさらに備える、請求項1に記載の層状構造。
  7. 前記層状構造は、垂直共振器面発光レーザ(VCSEL)エピタキシャルウエハとして実装される、請求項1に記載の層状構造。
  8. VCSELエピタキシャルウエハは、10μm未満の撓み測定値を有する、請求項7に記載の層状構造。
  9. 前記第1のゲルマニウム基板層は、単一のゲルマニウムウエハであり、前記単一のゲルマニウムウエハの上側表面の格子定数は、バルクゲルマニウム基板と同等である、請求項1に記載の層状構造。
  10. 前記第1のゲルマニウム基板層は、シリコン層上にある酸化物層上にゲルマニウムウエハを含み、
    前記ゲルマニウムウエハの上側表面の格子定数は、バルクゲルマニウム基板と同等である、
    請求項1に記載の層状構造。
  11. 前記第1のゲルマニウム基板層は、シリコン層上にゲルマニウムウエハを含み、
    前記ゲルマニウムウエハの上側表面の格子定数は、バルクゲルマニウム基板と同等である、
    請求項1に記載の層状構造。
  12. 前記第1のゲルマニウム基板層は、2つのゲルマニウム副層間に1つ以上の多孔性のゲルマニウム副層を含み、
    前記第2の層に隣接する前記第1のゲルマニウム基板層の上側表面の格子定数は、バルクゲルマニウム基板の格子定数と同等である、
    請求項1に記載の層状構造。
  13. 前記第1のゲルマニウム基板層は、第1のゲルマニウム部分と、前記第1のゲルマニウム部分と空間的に重複しない第2のゲルマニウム部分とを有する、パターン化されたゲルマニウムウエハを含み、
    前記パターン化されたゲルマニウムウエハ内の第1の領域または第2の領域の上側表面の格子定数は、バルクゲルマニウム基板と同等である、
    請求項1に記載の層状構造。
  14. 前記第1のゲルマニウム基板層は、ゲルマニウムウエハにわたって成長されるゲルマニウムスズ(GeSn1−x、0≦x≦1)ウエハの層状構造を含む、請求項1に記載の層状構造。
  15. 前記第1のゲルマニウム基板層にわたって成長されるエピタキシャルゲルマニウム層であって、前記エピタキシャルゲルマニウム層は、埋込素子をホストするために使用され、前記埋込素子は、ゲルマニウムAPDと、GaAs PINと、ゲルマニウムトランジスタとから成る群から選択される、エピタキシャルゲルマニウム層
    をさらに備える、請求項1に記載の層状構造。
  16. 第2のゲルマニウム層であって、前記第2のゲルマニウム層は、前記第1の格子定数を有し、前記第3の層の真上または間接的にその上方にある、第2のゲルマニウム層と、
    第4の層であって、前記第4の層は、前記第2のゲルマニウム層にわたってエピタキシャルに成長される前記第1の成分と、前記第2の成分とを有し、
    前記第4の層の中の前記第1の成分と前記第2の成分との間の第3の比は、前記第2のゲルマニウム層の下方の層からの全歪みを相殺するために使用される前記第4の層の第3の格子定数を提供するために選定される、第4の層と
    をさらに備える、請求項1に記載の層状構造。
  17. 層状構造を成長させるための方法であって、
    第1の格子定数を有する第1のゲルマニウム基板層を取得することと、
    前記第1のゲルマニウム基板層にわたって、第2の格子定数を有する第2の層をエピタキシャルに構成することであって、前記第2の層は、第1の成分と、第2の成分との複合物を有し、前記第1の成分と前記第2の成分との間に第1の比を有する、ことと、
    前記第2の層にわたって、第3の格子定数を有する第3の層をエピタキシャルに構成することであって、前記第3の層は、第3の成分と、第4の成分との複合物を有し、前記第3の成分と前記第4の成分との間に第2の比を有し、
    前記第1の比および前記第2の比は、前記第1の格子定数が、前記第2の格子定数と前記第3の格子定数との間であるように選択される、ことと
    を含む、方法。
  18. 前記第3の層の真上または間接的にその上方にある前記第1の格子定数を有する第2のゲルマニウム層を構成することと、
    前記第2のゲルマニウム層にわたってエピタキシャルに成長される前記第1の成分と、前記第2の成分とを有する第4の層を構成することであって、
    前記第4の層内の前記第1の成分と前記第2の成分との間の第3の比は、前記第2のゲルマニウム層の下方の層からの全歪みを相殺するために使用される前記第4の層の第3の格子定数を提供するために選定される、ことと
    をさらに含む、請求項17に記載の方法。
  19. 前記第2の層は、第1の厚さを有し、前記第3の層は、第3の厚さを有し、前記第1の厚さおよび前記第3の厚さは、少なくとも部分的に、前記第1の厚さと、前記第2の厚さと、隣接する層間の格子定数差とによって定義される前記層状構造内の全歪みが、ゼロに近接するように選択される、請求項17に記載の方法。
  20. 前記第1のゲルマニウム基板層は、第1のゲルマニウム部分と、前記第1のゲルマニウム部分に空間的に重複しない第2のゲルマニウム部分とを有するパターン化されたゲルマニウムウエハを含み、
    前記パターン化されたゲルマニウムウエハ内の第1の領域または第2の領域の上側表面の格子定数は、バルクゲルマニウム基板と同等である、
    請求項17に記載の方法。
JP2020527942A 2017-11-22 2018-11-21 歪み平衡半導体構造 Ceased JP2021504943A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762589994P 2017-11-22 2017-11-22
US62/589,994 2017-11-22
US201762607857P 2017-12-19 2017-12-19
US62/607,857 2017-12-19
PCT/US2018/062333 WO2019104232A1 (en) 2017-11-22 2018-11-21 A strain-balanced semiconductor structure

Publications (1)

Publication Number Publication Date
JP2021504943A true JP2021504943A (ja) 2021-02-15

Family

ID=64734118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020527942A Ceased JP2021504943A (ja) 2017-11-22 2018-11-21 歪み平衡半導体構造

Country Status (8)

Country Link
US (1) US11005231B2 (ja)
EP (1) EP3714482A1 (ja)
JP (1) JP2021504943A (ja)
KR (1) KR102557608B1 (ja)
CN (1) CN111492464A (ja)
SG (1) SG11202002830TA (ja)
TW (1) TWI805649B (ja)
WO (1) WO2019104232A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023248654A1 (ja) * 2022-06-20 2023-12-28 ソニーグループ株式会社 面発光レーザ及び測距装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Jx金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761916B1 (ja) * 2019-11-29 2020-09-30 Jx金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
EP4280399A1 (en) * 2022-05-18 2023-11-22 Imec VZW Vertical laser emitter and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963949A (en) * 1988-09-30 1990-10-16 The United States Of America As Represented Of The United States Department Of Energy Substrate structures for InP-based devices
US5548128A (en) 1994-12-14 1996-08-20 The United States Of America As Represented By The Secretary Of The Air Force Direct-gap germanium-tin multiple-quantum-well electro-optical devices on silicon or germanium substrates
JP2000349393A (ja) * 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
US20020076906A1 (en) * 2000-12-18 2002-06-20 Motorola, Inc. Semiconductor structure including a monocrystalline film, device including the structure, and methods of forming the structure and device
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7622363B2 (en) * 2003-05-06 2009-11-24 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
EP1583139A1 (en) * 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
US8362460B2 (en) * 2006-08-11 2013-01-29 Cyrium Technologies Incorporated Method of fabricating semiconductor devices on a group IV substrate with controlled interface properties and diffusion tails
US7791063B2 (en) * 2007-08-30 2010-09-07 Intel Corporation High hole mobility p-channel Ge transistor structure on Si substrate
US8053810B2 (en) * 2007-09-07 2011-11-08 International Business Machines Corporation Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
EP2541589B1 (en) * 2011-06-30 2013-08-28 Siltronic AG Layered semiconductor substrate and method for manufacturing it
US8981382B2 (en) * 2013-03-06 2015-03-17 Iqe Rf, Llc Semiconductor structure including buffer with strain compensation layers
EP2983195A1 (en) * 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
CN111095578B (zh) 2017-09-18 2023-10-27 坦佩雷大学基金会 半导体多层结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
G. D. COLE, Y. BAI, M. ASPELMEYER, AND E. A. FITZGERALD: "Free-standing AlxGa1-xAs heterostructures by gas-phase etching of germanium", APPLIED PHYSICS LETTERS, vol. 96, JPN7023000463, 2010, US, pages 1 - 3, ISSN: 0004980733 *
M. D'HOND, Z.-Q. YU, B. DEPRETER, C. SYS, I. MOERMAN, P. DEMEESTER, AND P. MIJLEMANS: "High quality InGaAs/AlGaAs lasers grown on Ge substrate", J. CRYSTAL GROWTH, vol. 195, JPN7023000462, 1998, NL, pages 655 - 659, ISSN: 0004980732 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023248654A1 (ja) * 2022-06-20 2023-12-28 ソニーグループ株式会社 面発光レーザ及び測距装置

Also Published As

Publication number Publication date
SG11202002830TA (en) 2020-04-29
US11005231B2 (en) 2021-05-11
TWI805649B (zh) 2023-06-21
US20190157834A1 (en) 2019-05-23
EP3714482A1 (en) 2020-09-30
KR102557608B1 (ko) 2023-07-19
CN111492464A (zh) 2020-08-04
TW201935788A (zh) 2019-09-01
WO2019104232A1 (en) 2019-05-31
KR20200083619A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
JP2021504943A (ja) 歪み平衡半導体構造
TWI609485B (zh) 以鍺爲基礎之量子井裝置
US20210257809A1 (en) Strain-balanced semiconductor structure
US20170170283A1 (en) Iii-nitride structures grown on silicon substrates with increased compressive stress
US20070128743A1 (en) Process of producing group III nitride based reflectors
US7432175B2 (en) Quantum dots nucleation layer of lattice mismatched epitaxy
CN109964302A (zh) 集成的外延金属电极
US7968438B2 (en) Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
Iwabuchi et al. Ga‐polar GaN film grown by MOVPE on cleaved ScAlMgO4 (0001) substrate with millimeter‐scale wide terraces
JP6937784B2 (ja) 歪み管理のための希土類プニクタイド
Vanhollebeke et al. Compliant substrate technology: integration of mismatched materials for opto-electronic applications
Berger et al. In-situ growth monitoring of AlInN/AlGaN distributed Bragg reflectors for the UV-spectral range
US20190027574A1 (en) Metal Electrode With Tunable Work Functions
US20070003697A1 (en) Lattice-matched AllnN/GaN for optoelectronic devices
WO2016072122A1 (ja) 半導体装置およびその製造方法
US6594293B1 (en) Relaxed InxGa1-xAs layers integrated with Si
US8471264B2 (en) Method of manufacturing GaN substrate, method of manufacturing epitaxialwafer, method of manufacturing semiconductor device and epitaxialwafer
JP2014522581A (ja) 半導体デバイス用の欠陥低減構造
US6589335B2 (en) Relaxed InxGa1-xAs layers integrated with Si
US10930497B2 (en) Semiconductor substrate and method for producing a semiconductor substrate
US11025029B2 (en) Monolithic III-V nanolaser on silicon with blanket growth
US20090169843A1 (en) Low-Defect-Density Crystalline Structure and Method for Making Same
Schenk et al. Study of (Al, Ga) N Bragg mirrors grown on Al2O3 (0001) and Si (111) by metalorganic vapor phase epitaxy
US20240154059A1 (en) Method of controlling bow in a semiconductor structure, semiconductor structure, and semiconductor device
JP2007180270A (ja) 化合物半導体エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230425

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230810

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20231215