KR102557608B1 - 스트레인-밸런싱된 반도체 구조물 - Google Patents

스트레인-밸런싱된 반도체 구조물 Download PDF

Info

Publication number
KR102557608B1
KR102557608B1 KR1020207017715A KR20207017715A KR102557608B1 KR 102557608 B1 KR102557608 B1 KR 102557608B1 KR 1020207017715 A KR1020207017715 A KR 1020207017715A KR 20207017715 A KR20207017715 A KR 20207017715A KR 102557608 B1 KR102557608 B1 KR 102557608B1
Authority
KR
South Korea
Prior art keywords
layer
germanium
component
lattice constant
layered structure
Prior art date
Application number
KR1020207017715A
Other languages
English (en)
Other versions
KR20200083619A (ko
Inventor
앤드류 클락
로드니 펠젤
앤드류 존슨
앤드류 마틴 요엘
에이단 존 데일리
아담 크리스토퍼 얀들
Original Assignee
아이큐이, 피엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이큐이, 피엘씨 filed Critical 아이큐이, 피엘씨
Publication of KR20200083619A publication Critical patent/KR20200083619A/ko
Application granted granted Critical
Publication of KR102557608B1 publication Critical patent/KR102557608B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from other groups of the Periodic Table than the materials of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/02—MBE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

계층화된 구조물을 성장시키기 위한 시스템들 및 방법들이 본 명세서에 설명된다. 계층화된 구조물은 제1 격자 상수를 갖는 제1 게르마늄 기판 층, 제2 격자 상수를 갖고 제1 게르마늄 기판 층 위에 에피택셜방식으로 성장되는 제2 층 - 제2 층은 제1 성분 및 제2 성분의 복합물을 갖고, 제1 성분과 제2 성분 사이의 제1 비를 가짐 -, 및 제3 격자 상수를 갖고 제2 층 위에 에피택셜방식으로 성장되는 제3 층 - 제3 층은 제3 성분 및 제4 성분의 복합물을 갖고, 제3 성분과 제4 성분 사이의 제2 비를 가짐 - 을 포함하고, 제1 비 및 제2 비는, 제1 격자 상수가 제2 격자 상수와 제3 격자 상수 사이에 있도록 선택된다.

Description

스트레인-밸런싱된 반도체 구조물
본 출원은, 2017년 11월 22일자로 출원된 미국 가특허 출원 제62/589,994호, 및 2017년 12월 19일자로 출원된 미국 가특허 출원 제62/607,857호의 35 U.S.C. §119(e) 하의 이익을 주장하며, 상기 출원 둘 모두는 그 전체가 본 명세서에 참조로서 포함되어 있다.
본 출원은 반도체 구조물을 스트레인 밸런싱(strain balancing)하기 위한 게르마늄(Ge) 기판 또는 에피택셜 층의 사용에 관한 것이다.
수직 공동 표면 방출 레이저(vertically-cavity surface-emitting laser; VCSEL)는 반도체 구조물의 최상부 표면으로부터 수직인 레이저 빔 방출을 갖는 유형의 반도체 레이저 다이오드이다. 650 nm 내지 1300 nm의 파장들을 위한 VCSEL들은 통상적으로 갈륨 비소(GaAs) 및 알루미늄 갈륨 비소(AlxGa(1-X)As)로부터 형성된 분산형 브래그 반사기(distributed Bragg reflector; DBR)를 갖는 GaAs 기판들 상에 성장된다. 이러한 GaAs-AlGaAs 시스템은, AlxGa1-xAs(넓은 범위의 x의 경우)가 통상적으로 GaAs 기판에 대한 격자 매칭으로 간주되기 때문에 널리 사용되어 왔다. 더 복잡한 설계들을 갖는 차세대 VCSEL들은, 더 높은 레벨의 결정질 결함들 및 스택들의 증가된 두께에 의해 야기되는 증가된 웨이퍼 바우(bow)로 인해 GaAs-AlGaAs 시스템 내의 가정된 격자 매칭이 더 이상 수용가능하지 않은 더 두꺼운 에피 스택들을 초래할 것이다. 이러한 상황은 GaAs 및 AlAs를 통합한 설계들에 의해 악화되는데, 이는 두꺼운 스택에서 격자 미스매치가 증가되는 한편 더 긴 파장들로 이동하고자 하는 소망이 층 두께들을 증가시킬 것이기 때문이다. 두께에서의 증가는 기판과 기판 위에 성장된 다른 층들 사이의 증가된 전체 격자 미스매치를 생성하여, 반도체 구조물 내의 증가된 스트레인을 초래할 수 있다. 스트레인 및 격자 미스매치는 VCSEL의 안정성을 감소시키는 반도체 웨이퍼 내의 바우에 기여한다.
반도체 구조물을 스트레인 밸런싱하기 위한 기판 또는 에피택셜 층으로서 게르마늄(Ge)의 사용을 위한 계층화된 구조물(layered structure)이 본 명세서에 설명된다. 계층화된 구조물은 제1 격자 상수를 갖는 제1 게르마늄 기판 층, 및 제2 격자 상수를 갖고 제1 게르마늄 기판 층 위에 에피택셜방식으로(epitaxially) 성장되는 제2 층을 포함한다. 제2 층은 제1 성분(constituent) 및 제2 성분의 복합물(composite)을 갖고, 제1 성분과 제2 성분 사이의 제1 비(ratio)를 갖는다. 제3 격자 상수를 갖는 제3 층이 제2 층 위에 에피택셜방식으로 성장된다. 제3 층은 제3 성분 및 제4 성분의 복합물을 갖고, 제3 성분과 제4 성분 사이의 제2 비를 갖는다. 제1 비 및 제2 비는, 제1 격자 상수가 제2 격자 상수와 제3 격자 상수 사이에 있도록 선택된다.
일부 실시예들에서, 제2 층의 제1 성분은 제3 층의 제3 성분과 동일하고, 제2 층의 제2 성분은 제3 층의 제4 성분과 동일하다. 일 실시예에서, 제1 성분은 제3 성분과는 상이하다.
일부 실시예들에서, 제3 계층화된 구조물의 제1, 제2, 제3 또는 제4 성분은 AlP, GaP, InP, AlAs, GaAs, InAs, AlSb, GaSb, 및 InSb로 이루어진 그룹으로부터 선택되는 III-V 이원 합금(binary alloy)이다.
일부 실시예들에서, 계층화된 구조물의 제2 층은 제1 두께를 갖고 제3 층은 제3 두께를 가지며, 제1 두께 및 제3 두께는, 제1 두께, 제2 두께 및 인접한 층들 사이의 격자 상수 차이들에 의해 적어도 부분적으로 정의되는 계층화된 구조물에서의 전체 스트레인이 제로에 가깝도록 선택된다. 일부 실시예들에서, 제2 층 및 제3 층의 반복물이 제3 층 위에 성장된다.
일부 실시예들에서, 계층화된 구조물은 수직 공동 표면 방출 레이저(VCSEL) 에피택셜 웨이퍼로서 구현된다. 일부 실시예들에서, VCSEL 에피택셜 웨이퍼는 10 ㎛ 미만인 바우 측정치(bow measurement)를 갖는다. 일부 실시예들에서, 계층화된 구조물의 제1 게르마늄 기판 층은 단일 게르마늄 웨이퍼이고, 단일 게르마늄 웨이퍼의 상부 표면의 격자 상수는 벌크 게르마늄 기판과 동등하다. 일부 실시예들에서, 계층화된 구조물의 제1 게르마늄 기판 층은 실리콘 층 상에 있는 산화물 층 상의 게르마늄 웨이퍼를 포함한다. 게르마늄 웨이퍼의 상부 표면의 격자 상수는 벌크 게르마늄 기판과 동등하다.
일부 실시예들에서, 제1 게르마늄 기판 층은 실리콘 층 상의 게르마늄 웨이퍼를 포함하고, 게르마늄 웨이퍼의 상부 표면의 격자 상수는 벌크 게르마늄 기판과 동등하다. 일부 실시예들에서, 제1 게르마늄 기판 층은 벌크 게르마늄 웨이퍼 내에 하나 이상의 다공성 게르마늄 층을 포함하고, 제2 층에 인접한 벌크 게르마늄 웨이퍼의 상부 표면의 격자 상수는 (다공성 부분 없이) 벌크 게르마늄 기판의 격자 상수와 동등하다.
일부 실시예들에서, 제1 게르마늄 기판 층은 제1 게르마늄 부분 및 제1 게르마늄 부분과 공간적으로 비중첩되는 제2 게르마늄 부분을 갖는 패터닝된 게르마늄 웨이퍼를 포함하고, 패터닝된 게르마늄 웨이퍼 내의 제1 영역 또는 제2 영역의 상부 표면의 격자 상수는 벌크 게르마늄 기판과 동등하다.
일부 실시예들에서, 계층화된 구조물의 제1 게르마늄 기판 층은 게르마늄 웨이퍼 위에 성장되는 게르마늄 주석(GexSn1-x, 0≤x≤1) 웨이퍼의 계층화된 구조물을 포함한다. 일부 실시예들에서, 제1 게르마늄 기판 층 위에 성장되는 에피택셜 게르마늄 층을 더 포함하고, 에피택셜 게르마늄 층은 임베디드 디바이스(embedded device)를 호스팅하기 위해 사용되고, 임베디드 디바이스는 게르마늄 APD, GaAs PIN 및 게르마늄 트랜지스터로 이루어진 그룹으로부터 선택된다. 일부 실시예들에서, 계층화된 구조물은, 직접적으로 또는 간접적으로 제3 층 위에 있는, 제1 격자 상수를 갖는 제2 게르마늄 층, 및 제2 게르마늄 층 위에 에피택셜방식으로 성장되는 제1 성분 및 제2 성분을 갖는 제4 층을 더 포함하고, 제4 층 내의 제1 성분과 제2 성분 사이의 제3 비는, 제2 게르마늄 층 아래의 층들로부터의 전체 스트레인을 상쇄(offset)하기 위해 사용되는 제4 층의 제3 격자 상수를 렌더링하도록 선택된다.
본 개시의 추가적 특징들, 그 성질 및 다양한 이점들은, 첨부된 도면들과 함께 취해진 하기 상세한 설명의 고려 시에 자명해질 것이다.
도 1은 예시적인 실시예에 따라 게르마늄 기판 상에 스트레인 밸런싱된 수직 공동 표면 방출 레이저를 성장시키는 계층화된 구조물을 도시한다.
도 2는 예시적인 실시예에 따라 중간 게르마늄 층을 포함하는 게르마늄 기판 상에 스트레인 밸런싱된 수직 공동 표면 방출 레이저를 성장시키는 계층화된 구조물을 도시한다.
도 3은 일 실시예에 따라 각각 상이한 유형들의 기판들 사이의 격자 미스매치, 웨이퍼 바우 및 웨이퍼 워프를 비교하는 데이터 플롯 도면들을 도시하는 예시적인 도면(300)을 제공한다.
도 4는 예시적인 실시예에 따른 플롯 표시 웨이퍼 바우의 도시이다.
도 5는 예시적인 실시예에 따른 다양한 계층화된 구조물들의 격자 전위(dislocation)의 도시이다.
도 6은 예시적인 실시예에 따라 도 1 및 도 2와 관련하여 설명된 게르마늄 기판(102)에 대한 다양한 예시적인 기판 구조물들의 도시이다.
도 7은 예시적인 실시예에 따른 계층화된 구조물(100)을 성장시키는 프로세스(700)의 흐름도이다.
본 명세서에 설명된 구조물들 및 방법들은 스트레인 밸런싱된 반도체 구조물을 제공한다. 예를 들어, 본 명세서에 설명된 반도체 구조물은 VCSEL들에 적용될 수 있다. 본 명세서에 개시된 구조물들 및 방법들은 게르마늄 기판들 위에 GaAsAl 층들을 성장시키는 것을 포함한다.
도 1은 예시적인 실시예에 따른 계층화된 구조물(100)을 예시하는 예시적인 도면을 도시한다. 도 1에 도시된 층 구조물(100)은 분자 빔 에피택시(molecular beam epitaxy; MBE), 금속 유기 기상 에피택시(metalorganic vapor phase epitaxy; MOCVD) 또는 다른 널리 공지된 에피택셜 증착 기술들 중 어느 하나인 단일 에피택셜 프로세스에서 제조될 수 있다. 프로세스에 의해 요구되는 바와 같이, 재료를 증착하는 증착 툴은 단일 챔버일 수 있거나, 또는 프로세스의 특정 부분들이 상이한 상호연결된 챔버들에서 수행되거나 다수의 증착 툴들이 사용될 수 있는 널리 공지된 클러스터 툴 포맷들 중 임의의 것을 사용할 수 있다. 예를 들어, 추가적인 층들(106)은 IV족 층들, III-V 반도체 층들, 희토류 프닉타이드(rare earth pnictide) 층들, 희토류 산화물 층들 등을 포함할 수 있지만, 이에 제한되지 않는다.
도 1의 계층화된 구조물(100)은 게르마늄 기판(102), 기판(102) 위에 성장되는 GaAs/AlAs 층(104), 및 GaAs/AlAs 층(104) 위에 성장되는 추가적인 층들(106)을 포함한다. 일부 실시예들에서, 층(104)은 GaAs 및 AlAs의 다수의 서브층들을 포함할 수 있다. 일부 실시예들에서, (예를 들어, VCSEL에서) 층(104) 내의 알루미늄의 농도에서의 증가는, 예를 들어, VSCEL에서 층(104)을 성장시키기 위해 종래의 GaAs 기판이 사용되면 격자 미스매치를 초래할 수 있고, 층(104)은 3 마이크로미터(3 ㎛) 이상의 두께를 가질 수 있고, 104 층의 AlAs 서브층과 종래의 GaAs 기판 사이에 존재하는 격자 미스매치는, 층(104)의 전체 두께의 다수의 서브층들 위에서 미스매치가 합산될 때 상당한 효과를 가질 수 있다. 또한, GaAs 기판 상에 성장되는 임의의 층이 어느 정도의 격자 미스매치를 가질 수 있기 때문에, GaAs 상에 성장되는 층의 조성 때문에 격자 미스매치가 증가할 때 또는 GaAs 층 쌍들의 다수의 반복물들이 반도체 구조물 내에서 사용될 때, 격자 미스매치는 상당할 수 있다. 격자 미스매치는 구조물(200) 내의 바우를 초래할 수 있는데, 예를 들어, 구조물(100)에 대응하는 클램핑되지 않은 웨이퍼의 중앙 표면의 중심 포인트는 중앙 표면으로부터 기준 평면으로 편향될 수 있다. 얻어진 바우는 웨이퍼의 크기에 따라 증가하는 곡률의 반경을 가질 수 있고, 예를 들어, 웨이퍼가 더 클수록, 바우에 대응하는 곡률의 반경은 더 상당해질 수 있다. 예를 들어, 200 mm 웨이퍼 내의 바우에 대응하는 곡률의 반경은 100 mm 웨이퍼 내의 바우에 대응하는 곡률의 반경보다 클 것이다. 바우는 GaAs 기반 레이저 구조물들의 확장가능성을 제한할 수 있다. 따라서, GaAs 기판의 사용 때문에 격자 미스매치에 의해 초래되는 바우를 회피 또는 감소시키기 위해, 계층화된 구조물(100)에서 게르마늄(102)의 기판이 사용되어 높은 농도의 Al로 GaAs/AlAs 층(104)을 성장시킨다. 게르마늄 층의 격자 상수는 GaAs/AlAs 층들의 격자 상수와 비교가능한데, 예를 들어, 게르마늄 웨이퍼의 격자 상수는 통상적으로 GaAs 층과 AlAs 층의 격자 상수 사이이다. 따라서, 게르마늄 층은 계층화된 구조물(100)에서 GaAs/AlAs 층들을 성장시킴으로써 초래되는 격자 미스매치를 감소시키기 위해 사용될 수 있다. 게르마늄의 영률(Young’s modulus)은 90 x 109 Pa(GaAs의 영률, 즉, 85 x 109 Pa 초과)이고, 게르마늄은 GaAs보다 양호한 기계적 강도를 도출하고, 따라서 바우가 웨이퍼 상의 상당한 영역에 영향을 미칠 수 있을 때 200 mm 웨이퍼에 대한 종래의 GaAs 기판보다 강한 기판(102)을 제공할 수 있다. 추가적으로, 게르마늄은 GaAs보다 훨씬 낮은 에칭-피치 밀도를 갖고, 이는 감소된 불순물들을 갖는 웨이퍼를 생성하지만, 웨이퍼들에는 고유의 결함들이 공급될 수 있다
일부 실시예들에서, 계층화된 구조물(100)은 게르마늄 기판(102)과 GaAs/AlAs 층(104) 사이의 하나 이상의 중간 층을 포함할 수 있다. 일부 예들에서, 중간 층은 일반적인 III-V 층일 수 있다.
도 2는 예시적인 실시예에 따른 계층화된 구조물(200)을 예시하는 예시적인 도면을 도시한다. 계층화된 구조물(200)은 계층화된 구조물(100) 상에 구축될 수 있다. 예를 들어, 제2 게르마늄 층(208)은, GaAs/AlAs의 다른 층 스택이 제2 게르마늄 층(208) 위에 성장될 수 있도록 추가적인 층(들)(106)의 최상부 상에 에피택셜방식으로 성장될 수 있다.
일부 실시예들에서, 제2 게르마늄 층(208)(또는 다수의 게르마늄 층들)은 계층화된 구조물(200)에서 성장된다. 일부 실시예들에서, 층(208)은 또한 Ge1-x-ySixSny(0 ≤ x, y ≤ 1) 형태의 그룹 IV 합금일 수 있고, 이는 x=y=0일 때 게르마늄 층과 동등하다. 중간 게르마늄 층은 층(104) 내의 높은 농도의 알루미늄에 대해 격자 매칭을 개선시킨다. 이는 기판 층(102)과 층(104) 사이의 스트레인을 감소시킨다. 층들(102 및 104) 사이의 스트레인에서의 감소는 층(200)의 안정성을 증가시킨다. 2개의 게르마늄 층들(102 및 208)은 단지 예시적인 목적으로 도 2에 도시됨을 주목한다. 구조물(200)의 안정성을 증가시키기 위해 단일 계층화된 구조물에서 게르마늄 층 및 게르마늄 층 위에 성장되는 GaAs/AlAs 층의 다수의 반복물이 이용될 수 있도록 다수의(둘 초과의) 게르마늄 층들이 계층화된 구조물에서 사용될 수 있다.
일부 실시예들에서, 게르마늄 층(102 및 208)의 두께는 상이할 수 있다. 제2 게르마늄 층(208)의 두께는 제2 게르마늄 층(208) 아래의 다양한 층들 또는 제2 게르마늄 층(208) 위의 층들에 의해 도입되는 격자 미스매치에 의존할 수 있다. 일부 실시예들에서, 하나 초과의 중간 게르마늄 층이 격자 구조물(200)에서 성장되어 격자 구조물(200)에서 안정성을 유도할 수 있다.
도 3은 일 실시예에 따라 각각 상이한 유형들의 기판들 사이의 격자 미스매치, 웨이퍼 바우 및 웨이퍼 워프를 비교하는 데이터 플롯 도면들(302, 308 및 314)을 도시하는 예시적인 도면(300)을 제공한다. 데이터 플롯(302)은 GaAs 웨이퍼와 Ge 웨이퍼 사이의 성능들을 비교하기 위한 성능 메트릭으로서 두께 및 격자 미스매치의 곱을 사용한다. 막대(304)는 GaAs 웨이퍼 및 GaAs 웨이퍼 위의 에피택셜 필름의 계층화된 구조물의 두께 및 격자 미스매치의 곱을 표현한다. 막대(306)는 (도 1의 100과 유사하게) Ge 웨이퍼 및 Ge 웨이퍼 위의 에피택셜 필름을 갖는 계층화된 구조물의 두께 및 격자 미스매치의 곱을 표현한다. 도 3에 도시된 바와 같이, GaAs 웨이퍼의 두께 및 이를 사용하기 위한 격자 미스매치의 곱은 대략 0.4이고, 막대(306)에 도시된 바와 같이 Ge 웨이퍼가 대신 사용될 때 -.05로 감소된다.
데이터 플롯(308)은 GaAs 웨이퍼와 Ge 웨이퍼 사이의 성능들을 비교하기 위한 성능 메트릭으로서 웨이퍼 바우의 측정치를 사용한다. 막대(310)는 GaAs 웨이퍼 및 GaAs 웨이퍼 위의 에피택셜 필름의 계층화된 구조물에 생성된 바우의 측정치를 표현한다. 막대(312)는 (도 1의 100과 유사하게) Ge 웨이퍼 및 Ge 웨이퍼 위의 에피택셜 필름을 갖는 계층화된 구조물에 생성된 바우의 측정치를 표현한다. 도 3에 도시된 바와 같이, 기판으로서 GaAs 웨이퍼를 사용하여 생성된 바우는 대략 90 ㎛이고, 막대(312)에 도시된 바와 같이 Ge 웨이퍼가 대신 사용될 때 -5 ㎛으로 감소된다.
데이터 플롯(314)은 GaAs 웨이퍼와 Ge 웨이퍼 사이의 성능들을 비교하기 위한 성능 메트릭으로서 웨이퍼 워프의 측정치를 사용한다. 막대(316)는 GaAs 웨이퍼 및 GaAs 웨이퍼 위의 에피택셜 필름의 계층화된 구조물에 생성된 워프의 측정치를 표현한다. 막대(318)는 (도 1의 100과 유사하게) Ge 웨이퍼 및 Ge 웨이퍼 위의 에피택셜 필름을 갖는 계층화된 구조물에 생성된 워프의 측정치를 표현한다. 도 3에 도시된 바와 같이, 기판으로서 GaAs 웨이퍼를 사용하여 생성된 워프는 대략 180 ㎛이고, 막대(318)에 도시된 바와 같이 Ge 웨이퍼가 대신 사용될 때 40 ㎛으로 감소된다.
두께 및 격자 매칭의 곱, 웨이퍼 바우, 및 웨이퍼 워프의 측정치에서 마킹된 감소는 게르마늄 기판이 GaAs와 AlAs의 격자 상수 사이의 격자 상수를 갖기 때문이고, 따라서 GaAs 층에 의해 Ge 층 상에 가해지는 응력은 Ge 층 상의 AlAs에 의해 가해지는 응력과 반대 방향이고 따라서 반대 응력들이 어느 정도까지 상호 제거될 수 있다. 기판이 GaAs인 경우, GaAs 기판이 가장 작은 또는 GaAs 기판 위의 재료와 동일한 격자 상수를 갖기 때문에 GaAs/AlAs 층들은 동일한 방향에서 에피택셜 필름의 응력을 가한다.
도 4는 예시적인 실시예에 따라 Ge 기판 또는 GaAs 기판을 각각 사용하는 계층화된 구조물들의 3차원 맵들의 플롯을 도시한다. 3-D 맵(402)은 (도 1의 100과 유사하게) Ge 웨이퍼 및 Ge 웨이퍼 위의 에피택셜 필름을 갖는 계층화된 구조물의 맵이다. 3-D 맵(404)은 GaAs 웨이퍼 및 GaAs 웨이퍼 위의 에피택셜 필름의 계층화된 구조물이다. 3-D 맵(404)으로부터 자명한 바와 같이, GaAs 웨이퍼 및 에피택셜 필름들에 의해 생성된 바우의 높은 레벨은 완전한 웨이퍼 맵을 달성하기 위해 최대 허용가능한 바우를 초과하였다. 도 4는 GaAs 및 Ge 기판들 위해 10% AlGaAs 및 90% AlGaAs로 구성된 에피택셜 필름을 포함하는 계층화된 구조물의 경우들에 대한 웨이퍼 바우를 측정한 플롯(406)을 포함한다. 플롯으로부터 자명한 바와 같이, 에피택셜 필름에 의해 GaAs 웨이퍼 상에 생성된 바우는 에피택셜 필름에 의해 Ge 기판 상에 생성된 바우보다 훨씬 더 크다. Ge 웨이퍼의 바우에서의 감소는 Ge 웨이퍼를 갖는 계층화된 구조물의 성능을 증가시킨다.
도 5는 예시적인 실시예에 따른 502, 504 및 508에 도시된 다양한 계층화된 구조물들에서 격자 전위를 예시하는 도면(500)을 도시한다. 격자 전위는 웨이퍼 상의 슬립 라인들에 의해 표현된다. 슬립 라인들은 웨이퍼 내부에 있고 디바이스 신뢰도 실패들을 초래하는 원인이다. 일부 실시예들에서, 큰 바우 값들을 갖는 웨이퍼들에 고유한 기계적 힘들은 계층화된 구조물의 기판 상에 슬립 라인들을 증가시키는 계층화된 구조물 내의 전위들을 생성 및 유도한다. 따라서, 웨이퍼 바우에서의 감소는 계층화된 구조물의 기판 상에서 이러한 슬립 라인들을 감소 또는 제거할 것이다. 플롯(502)은 Ge 웨이퍼의 스냅샷을 표현한다. Ge 웨이퍼의 스냅샷은 측정 아티팩트인 웨이퍼에 걸쳐 이어진 수평 라인(516)을 포함한다. 플롯(504)은 Ge 웨이퍼 및 Ge 웨이퍼 위의 에피택셜 필름의 스냅샷을 표현한다. 플롯(504)은 Ge 웨이퍼 상의 에피택셜 필름에 의해 야기되는 스트레인에 의해 Ge 웨이퍼(506)에 생성된 슬립 라인 영역들을 도시한다. 플롯(508)은 GaAs 웨이퍼 및 GaAs 웨이퍼 위의 에피택셜 필름의 스냅샷을 표현한다. 플롯(508)은 GaAs 웨이퍼 위에 성장되는 에피택셜 필름에 의해 GaAs 웨이퍼에 생성되는 슬립 라인 영역들(510, 512 및 514)을 도시한다. 스냅샷들로부터 자명한 바와 같이, Ge 웨이퍼에서보다 GaAs 웨이퍼에 더 많은 슬립 라인들이 존재한다. 이는, 에피택셜 필름에 의해 Ge 웨이퍼 상에 생성되는 응력이 GaAs 웨이퍼 상의 에피택셜 필름에 의해 생성되는 응력보다 훨씬 낮기 때문이다.
도 6은 예시적인 실시예에 따라 도 1 및 도 2와 관련하여 설명된 게르마늄 기판(102)에 대한 다양한 예시적인 기판 구조물들의 도시이다. 예를 들어, 게르마늄 기판(예를 들어, 도 1 및 도 2의 102 참조)은 단일 웨이퍼 또는 계층화된 구조물을 포함할 수 있다. 도 6에 설명된 다양한 기판 구조물들은 이들 내의 게르마늄의 다양한 부분들을 포함하는 상이한 조성들을 가질 수 있다. 예를 들어, 다양한 기판들은 게르마늄 웨이퍼(예를 들어, 602 참조), 산화물 및 실리콘 위에 성장된 게르마늄의 계층화된 구조물(예를 들어, 608 참조), 다공성 게르마늄 부분을 포함하는 게르마늄 층의 계층화된 구조물(예를 들어, 618 참조), 또는 실리콘 층 위에 성장된 게르마늄의 계층화된 구조물(예를 들어, 626 참조) 등일 수 있다. 도 6에 설명된 바와 같은 예시적인 기판 구조물들(602, 608, 618 및 626)은 성장되는 추가적인 층들에 대한 시작 템플릿으로서 기능할 수 있고, 예시적인 기판 구조물들(602, 608, 618 및 626)의 상부 표면은 벌크 게르마늄 기판의 격자 상수와 동등한 격자 상수를 갖는다. 다양한 기판 구조물들은 예를 들어, 기계적 강도, 열 전도도 및 에칭 피치 밀도와 같은 다양한 속성들에서 상이할 수 있고, 이는 결국 기판들의 조합에 기초하여 상이한 기능성들을 지원한다.
계층화된 구조물(602)은 게르마늄 웨이퍼(606)를 도시하고, 그 위에 다른 층들(604)이 성장될 수 있다. 게르마늄 웨이퍼(606)의 상부 표면은 벌크 게르마늄 기판과 실질적으로 동등한 격자 상수를 갖는다.
계층화된 구조물(608)은 게르마늄 층(612), 산화물 층(614) 및 실리콘 층(616)을 포함하는 기판 구조물(634)을 도시한다. 게르마늄 층(612)은 산화물 층(614) 위에 성장되고, 산화물 층(614)은 실리콘 층(616) 위에 성장된다. 다른 구현에서, 산화물 층(614) 위에서 게르마늄 층(612)의 성장은 본딩 프로세스의 결과일 수 있다. 계층화된 구조물(608)의 다른 층(610) 부분은 게르마늄 층(610) 위에 성장될 수 있다. 게르마늄 웨이퍼(612)의 상부 표면은 벌크 게르마늄 기판과 실질적으로 동등한 격자 상수를 갖는다.
계층화된 구조물(618)은 다공성 게르마늄 부분/서브층(624)을 포함하는 기판 구조물(636)을 도시한다. 기판 구조물(636)은 게르마늄 서브층들(622 및 640) 사이에 위치된 다공성 서브층(624)을 갖는 벌크 게르마늄 웨이퍼일 수 있다.
다른 층들(620)이 게르마늄 층(622) 위에 성장될 수 있다. 다른 구현에서, 계층화된 구조물(618)에서 원하는 격자 상수 레벨을 달성하기 위해 다공성 게르마늄 서브층(624) 및 게르마늄 서브층(640)의 다수의 반복물들이 사용될 수 있다. 게르마늄 서브층(622)은 다공성 게르마늄 서브층(624) 및 게르마늄 서브층(640)의 다수의 반복물들의 최상부 상에 성장될 수 있다. 또한 게르마늄 서브층(622)의 상부 표면인 벌크 게르마늄 웨이퍼(636)의 상부 표면은 벌크 게르마늄 기판(다공성 부분이 없음)과 실질적으로 동등한 격자 상수를 갖는다.
계층화된 구조물(626)은 게르마늄 층(630) 및 실리콘 층(632)을 포함하는 기판 구조물(638)을 도시하고, 여기서 게르마늄 층(630)은 실리콘 층(632) 위에 성장된다. 게르마늄 웨이퍼(630)의 상부 표면은 벌크 게르마늄 기판과 실질적으로 동등한 격자 상수를 갖는다.
일부 실시예들에서, 기판들(634, 636 및 638)의 격자 상수들은 계층화된 구조물(602)에서 게르마늄(606)의 격자 상수와 대략 동일하다. 일부 실시예들에서, 게르마늄(606)은 기판들(634, 636 및 638) 중 임의의 것으로 대체될 수 있다.
일부 실시예들에서, 게르마늄 기판(606)은 패터닝된 게르마늄 웨이퍼를 포함할 수 있다. 예를 들어, 게르마늄 웨이퍼는 공간적으로 비중첩 게르마늄 부분들, 예를 들어, 스트라이프들, 그리드들 등을 갖는다. 패터닝된 게르마늄 웨이퍼의 상부 표면의 격자 상수는 벌크 게르마늄 기판과 동등하다.
일부 실시예들에서, 게르마늄 기판(606)은 게르마늄 웨이퍼 위에 성장되는 게르마늄 주석(GexSn1-x, 0≤x≤1) 웨이퍼를 포함할 수 있다.
일부 실시예들에서, 추가적인 에피택셜 게르마늄 층이 게르마늄 기판 위에 성장된다. 에피택셜 게르마늄 층은 임베디드 디바이스를 호스팅하기 위해 사용될 수 있고, 임베디드 디바이스는 게르마늄 APD, GaAs PIN 및 게르마늄 트랜지스터로 이루어진 그룹으로부터 선택된다.
도 7은 예시적인 실시예에 따른 계층화된 구조물(100)을 성장시키는 프로세스(700)의 흐름도이다. 프로세스는, 제1 격자 상수를 갖는 제1 게르마늄 기판(예를 들어, 도 1의 게르마늄 기판(102))이 획득되는 702에서 시작한다.
704에서, 제2 격자 상수를 갖는 제2 층(104)(예를 들어, GaAs/AlAs 층(104))이 제1 게르마늄 기판 층(102) 위에 구성된다. 제2 층은 제1 성분(예를 들어, GaAs) 및 제2 성분(예를 들어, AlAs)의 복합물을 갖고, 제1 성분과 제2 성분 사이의 제1 비를 갖는다. 예를 들어, "구성하는 것"은 (에피택셜방식으로) 성장하는 것 또는 배치하는 것 또는 추가적인 층이 층의 최상부 상에 존재하게 하는 것을 의미한다. 일부 실시예들에서, 제1 또는 제2 성분은 AlP, GaP, InP, AlAs, GaAs, InAs, AlSb, GaSb, 및 InSb와 같은, 그러나 그에 제한되지 않는 III-V 이원 합금일 수 있다.
706에서, 제3 격자 상수를 갖는 제3 층(예를 들어, 도 1의 임의의 추가적인 층(106))이 제2 층 위에 구성(예를 들어, 에피택셜방식으로 성장 또는 배치)된다. 제3 층은 제3 성분 및 제4 성분의 복합물을 갖고, 제3 성분과 제4 성분 사이의 제2 비를 갖는다. 일부 실시예들에서, 제3 또는 제4 성분은 AlP, GaP, InP, AlAs, GaAs, InAs, AlSb, GaSb, 및 InSb와 같은, 그러나 그에 제한되지 않는 III-V 이원 합금일 수 있다. 제1 비 및 제2 비는, 제1 격자 상수가 제2 격자 상수와 제3 격자 상수 사이에 있도록 선택된다. 이러한 방식으로, 제1 게르마늄 기판과 제2 층 사이의 격자 미스매치에 의해 야기되는 스트레인은 제2 층과 제3 층 사이의 (반대 방향의) 격자 미스매치에 의해 상쇄될 수 있다. 구체적으로, 제2 층의 두께 및 제3 층의 두께는, 층들의 두께 및 인접한 층들 사이의 격자 상수 차이들에 의해 적어도 부분적으로 정의되는 계층화된 구조물에서의 전체 스트레인이 제로에 가깝도록 선택된다.
본 명세서에 설명된 성장 및/또는 증착은 화학 기상 증착(chemical vapor deposition; CVD), 금속 유기 기상 에피택시(metalorganic vapor phase epitaxy; MOCVD), 유기 금속 기상 에피택시(organometallic vapor phase epitaxy; OMVPE), 원자 층 증착(atomic layer deposition; ALD), 분자 빔 에피택시(molecular beam epitaxy; MBE), 할로겐화물 기상 에피택시(halide vapor phase epitaxy; HVPE), 펄스형 레이저 증착(pulsed laser deposition; PLD), 및/또는 물리 기상 증착(physical vapor deposition; PVD) 중 하나 이상을 사용하여 수행될 수 있다.
본 명세서에 설명된 바와 같이, 층은 표면을 커버하는 재료의 실질적으로 균일한 두께를 의미한다. 층은 연속 또는 불연속(즉, 재료의 영역들 사이에 갭들을 가짐)일 수 있다. 예를 들어, 층은 완전히 또는 부분적으로 표면을 커버하거나, 이산 영역들로 세그먼트화될 수 있고, 이는 집합적으로 층(즉, 선택적 영역 에피택시를 사용하여 형성된 영역들)을 정의한다.
모놀리식 집적은 통상적으로 표면 상에 배치된 층들을 증착함으로써 기판의 표면 상에 형성되는 것을 의미한다.
배치되는 것은 하부의 재료 또는 층 "상에 존재하는 것"을 의미한다. 이러한 층은 적절한 표면을 보장할 필요가 있는 전환 층들과 같은 중간 층들을 포함할 수 있다. 예를 들어, 재료가 "기판 상에 배치된다"고 설명되면, 이는 (1) 재료가 기판과 밀접 접촉되는 것; 또는 (2) 재료가 기판 상에 상주하는 하나 이상의 전환 층과 접촉되는 것을 의미할 수 있다.
단결정은 실질적으로 오직 일 유형의 유닛 셀을 포함하는 결정질 구조물을 의미한다. 그러나, 단결정은 적층 오류들, 전위들 또는 다른 통상적으로 발생하는 결정질 결함들과 같은 일부 결정질 결함들을 나타낼 수 있다.
단일 도메인은, 유닛 셀의 실질적으로 오직 하나의 구조물 및 그 유닛 셀의 실질적으로 오직 하나의 배향을 포함하는 결정질 구조물을 의미한다. 즉, 단일 도메인 결정은 어떠한 트위닝(twinning) 또는 역상(anti-phase) 도메인들도 나타내지 않는다.
단일 상은 단결정 및 단일 도메인 둘 모두인 결정질 구조물을 의미한다.
기판은 그 위에 증착된 층들이 형성되는 재료를 의미한다. 예시적인 기판은 제한 없이, 웨이퍼가 단결정 실리콘 또는 게르마늄의 균질 두께를 포함하는 벌크 게르마늄 웨이퍼들, 벌크 실리콘 웨이퍼들; 복합 웨이퍼들, 예를 들어, 벌크 실리콘 처리 웨이퍼 상에 배치되는 실리콘 이산화물의 층 상에 배치되는 실리콘의 층을 포함하는 실리콘-온-절연체(silicon-on-insulator) 웨이퍼; 또는 도 6과 관련하여 설명되는 것과 같은 다공성 게르마늄, 게르마늄 오버 산화물 및 실리콘, 게르마늄 오버 실리콘, 패터닝된 게르마늄, 게르마늄 주석 오버 게르마늄 등; 또는 그 위 또는 그 내부에 디바이스들이 형성되는 베이스 층으로서 기능하는 임의의 다른 재료를 포함한다. 애플리케이션의 기능으로서, 기판 층들 및 벌크 기판들로서 사용하기에 적합한 이러한 다른 재료들의 예들은 제한 없이, 알루미나, 갈륨-비소, 인듐-인화물, 실리카, 실리콘 이산화물, 붕규산염 유리, 파이렉스 및 사파이어를 포함한다. 기판은 단일 벌크 웨이퍼 또는 다수의 서브층들을 가질 수 있다. 구체적으로, 기판(예를 들어, 실리콘, 게르마늄 등)은 다수의 불연속 다공성 부분들을 포함할 수 있다. 다수의 불연속 다공성 부분들은 상이한 밀도들을 가질 수 있고 수평으로 분포되거나 수직으로 계층화될 수 있다.
미스컷(miscut) 기판은, 기판의 결정 구조물과 연관된 것에 대해 각을 이루어 배향되는 표면 결정 구조물을 포함하는 기판을 의미한다. 예를 들어, 6° 미스컷 <100> 실리콘 웨이퍼는 <100> 결정 배향에 대해 <110>과 같은 다른 주 결정질 배향을 향해 6°만큼 각을 이루어 절단된 <100> 실리콘 웨이퍼를 포함한다. 반드시는 아니지만 통상적으로, 미스컷은 최대 약 20°일 것이다. 구체적으로 언급되지 않으면, 어구 "미스컷 기판"은 임의의 주 결정 배향을 갖는 미스컷 웨이퍼들을 포함한다. 즉, <011> 방향을 향한 <111> 웨이퍼 미스컷, <110> 방향을 향한 <100> 웨이퍼 미스컷, 및 <001> 방향을 향한 <011> 웨이퍼 미스컷.
반도체는 절연체의 전도도와 대부분의 금속들의 전도도 사이의 전도도를 갖는 임의의 고체 기판을 지칭한다. 예시적인 반도체 층은 실리콘으로 구성된다. 반도체 층은 단일 벌크 웨이퍼 또는 다수의 서브층들을 포함할 수 있다. 구체적으로, 실리콘 반도체 층은 다수의 불연속 다공성 부분들을 포함할 수 있다. 다수의 불연속 다공성 부분들은 상이한 밀도들을 가질 수 있고 수평으로 분포되거나 수직으로 계층화될 수 있다.
반도체-온-절연체는, 단결정 반도체 층, 단일 상 유전체 층 및 기판을 포함하는 조성을 의미하며, 유전체 층은 반도체 층과 기판 사이에 개재된다. 이러한 구조물은, 통상적으로 단결정 실리콘 기판, 비-단일-상 유전체 층(예를 들어, 비정질 실리콘 이산화물 등) 및 단결정 실리콘 반도체 층을 포함하는 종래의 실리콘-온-절연체("SOI") 조성들을 연상시킨다. 종래 기술의 SOI 웨이퍼들과 본 발명의 반도체-온-절연체 조성들 사이의 몇몇 중요한 차이점들은 다음과 같다:
반도체-온-절연체 조성들은 단일 상 모폴로지(morphology)를 갖는 유전체 층을 포함하지는 반면 SOI는 그렇지 않다. 실제로, 통상적인 SOI 웨이퍼들의 절연체 층은 심지어 단결정이 아니다.
반도체-온-절연체 조성들은 실리콘, 게르마늄 또는 실리콘-게르마늄 "활성" 층을 포함하는 한편, 종래 기술의 SOI 웨이퍼들은 실리콘 활성 층을 사용한다. 즉, 예시적인 반도체-온-절연체 조성들은 제한 없이, 실리콘-온-절연체, 게르마늄-온-절연체 및 실리콘-게르마늄-온-절연체를 포함한다.
제2 층 "상에" 또는 "위에" "구성되는" 것으로 본 명세서에 설명되고/설명되거나 도시되는 제1 층은 제2 층에 바로 인접할 수 있거나, 하나 이상의 개재 층이 제1 및 제2 층들 사이에 있을 수 있다. 제2 층 또는 기판 "상에 직접" 또는 "위에 직접"으로 본 명세서에 설명되고/설명되거나 도시되는 제1 층은, 가능하게는 제2 층 또는 기판과 제1 층의 혼합으로 인해 형성될 수 있는 개재 합금 층보다는, 어떠한 개재 층도 존재함이 없이 제2 층 또는 기판에 바로 인접하다. 또한, 제2 층 또는 기판 "상", "위", "상에 직접" 또는 "위에 직접"으로 본 명세서에서 설명되고/설명되거나 도시되는 제1 층은 제2 층 또는 기판 전체, 또는 제2 층 또는 기판의 일부분을 커버할 수 있다.
기판은 층 성장 동안 기판 홀더 상에 배치되고, 따라서 최상부 표면 또는 상부 표면은 기판 홀더로부터 가장 먼 기판 또는 층의 표면인 한편, 바닥 표면 또는 하부 표면은 기판 홀더에 가장 가까운 기판 또는 층의 표면이다. 본 명세서에 도시되고 설명되는 구조물들 중 임의의 구조물은 그렇게 도시된 것 위 및/또는 아래에 추가적인 층들을 갖는 더 큰 구조물들의 일부일 수 있다. 명확성을 위해, 본 명세서의 도면들은 이러한 추가적인 층들을 생략할 수 있지만, 이러한 추가적인 층들은 개시된 구조물들의 일부일 수 있다. 또한, 도시된 구조물들은, 도면들에 도시되지 않더라도, 유닛들에서 반복될 수 있다.
상기 설명으로부터, 본 개시의 범위를 벗어나지 않고 본 명세서에 설명된 개념들을 구현하기 위해 다양한 기술들이 사용될 수 있음이 명백하다. 설명된 실시예들은 모든 양태들에서 제한적인 것이 아닌 예시적인 것으로 고려되어야 한다. 본 명세서에 설명된 기술들 및 구조물들은 본 명세서에 설명된 특정 예들에 제한되지 않고, 본 개시의 범위를 벗어나지 않고 다른 예들에서 구현될 수 있음을 또한 이해해야 한다. 유사하게, 동작들이 특정 순서로 도면들에 도시되어 있지만, 이는 바람직한 결과들을 달성하기 위해 이러한 동작들이 도시된 특정 순서로 또는 순차적인 순서로 수행되거나 모든 예시된 동작들이 수행되도록 요구하는 것으로 이해되어서는 안된다.

Claims (22)

  1. 계층화된 구조물(layered structure)로서,
    제1 격자 상수 및 제1 두께를 갖는 제1 게르마늄 기판 층;
    제2 격자 상수 및 제2 두께를 갖는 제2 층 - 상기 제2 층은 상기 제1 게르마늄 기판 층 위에 에피택셜방식으로(epitaxially) 성장되고, 상기 제2 층은, 제1 성분(constituent) 및 제2 성분의 복합물(composite)이고, 상기 제1 성분 대 상기 제2 성분의 제1 비(ratio)를 가짐 - ; 및
    제3 격자 상수 및 제3 두께를 갖는 제3 층 - 상기 제3 층은 상기 제2 층 위에 에피택셜방식으로 성장되고, 상기 제3 층은, 제3 성분 및 제4 성분의 복합물이고, 상기 제3 성분 대 상기 제4 성분의 제2 비를 가짐 -
    을 포함하고,
    상기 제1 비 및 상기 제2 비는, 상기 제1 격자 상수가 상기 제2 격자 상수와 상기 제3 격자 상수 사이에 있도록 선택되고,
    상기 제1 게르마늄 기판 층과 상기 제2 층 사이의 제1 격자 미스매치(mismatch)는, 상기 제1 게르마늄 기판 층과 상기 제3 층 사이의 제2 격자 미스매치에 의해 상쇄(offset)되어, 상기 계층화된 구조물에서의 전체 스트레인(total strain)을 감소시키고,
    상기 제2 두께 및 상기 제3 두께는, 상기 계층화된 구조물에서의 전체 스트레인이 상기 제1 게르마늄 기판 층에 대해 제로(0)에 가깝도록 선택되고, 상기 전체 스트레인은,
    (a) 상기 제2 두께,
    (b) 상기 제3 두께, 및
    (c) 인접한 층들 사이의 격자 상수 차이들
    에 의해 적어도 부분적으로 정의되고,
    상기 계층화된 구조물은 상기 계층화된 구조물 전체에 걸쳐 단일 면내 격자 간격을 가지는 것인, 계층화된 구조물.
  2. 제1항에 있어서, 상기 제1 성분은 상기 제3 성분과 동일하고, 상기 제2 성분은 상기 제4 성분과 동일한 것인, 계층화된 구조물.
  3. 제1항에 있어서, 상기 제1 성분은 상기 제3 성분과는 상이한 것인, 계층화된 구조물.
  4. 제1항에 있어서, 상기 제1 성분, 상기 제2 성분, 상기 제3 성분 또는 상기 제4 성분은 AlP, GaP, InP, AlAs, GaAs, InAs, AlSb, GaSb, 및 InSb로 이루어진 그룹으로부터 선택되는 III-V 이원 합금(binary alloy)인 것인, 계층화된 구조물.
  5. 삭제
  6. 제1항에 있어서,
    상기 제3 층 위에 성장되는 상기 제2 층 및 상기 제3 층의 반복물(repetition)을 더 포함하는, 계층화된 구조물.
  7. 제1항에 있어서, 상기 계층화된 구조물은 수직 공동 표면 방출 레이저(vertical-cavity surface-emitting laser; VCSEL) 에피택셜 웨이퍼로서 구현되는 것인, 계층화된 구조물.
  8. 제7항에 있어서, 상기 VCSEL 에피택셜 웨이퍼는 10 ㎛ 미만의 바우 측정치(bow measurement)를 갖는 것인, 계층화된 구조물.
  9. 제1항에 있어서, 상기 제1 게르마늄 기판 층은 단일 게르마늄 웨이퍼이고,
    상기 단일 게르마늄 웨이퍼의 상부 표면의 격자 상수는 벌크 게르마늄 기판과 동등한 것인, 계층화된 구조물.
  10. 제1항에 있어서, 상기 제1 게르마늄 기판 층은 실리콘 층 상에 있는 산화물 층 상의 게르마늄 웨이퍼를 포함하고,
    상기 게르마늄 웨이퍼의 상부 표면의 격자 상수는 벌크 게르마늄 기판과 동등한 것인, 계층화된 구조물.
  11. 제1항에 있어서, 상기 제1 게르마늄 기판 층은 실리콘 층 상의 게르마늄 웨이퍼를 포함하고,
    상기 게르마늄 웨이퍼의 상부 표면의 격자 상수는 벌크 게르마늄 기판과 동등한 것인, 계층화된 구조물.
  12. 제1항에 있어서, 상기 제1 게르마늄 기판 층은 2개의 게르마늄 서브층들 사이의 하나 이상의 다공성 게르마늄 서브층을 포함하고,
    상기 제2 층에 인접한 상기 제1 게르마늄 기판 층의 상부 표면의 격자 상수는 벌크 게르마늄 기판의 격자 상수와 동등한 것인, 계층화된 구조물.
  13. 제1항에 있어서, 상기 제1 게르마늄 기판 층은, 제1 게르마늄 부분 및 상기 제1 게르마늄 부분과 공간적으로 비중첩되는 제2 게르마늄 부분을 갖는 패터닝된 게르마늄 웨이퍼를 포함하고,
    상기 패터닝된 게르마늄 웨이퍼 내의 상기 제1 게르마늄 부분 또는 상기 제2 게르마늄 부분의 상부 표면의 격자 상수는 벌크 게르마늄 기판과 동등한 것인, 계층화된 구조물.
  14. 제1항에 있어서, 상기 제1 게르마늄 기판 층은, 게르마늄 웨이퍼 위에 성장되는 게르마늄 주석(GexSn1-x, 0≤x≤1) 웨이퍼의 계층화된 구조물을 포함하는 것인, 계층화된 구조물.
  15. 제1항에 있어서,
    상기 제1 게르마늄 기판 층 위에 성장되는 에피택셜 게르마늄 층을 더 포함하고,
    상기 에피택셜 게르마늄 층은 임베디드 디바이스(embedded device)를 호스팅하도록 구성되고, 상기 임베디드 디바이스는 게르마늄 APD, GaAs PIN, 및 게르마늄 트랜지스터로 이루어진 그룹으로부터 선택되는 것인, 계층화된 구조물.
  16. 제1항에 있어서,
    직접적으로 또는 간접적으로 상기 제3 층 위에 있는, 상기 제1 격자 상수를 갖는 제2 게르마늄 층; 및
    상기 제2 게르마늄 층 위에 에피택셜방식으로 성장되는 상기 제1 성분 및 상기 제2 성분을 갖는 제4 층을 더 포함하고,
    상기 제4 층 내의 상기 제1 성분과 상기 제2 성분 사이의 제3 비는, 상기 제2 게르마늄 층 아래의 층들로부터의 전체 스트레인을 상쇄하도록 구성되는 상기 제4 층의 제4 격자 상수를 렌더링하기 위해 선택되는 것인, 계층화된 구조물.
  17. 계층화된 구조물을 성장시키기 위한 방법으로서,
    제1 격자 상수 및 제1 두께를 갖는 제1 게르마늄 기판 층을 획득하는 단계;
    제2 격자 상수 및 제2 두께를 갖는 제2 층을 구성하는 단계 - 상기 제2 층은 상기 제1 게르마늄 기판 층 위에 에피택셜방식으로 성장되고, 상기 제2 층은, 제1 성분 및 제2 성분의 복합물이고, 상기 제1 성분 대 상기 제2 성분의 제1 비를 가짐 - ;
    제3 격자 상수 및 제3 두께를 갖는 제3 층을 구성하는 단계 - 상기 제3 층은 상기 제2 층 위에 에피택셜방식으로 성장되고, 상기 제3 층은, 제3 성분 및 제4 성분의 복합물이고, 상기 제3 성분 대 상기 제4 성분의 제2 비를 가짐 -
    를 포함하고,
    상기 제1 비 및 상기 제2 비는, 상기 제1 격자 상수가 상기 제2 격자 상수와 상기 제3 격자 상수 사이에 있도록 선택되고,
    상기 제1 게르마늄 기판 층과 상기 제2 층 사이의 제1 격자 미스매치는, 상기 제1 게르마늄 기판 층과 상기 제3 층 사이의 제2 격자 미스매치에 의해 상쇄되어, 상기 계층화된 구조물에서의 전체 스트레인을 감소시키고,
    상기 제2 두께 및 상기 제3 두께는, 상기 계층화된 구조물에서의 전체 스트레인이 상기 제1 게르마늄 기판 층에 대해 제로에 가깝도록 선택되고, 상기 전체 스트레인은,
    (a) 상기 제2 두께,
    (b) 상기 제3 두께, 및
    (c) 인접한 층들 사이의 격자 상수 차이들
    에 의해 적어도 부분적으로 정의되고,
    상기 계층화된 구조물은 상기 계층화된 구조물 전체에 걸쳐 단일 면내 격자 간격을 가지는 것인, 계층화된 구조물을 성장시키기 위한 방법.
  18. 제17항에 있어서,
    직접적으로 또는 간접적으로 상기 제3 층 위에 있는, 상기 제1 격자 상수를 갖는 제2 게르마늄 층을 구성하는 단계; 및
    상기 제2 게르마늄 층 위에 에피택셜방식으로 성장되는 상기 제1 성분 및 상기 제2 성분을 갖는 제4 층을 구성하는 단계를 더 포함하고,
    상기 제4 층 내의 상기 제1 성분과 상기 제2 성분 사이의 제3 비는, 상기 제2 게르마늄 층 아래의 층들로부터의 전체 스트레인을 상쇄하도록 구성되는 상기 제4 층의 제4 격자 상수를 렌더링하기 위해 선택되는 것인, 방법.
  19. 삭제
  20. 제17항에 있어서, 상기 제1 게르마늄 기판 층은, 제1 게르마늄 부분 및 상기 제1 게르마늄 부분과 공간적으로 비중첩되는 제2 게르마늄 부분을 갖는 패터닝된 게르마늄 웨이퍼를 포함하고,
    상기 패터닝된 게르마늄 웨이퍼 내의 상기 제1 게르마늄 부분 또는 상기 제2 게르마늄 부분의 상부 표면의 격자 상수는 벌크 게르마늄 기판과 동등한 것인, 방법.
  21. 제1항에 있어서, 상기 제1 격자 미스매치는 상기 제1 게르마늄 기판 층과 상기 제2 층 사이에 제1 스트레인을 생성하고,
    상기 제2 격자 미스매치는 상기 제2 층과 상기 제3 층 사이에 제2 스트레인을 생성하고,
    상기 제1 스트레인과 상기 제2 스트레인은, 상기 제2 스트레인이 상기 제1 스트레인을 상쇄하도록 반대 방향에 있는 것인, 계층화된 구조물.
  22. 제17항에 있어서, 상기 제1 격자 미스매치는 상기 제1 게르마늄 기판 층과 상기 제2 층 사이에 제1 스트레인을 생성하고,
    상기 제2 격자 미스매치는 상기 제2 층과 상기 제3 층 사이에 제2 스트레인을 생성하고,
    상기 제1 스트레인과 상기 제2 스트레인은, 상기 제2 스트레인이 상기 제1 스트레인을 상쇄하도록 반대 방향에 있는 것인, 방법.
KR1020207017715A 2017-11-22 2018-11-21 스트레인-밸런싱된 반도체 구조물 KR102557608B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762589994P 2017-11-22 2017-11-22
US62/589,994 2017-11-22
US201762607857P 2017-12-19 2017-12-19
US62/607,857 2017-12-19
PCT/US2018/062333 WO2019104232A1 (en) 2017-11-22 2018-11-21 A strain-balanced semiconductor structure

Publications (2)

Publication Number Publication Date
KR20200083619A KR20200083619A (ko) 2020-07-08
KR102557608B1 true KR102557608B1 (ko) 2023-07-19

Family

ID=64734118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017715A KR102557608B1 (ko) 2017-11-22 2018-11-21 스트레인-밸런싱된 반도체 구조물

Country Status (8)

Country Link
US (1) US11005231B2 (ko)
EP (1) EP3714482A1 (ko)
JP (1) JP2021504943A (ko)
KR (1) KR102557608B1 (ko)
CN (1) CN111492464A (ko)
SG (1) SG11202002830TA (ko)
TW (1) TWI805649B (ko)
WO (1) WO2019104232A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6761916B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
EP4280399A1 (en) * 2022-05-18 2023-11-22 Imec VZW Vertical laser emitter and manufacturing method thereof
WO2023248654A1 (ja) * 2022-06-20 2023-12-28 ソニーグループ株式会社 面発光レーザ及び測距装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349393A (ja) * 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
US20100237387A1 (en) * 2009-03-19 2010-09-23 Sanken Electric Co., Ltd. Semiconductor wafer, semiconductor element and manufacturing method thereof
US20140252366A1 (en) * 2013-03-06 2014-09-11 Iqe Rf, Llc Semiconductor Structure Including Buffer With Strain Compensation Layers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963949A (en) * 1988-09-30 1990-10-16 The United States Of America As Represented Of The United States Department Of Energy Substrate structures for InP-based devices
US5548128A (en) * 1994-12-14 1996-08-20 The United States Of America As Represented By The Secretary Of The Air Force Direct-gap germanium-tin multiple-quantum-well electro-optical devices on silicon or germanium substrates
US20020076906A1 (en) * 2000-12-18 2002-06-20 Motorola, Inc. Semiconductor structure including a monocrystalline film, device including the structure, and methods of forming the structure and device
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
KR20060017771A (ko) * 2003-05-06 2006-02-27 캐논 가부시끼가이샤 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법
EP1583139A1 (en) * 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
US8362460B2 (en) * 2006-08-11 2013-01-29 Cyrium Technologies Incorporated Method of fabricating semiconductor devices on a group IV substrate with controlled interface properties and diffusion tails
US7791063B2 (en) * 2007-08-30 2010-09-07 Intel Corporation High hole mobility p-channel Ge transistor structure on Si substrate
US8053810B2 (en) * 2007-09-07 2011-11-08 International Business Machines Corporation Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
EP2541589B1 (en) * 2011-06-30 2013-08-28 Siltronic AG Layered semiconductor substrate and method for manufacturing it
EP2983195A1 (en) * 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
WO2019052672A1 (en) 2017-09-18 2019-03-21 Tty-Säätiö Sr. SEMICONDUCTOR MULTILAYER STRUCTURE

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349393A (ja) * 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
US20100237387A1 (en) * 2009-03-19 2010-09-23 Sanken Electric Co., Ltd. Semiconductor wafer, semiconductor element and manufacturing method thereof
US20140252366A1 (en) * 2013-03-06 2014-09-11 Iqe Rf, Llc Semiconductor Structure Including Buffer With Strain Compensation Layers

Also Published As

Publication number Publication date
CN111492464A (zh) 2020-08-04
TW201935788A (zh) 2019-09-01
JP2021504943A (ja) 2021-02-15
US20190157834A1 (en) 2019-05-23
US11005231B2 (en) 2021-05-11
SG11202002830TA (en) 2020-04-29
TWI805649B (zh) 2023-06-21
EP3714482A1 (en) 2020-09-30
WO2019104232A1 (en) 2019-05-31
KR20200083619A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
KR102557608B1 (ko) 스트레인-밸런싱된 반도체 구조물
US20210257809A1 (en) Strain-balanced semiconductor structure
US10825912B2 (en) Integrated epitaxial metal electrodes
US7432175B2 (en) Quantum dots nucleation layer of lattice mismatched epitaxy
US11201451B2 (en) Porous distributed Bragg reflectors for laser applications
US7968438B2 (en) Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
US20070275492A1 (en) HYBRID INTEGRATION BASED ON WAFER-BONDING OF DEVICES TO AISb MONOLITHICALLY GROWN ON Si
US20190172923A1 (en) Integrated Epitaxial Metal Electrodes
JP2001291667A (ja) 半導体素子
US10332857B2 (en) Rare earth pnictides for strain management
US20240154059A1 (en) Method of controlling bow in a semiconductor structure, semiconductor structure, and semiconductor device
US11025029B2 (en) Monolithic III-V nanolaser on silicon with blanket growth
US20090169843A1 (en) Low-Defect-Density Crystalline Structure and Method for Making Same
KR20210118876A (ko) 통합 에피택셜 금속 전극
US20220254633A1 (en) Semiconductor Layered Structure
CN112670158A (zh) 在[111]取向硅衬底上外延附生硒化镓(GaSe)的方法
JP2023068627A (ja) 積層構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant