JP3830083B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3830083B2 JP3830083B2 JP2001063364A JP2001063364A JP3830083B2 JP 3830083 B2 JP3830083 B2 JP 3830083B2 JP 2001063364 A JP2001063364 A JP 2001063364A JP 2001063364 A JP2001063364 A JP 2001063364A JP 3830083 B2 JP3830083 B2 JP 3830083B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- layer
- manufacturing
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体技術に関し、特に、光半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
化学式ＧａuＡｌvlｎwＮx（但し、０＝＜ｕ＝＜１、０＝＜ｖ＝＜１、０＝＜ｗ＝＜１、０＝＜ｘ＝＜１である。尚、記号Ａ＝＜Ｂは、ＡはＢ以下であることを示す。）などで表されるＩＩＩ−Ｖ族化合物半導体（窒化物を含む化合物半導体）を用いた半導体装置としては、例えば、青色発光素子や常温動作可能なトランジスタや、高速動作の可能なトランジスタなどが注目されている。窒化物系化合物半導体を採用する場合に、基板をＧａＮ単体のみで作製することは難しい。
【０００３】
そこで、窒化物系化合物半導体膜をそれとは異なる基板上にエピタキシャル成長させることになる。基板としてサファイア、またはＳｉＣ基板などが用いられている。また、近年、Ｓｉ基板上に窒化物系化合物半導体を成長する手法が試みられている(例えば、特開平５−３４３７４１号又は特開平９−９２８８２号公報を参照)。Ｓｉ基板を用いると、１２インチ以上の大面積の基板を比較的安価な価格で入手出来る点、表面の平坦性が他の材料を用いた基板と比較して優れている点、種々の比抵抗、ドーピング濃度、又は結晶方位を有する基板を入手することが容易な点、導電性が高い基板を得られる点、スクライブが容易である点、熱伝導性が高く基板上に発光素子などの半導体素子を作製した際の放熱性が優れている点など、他の半導体基板を用いた場合と比較して、様々な利点を有している。
【０００４】
別途、安価で大口径の基板を用いる試みとして、アモルファスＳｉや多結晶Ｓｉを用いた半導体装置の研究も行われている。
【０００５】
【発明が解決しようとする課題】
しかしながら、Ｓｉ基板を用いた場合、Ｓｉ基板とその上に成長する窒化物系化合物半導体エピタキシャル層との格子整合性が問題となる。両者の格子不整合を十分に緩和することが出来ないと、窒化物系化合物半導体エピタキシャル層の結晶性が悪くなり、実用的なデバイスを製造することが難しくなるからである。
【０００６】
アモルファスＳｉや多結晶Ｓｉを基板として用いた場合にも、その上に結晶性が良い膜を成長することが難しい。加えて、窒化物系化合物半導体エピタキシャル層の方が、アモルファスＳｉや多結晶Ｓｉよりも硬度が大きいため、窒化物系化合物半導体エピタキシャル層に歪みが生じ、クラックが発生し易いという問題点を有していた。
【０００７】
本発明は、表面平坦性および結晶性が良好な窒化物系化合物半導体エピタキシャル層を含む半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の一観点によれば、基板表面に多数の細孔を有するＳｉ基板と、該基板上にエピタキシャル成長された、厚さが１ｎｍから１０μｍまでの間のＺｎＯ系化合物半導体層と、を含み、前記Ｓｉ基板は、少なくともその一部に、０．０００１Ω・ｃｍから１０００Ω・ｃｍまでの間の比抵抗を有するｎ型またはｐ型の導電領域を含み、（１００）又は（１１０）又は（１１１）面のいずれかの表面を有し、前記細孔は、１ｎｍから１０μｍまでの間の直径と、３ｎｍから１０μｍ間の深さと、１０％から９０％までの間の多孔度とを有することを特徴とする半導体装置が提供される。
【００１３】
本発明の他の観点によれば、（ａ）ｎ型またはｐ型の導電性を有し、０．０００１Ω・ｃｍから１０００Ω・ｃｍまでの間の比抵抗を有し、（１００）又は（１１０）又は（１１１）面のいずれかを基板表面とするＳｉ基板を準備する工程と、（ｂ）前記Ｓｉ基板表面の少なくとも一部に、その表面から裏面に向けて延びる細孔を、直径が１ｎｍから１０μｍまでの間であり、深さが３ｎｍから１０μｍまでの間であり、多孔度が１０％から９０％までの間となるように形成する工程と、（ｃ）細孔が形成された前記基板上にＺｎＯ系化合物半導体層を成長する工程とを含む半導体装置の製造方法が提供される。
【００１５】
【発明の実施の形態】
発明者は、鋭意実験を重ねた結果、表面に多数の細孔を有する基板（以下「細孔基板」と称する。）を用いて結晶成長を行うと、基板とその上に成長する結晶層との間の格子不整合に起因する問題点を解決できることを発見した。
【００１６】
以下、本発明の第１の実施の形態による半導体装置及びその製造方法について、図１から図６までを参照しながら説明する。まず、細孔基板の製造方法について説明する。
【００１７】
図１は、細孔形成装置を用いて細孔基板の製造方法を示す概略図である。図１に示すように、細孔形成装置Ａは、フッ素樹脂等の対薬品性に優れた、例えば、テフロンからなる電解漕３と、電解層３内の温度を一定に保つための恒温槽１５とを含む。電解漕３の下部には基板を保持するためのステージ８が設けられている。
【００１８】
ステージ８上にＳｉ基板１が載せられている。電解漕３中にＳｉ基板１の表面に接触する電解液５、例えばＨＦ：Ｃ2Ｈ5ＯＨ＝１：１の溶液が満たされている。電解液５中にＰｔ製のメッシュ電極７が浸けられている。Ｓｉ基板１の裏面にはＡｌ電極１ａが形成されている。Ａｌ電極１ａとメッシュ電極７との間は電気的に接続されており、その間に直流電源（電流源）１１ａと電流計１１ｂとが設けられている。電解漕３の上に、ランプ１７が設けられている。電気化学的エッチングの促進のためには、正孔を必要とする。ｎ型基板中には正孔が存在しないので、正孔を供給するために光の照射が必要となる場合がある。そこで、ランプ１７を電解漕３の上に設けた。
【００１９】
Ｓｉ基板１の比抵抗、ドーピング不純物のタイプ、電解質５中のＨＦ濃度、化成電流密度を制御することにより、基板表面から裏面側に向けて延びる種々のサイズの細孔を形成することができる。特に、Ｓｉ基板上に結晶成長を行うのに好ましい１ｎｍから１０ｎｍ径の細孔を形成するには、ｐ型の不純物がドーピングされたＳｉ基板を用いると良い。基板に１０ｎｍから１００ｎｍ径の細孔を形成するためには、ｎ型の不純物をドーピングした基板を用いると良い。例えば、導電型がｎ型であり、基板の面方位が（１００）であり、基板の比抵抗が０．０１ΩｃｍであるＳｉ基板を用いて化成処理を行った。
【００２０】
Ｓｉ基板１の裏面にＡｌ電極１ａが形成されている。Ａｌ電極１ａとＰｔメッシュ電極７との間に、例えば電流密度１０ｍＡ／ｃｍ2で１０分間通電した。電解漕３全体の温度は、ほぼ０℃に保たれている。上記の装置を用いると、Ｓｉ基板１に、基板表面に対して法線方向に細孔を形成することができる。
【００２１】
細孔を再現性良く形成するために、Ｓｉ基板１と、その裏面に蒸着するＡｌ電極１ａとのオーミックコンタクトのコンタクト抵抗を下げることが重要である。そこで、Ｓｉ基板１の裏面にＡｌを真空蒸着器により蒸着する際に、Ｓｉ基板１を４００℃程度に加熱しながら、３００ｎｍから５００ｎｍの厚さのＡｌを蒸着した。
【００２２】
細孔形成工程が終了した後に、液体ＣＯ2またはペンタン等の有機溶媒を用い、超臨界条件下において超臨界洗浄を施す。これにより、細孔形成時に付着した、水や有機物或いはＳｉ化合物などを除去する。これらを除去することが、細孔基板上に別の半導体をエピタキシャル成長するためには重要となる。
【００２３】
図２は、ＨＦ濃度と電流密度を変化させた場合における基板に形成された細孔の形状を模式的に示す断面図である。Ａｌ電極１ａとＰｔメッシュ電極７との間の電流密度は、５ｍＡ／ｃｍ2の条件と１０ｍＡ／ｃｍ2の条件とを用いた。図２に示すように、ＨＦの濃度を３％から１０％までに変化させると、いずれの電流密度条件を用いた場合でも、ＨＦ濃度の増大とともに細孔の径が小さくなることがわかった。また、電流密度を５ｍＡ／ｃｍ２から１０ｍＡ／ｃｍ２に増加すると、細孔の径は一般的に増大している。尚、図２では、ハッチを施した部分に細孔が形成されている。
【００２４】
図３は、電流密度として５ｍＡ／ｃｍ2の条件を用いて細孔を形成した場合の、細孔の直径のＨＦ濃度依存性を示す。
【００２５】
図３に示すように、細孔の直径は、ＨＦ濃度の増加とともに小さくなる。細孔の深さの制御は、化成時間によって調整する。細孔の直径は、上記のＨＦ濃度のほかに、電流密度等によっても制御できる。
【００２６】
Ｓｉ基板と格子整合しないＩＩＩ−Ｖ族半導体、またはＩＩ−ＶＩ族半導体、またはＩＶ族半導体等、種々の半導体を用い、それらの各格子間隔（格子定数）に合せて細孔の径をコントロールすることが出来る。出発基板や成長層の種類に応じて細孔の径を変化させることにより、上記の種々の基板上に良好なエピタキシャル層を形成することができる。
【００２７】
図４を参照して、細孔を形成したＳｉ基板上に、ＧａＮをエピタキシャル成長させる場合を例に説明する。
【００２８】
図４に示すように、細孔２１ａが多数形成されている細孔基板２１と未処理のＳｉ基板との両方に、ＭＯＣＶＤ法によりＧａＮ層を成長し、結晶性の比較を行った。
【００２９】
まず、両方の基板上に、バッファ層２３としてＡｌＮ層を１０ｎｍから３００ｎｍの厚さでエピタキシャル成長する。結晶成長温度は、５００℃から１１００℃である。結晶成長に用いる材料ガスは、ＴＭＡ（トリメチルアルミニウム）とＮＨ3とを用いた。キャリアガス（雰囲気ガス）として、Ｈ2とＮ2との混合ガスを用いた。常圧に近いガス圧、すなわち、例えば７００Ｔｏｒｒ（９３．３Ｐａ）から８００Ｔｏｒｒ（１０６．７Ｐａ）の間のガス圧の条件下で結晶成長を行う。
【００３０】
ＧａＮ層を、１μｍから３μｍの厚さ分エピタキシャル成長する。結晶成長温度は６００℃から１１００℃の間である。材料ガスは、ＴＭＧ（トリメチルガリウム）とＮＨ3を用いる。キャリアガス（雰囲気ガス）はＨ2とＮ2との混合ガスである。常圧に近いガス圧、例えば７００Ｔｏｒｒ（９３．３Ｐａ）から８００Ｔｏｒｒ（１０６．７Ｐａ）で成長を行う。
【００３１】
図５は、上記の条件下でエピタキシャル成長を行ったＧａＮ結晶をＸＲＤ（Ｘ線回折）測定して得られたロッキングカーブである。
【００３２】
縦軸の単位は任意単位である。横軸の単位は、θ（ｄｅｇ）である。
【００３３】
図６は、ＧａＮ結晶のＰＬ発光特性を示すスペクトルである。尚、図５及び図６には、細孔基板上に成長させた結晶と、通常のＳｉ基板上に同条件で成長させた結晶とを比較して示している。
【００３４】
図５及び図６に示すように、細孔基板上に成長したＧａＮ膜は、通常のＳｉ基板上に成長したＧａＮ膜よりも結晶性が良いことがわかる。
【００３５】
例えば図５に示すロッキングカーブによれば、通常のＳｉ基板上に成長させたＧａＮ結晶の場合（破線で示す）は、１７．２１ｄｅｇ付近でのピークの半値幅は４００ａｒｃｓｅｃ程度である。これに対して、細孔基板上のＧａＮ結晶の場合（実線で示す）は、１７．２１ｄｅｇ付近でのピークの半値幅が２８０ａｒｃｓｅｃと小さい値を示す。ピークの高さも細孔基板上に成長したＧａＮ結晶の方が高い。このことより、細孔基板上に成長したＧａＮ結晶の方が結晶性が良好であることがわかる。
【００３６】
図６に示すように、ＰＬ発光スペクトルのデータによれば、通常のＳｉ基板上に成長させたＧａＮ結晶の場合には、高エネルギー側のエネルギーの分離が見られない。加えて、自由励起子のＬＯレプリカが鮮明でない。
【００３７】
細孔基板上に成長したＧａＮ結晶の場合には、高エネルギー側のエネルギーの分離が見られる。中性のドナーまたはアクセプタに束縛された励起子のピークもはっきりと現れている。ピーク自体の高さも２倍ほど大きい。さらに、ＥＸ−ＬＯに起因するピークが３．３３ｅＶ付近に見られる。細孔基板上のＧａＮ層の結晶性が良好であることが確認できた。
【００３８】
細孔基板上に成長したＧａＮ膜の結晶性の向上は、細孔基板の凸部がｗｉｎｄｏｗ、凹部がｗｉｎｇの働きをしてエピタキシャル・ラテラル・オーパーグロース(Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）を起こしているためと考えられる。
【００３９】
ＥＬＯに関して、ＧａＡｓ／Ｓｉ成長技術を例に図１５を参照して説明する。
【００４０】
図１５に示すように、Ｓｉ基板の表面にＧａＡｓ層を成長する。ＧａＡｓ層中には、ＳｉとＧａＡｓとの格子定数の違いに起因して転位（ｄｉｓｌｏｃａｔｉｏｎ）が入る。このＧａＡｓ層上を、例えばＳｉＯ2膜などのマスクで覆い、一部領域に開口（ウインドウ）を形成しておく。この状態において、ＧａＡｓ層をエピタキシャル成長すると、ＧａＡｓ層は開口領域に選択成長する。さらに、ＧａＡｓ層のエピタキシャル成長を継続すると、成長条件を選択することによりマスク上に沿ってＧａＡｓ層を横方向に成長させることができる。基板からの転位（貫通転位）は、横方向には伝搬せず、開口以外の領域（ウイング：ｗｉｎｇ）には、無転位のＧａＡｓ結晶が成長できる。
【００４１】
以上のように、細孔基板上に、基板と格子定数の異なる結晶を成長させると、成長した結晶の結晶性が良好になる。細孔の存在が結晶性を向上させるもう１つの要因は、基板と基板上に成長する結晶の格子不整合が、基板に形成された細孔の存在により緩和されるのではないかと考えられる。
【００４２】
次に本発明の第２の実施の形態による半導体装置及びその製造方法について図７から１０までを参照して説明する。
【００４３】
第２の実施の形態による半導体装置及びその製造方法について、上記細孔基板上にＺｎＯをエピタキシャル成長する技術を例にして説明する。以下に、所定の条件で細孔基板上に成長させたＺｎＯ単結晶成長の具体的な成長例について説明する。尚、ＺｎＯ単結晶層は、ＲＳ−ＭＢＥ法により成長を行った。
【００４４】
図７に、ＲＳＭＢＥによる結晶成長装置（以下「ＭＢＥ装置」という。）を示す。
【００４５】
ＭＢＥ装置Ｂは、結晶成長が行われるチャンバ３１と、チャンバ３１を超高真空状態に保つ真空ポンプＰとを含む。チャンバ３１は、Ｚｎを蒸発させるためのＺｎ用ポート４０と、Ｏラジカルを照射するためのＯラジカルポート４１と、Ｎラジカルを照射するためのＮラジカルポート４３とを含む。
【００４６】
Ｚｎ用ポート４０は、Ｚｎ（純度７Ｎ）原料４５を収容するとともに加熱・蒸発させるクヌーセンセル（Ｋｎｕｄｓｅｎ ｃｅｌｌ： 以下Ｋセルと呼ぶ。）４７とＫセルの開口を開閉するためのシャッタＳ1とを備えている。
【００４７】
Ｏラジカルポート４１は、無電極放電管内に原料ガスである酸素ガスを導入し、高周波（１３.５６ＭＨｚ）を用いて生成したＯラジカルを、ＭＢＥチャンバ３１内に噴出させる。Ｏラジカルのビームに対して流量を調整するためのオリフィス４１ａが設けられている。
【００４８】
Ｎラジカルポート４３は、無電極放電管を備えている。無電極放電間内に原料ガスである窒素ガスを導入する。高周波（１３.５６ＭＨｚ）を用いてＮをラジカル化し、ＭＢＥチャンバ３１内に噴出する。Ｎラジカルポート４１にもシャッタＳ2が設けられている。
【００４９】
チャンバ３１内には、結晶成長の下地となる細孔基板１を保持する基板ホルダー５１と、基板ホルダー５１を加熱するためのヒータ５３とが設けられている。細孔基板１の基板温度は熱電対５５によって測定可能である。基板ホルダー５１の位置は、ベローズを用いたマニュピュレータ５７によって移動可能である。
【００５０】
チャンバ３１内に、成長した結晶層の特性をモニタリングするためのＲＨＥＥＤガン６１とＲＨＥＥＤスクリーン６３とが設けられている。ＲＨＥＥＤガン６１とＲＨＥＥＤスクリーン６３とを用いて、ＭＢＥ装置Ｂ内での結晶成長の様子（成長量、成長した結晶層の質）をモニタリングしながら成長を行うことができる。
【００５１】
結晶成長の温度、結晶成長膜の厚さ、チャンバ内の真空度等は、制御装置Ｃによって適宜制御される。
【００５２】
以下に、細孔基板１上にＺｎＯ層を成長する工程について、図８も参照して詳細に説明する。結晶成長はＭＢＥ法により行う。
【００５３】
ガスソースの流量は、ｃｃｍ単位で示したが、これは、周知のように２５℃、１気圧での流量を示したものである。
【００５４】
細孔７１ａを形成した細孔基板７１を、装置内の基板ホルダにセットする。その後、基板温度７００℃、高真空下で１時間、細孔基板７１の熱処理を行った。次いで、細孔基板７１上にＺｎＯバッファ層７３を成長させる。ＺｎＯバッファ層７３は、細孔基板７１と結晶成長層との間の歪みを緩和させるための層であり、かつ、バッファ層７３の上に単結晶ＺｎＯ層を成長させるための種（ｓｅｅｄ）となる層である。
【００５５】
従って、バッファ層７３の表面に平坦性が要求される。ＺｎＯバッファ層７３の成長条件は、ＺｎＯ単結晶層の成長条件とは異なり、低温かつＺｎリッチな成長条件の下で行う。具体的には、Ｚｎのビーム量は７．０×１０-7Ｔｏｒｒ（９．３×１０-5Ｐａ）に設定する。酸素供給源としてＲＦプラズマソース（純度６Ｎの酸素を導入）を用いる。酸素の流量は、チャンバ内圧力値Ｐｏが５×１０-5Ｔｏｒｒ（６．６７×１０-3Ｐａ）、ガス流量が２ＳＣＣＭであり、ＲＦパワーは１５０Ｗである。成長温度は、３００℃から５００℃の間である。成長するＺｎＯバッファ層７３の厚みは、１０ｎｍから１００ｎｍの間である。
【００５６】
ＺｎＯバッファ層７３を成長した後、ＺｎＯバッファ層７３表面を結晶化させるため、例えば７００℃程度の温度で１０分から２０分程度熱処理を行う。その後、ＺｎＯ単結晶層（ＺｎＯ系化合物半導体層）７５の成長を行う。基板温度を６００℃とする。Ｚｎのビーム量は７．０×１０-7Ｔｏｒｒ（９．３×１０-5Ｐａ）である。酸素流量は、チャンバ内の酸素の分圧として、Ｐｏ2＝５×１０-5Ｔｏｒｒ（６．６７×１０-3Ｐａ）、ガス流量が２ＳＣＣＭ、ＲＦパワーが３００Ｗである。成長するＺｎＯ単結晶層の厚みは、２μｍである。
【００５７】
上記の条件により成長した単結晶ＺｎＯ層の結晶評価を行った。図９は、単結晶ＺｎＯ層を測定した場合のロッキングカーブ、図１０はＰＬ発光スペクトルである。通常のＳｉ基板と細孔基板とを用いてＺｎＯ層を成長した場合について比較を行った。
【００５８】
図９に示すロッキングカーブによれば、１７．３ｄｅｇ付近のピークの半値幅は、通常のＳｉ基板上に成長したＺｎＯ単結晶の場合（破線）が５００から６００ａｒｃｓｅｃである。一方、細孔基板上に成長したＺｎＯ単結晶の場合（実線）が２５０から３００ａｒｃｓｅｃである。細孔基板上に成長したＺｎＯ単結晶の方が、ロッキングカーブの半値幅が大幅に小さくなっている。
【００５９】
図１０に示すＰＬ発光スペクトルによれば、細孔基板上に成長したＺｎＯ単結晶層では、３６０ｎｍ近傍のピークの強度が高くなっている。加えて、通常の基板上に成長したＺｎＯ単結晶層において観測されていた５６０ｎｍを中心とするブロードなピークが、細孔基板上に成長したＺｎＯ結晶の場合（実線）では観測されなかった。
【００６０】
以上の結果より、細孔基板を用いてＺｎＯ単結晶層を成長した方が、通常の基板上にＺｎＯ単結晶層を成長した場合よりも、結晶性に優れていることがわかる。
【００６１】
次に、本発明の第３の実施の形態による半導体装置及びその製造方法について、図１１及び図１２を参照して説明する。
【００６２】
本実施の形態による半導体装置に用いられる基板中には、ｐ型の不純物がドーピングされており、半導体基板の比抵抗が１Ωｃｍから１０Ωｃｍまでの間である。Ｓｉ基板の表面の面方位が（１００）である基板に対して細孔形成処理を行った。
【００６３】
尚、基板の化成処理条件は、電流密度が２０ｍＡ／ｃｍ2とし、通電時間が１０分間である。前述のように、化成条件の再現性を良くするためには、Ｓｉ基板の裏面に蒸着するＡｌ電極のオーミックコンタクトを良好にすることが重要となる。本実施の形態においては、Ｓｉ基板の裏面にＡｌを真空蒸着する際、Ｓｉ基板を４００℃程度に加熱しながら、３００ｎｍから５００ｎｍの厚さのＡｌ層を蒸着した。
【００６４】
その後、第１の実施の形態による半導体製造方法と同様の装置を用いて化成処理を行った。化成処理溶液としては、ＨＦ：Ｃ2Ｈ5ＯＨの混合溶液を用いた。化成処理工程の終了後は、液体ＣＯ2またはペンタン等の有機溶媒を使用して、超臨界洗浄を施した。
【００６５】
図１１に細孔の直径のＨＦ濃度依存性を示す。ＨＦの濃度を１０％から８０％まで変化させて化成処理を行うと、１ｎｍから１２ｎｍまでの領域で多孔質Ｓｉの細孔の径を調整することができる。細孔の深さは、化成時間により制御する。ｐ型Ｓｉ基板に細孔を形成した場合には、細孔の径が非常に小さい。そこで、図１１のグラフを求める際に必要な細孔の直径の測定には、小角Ｘ線散乱法を用いた。フッ酸濃度及び電流密度等により制御することで、所望の細孔の大きさを得ることが出来る。Ｓｉ基板と格子整合しないＩＩＩ−Ｖ族半導体、またはＩＩ−ＩＶ族半導体、またはＩＶ族半導体等、種々の半導体に適合するように細孔の径を制御することが出来る。出発基板の種類を変えずに、細孔の径を変化させる処理を行うことにより種々の半導体層を、出発基板上にエピタキシャル成長することが出来る。
【００６６】
細孔処理を施したＳｉ基板上と未処理のＳｉ基板上とに、ＭＯＣＶＤ法によりＧａＮ層を成長し、両ＧａＮ層の結晶特性を比較した。
【００６７】
図１２に半導体装置の構造を示す。ｐ型シリコン基板に多数の細孔８１ａを形成するための細孔処理を施す。細孔が形成された細孔基板８１上にバッファ層８３としてＡｌＮ層を１０ｎｍから３００ｎｍまでの厚さでエピタキシャル成長する。成長温度は５００℃から１１００℃、材料ガスはＴＭＡとＮＨ3である。雰囲気ガスはＨ2とＮ2との混合ガスを用いた。ガス圧は、常圧付近、例えば、７００Ｔｏｒｒ（９．３×１０4Ｐａ）から８００Ｔｏｒｒ（１．０７×１０5Ｐａ）までの圧力である。
【００６８】
次に、ＧａＮ層８５を１μｍから３μｍ程度の厚さエピタキシャル成長する。成長温度は６００℃から１１００℃である。材料ガスは、ＴＭＧとＮＨ3である。キャリアガス（雰囲気ガス）はＨ2とＮ2の混合ガスである。
【００６９】
細孔基板８１と未処理基板とに関して、それらの上に成長したＧａＮ層のロッキングカーブ測定及びＰＬスペクトル測定を行った。その結果、細孔基板８１上に結晶成長したＧａＮ層は、未処理基板上に結晶成長したＧａＮ層に比べて、結晶性の良い結晶層が形成されていることがわかった。細孔基板８１を用いた場合には、細孔基板の凸部がｗｉｎｄｏｗ、凹部（細孔部）がｗｉｎｇの働きをしてエピタキシャル・ラテラル・オーバーグロース（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）がなされたと考えられる。
【００７０】
次に、本発明の第４の実施の形態による半導体装置及びその製造方法について図１３を参照して説明する。第３の実施の形態による半導体装置及びその製造方法の場合と同様に、基板に細孔９１ａを形成する処理を行う。細孔基板９１が形成される。
【００７１】
以下に、細孔基板上にＺｎＯ単結晶を成長させる例について説明する。第２の実施の形態による半導体装置及びその製造方法の場合と同様に、ＲＳ−ＭＢＥ法により結晶成長を行った。
【００７２】
細孔形成処理を行ったｐ型Ｓｉ基板を、基板ホルダーに装着する。ＭＢＥ装置内の基板マニピュレーターに基板をセットした後、基板温度＝７００℃、高真空下で1時間の熱処理を施した。
【００７３】
上記の基板前処理の後、まずＺｎＯバッファ層９３を成長する。ＺｎＯバッファ層９３は上述のように、基板との歪みを緩和させるための層である。加えて、ＺｎＯバッファ層９３は、その上に単結晶ＺｎＯ層を成長させるため平坦性が必要である。従って、ＺｎＯバッファ層９３の成長条件は単結晶層の成長条件とは異なり低温かつＺｎリッチの条件下での成長を行う。
【００７４】
より具体的には、固体ソースのＺｎ（７Ｎ）をＫセル中に入れ、ビーム量ＰZn：７．０×１０-7Ｔｏｒｒ（９．３×１０-5Ｐａ）に設定する。酸素供給源としてＲＦプラズマソース(純度６Ｎの酸素ガスを導入する)を用い、酸素流量はそのチャンバ内の圧力値としてＰ（Ｏ2）：５．０×１０-5Ｔｏｒｒ（６．６７×１０-5Ｐａ）、流量を２ＳＣＣＭとする。ＲＦパワーは、１５０Ｗとした。成長温度は３００℃から５００℃の範囲で行う。ＺｎＯバッファ層９３の厚みは１０ｎｍから１００ｎｍまでの間である。
【００７５】
ＺｎＯバッファ層９３を成長した後に、バッファ層の表面を結晶化させるために、所定の温度(例えば７００℃)で１０から２０分程度の熱処理を行う。その後ＺｎＯの単結晶を成長する。ＺｎＯ単結晶層９５の成長条件は、例えば基板温度が６００℃、Ｚｎ（７Ｎ）のビーム量：ＰZn＝７．０×１０-7Ｔｏｒｒ、酸素流量はそのチャンバ圧力値としてＰ（Ｏ2）：５．０×１０-5Ｔｏｒｒ、流量を２ＳＣＣＭとする。ＲＦパワーは、３００Ｗとした。
【００７６】
細孔基板と未処理基板との上に、以上の条件下でＺｎＯ単結晶層９５を成長した。サンプルのロッキングカーブ測定及びＰＬ発光スペクトル測定から、細孔基板を用いると、未処理基板を用いた場合と比較して結晶性の良いＺｎＯ単結晶層が得られていることがわかる。
【００７７】
尚、例えばフォトリソグラフィー技術などを用いて、基板上に所定の領域のみに細孔を形成することも可能である。細孔を形成した領域とその上に形成された結晶層とは、細孔領域以外の領域上に成長した層と比べて良好な結晶性を示す。
【００７８】
次に、本発明の第５の実施の形態による半導体装置及びその製造方法について図１４を参照して説明する。
【００７９】
図１４に示すように、シリコン基板９１に細孔９１ａを多数形成した基板上に、バッファ層１０３を形成する。バッファ層１０３上に半導体層１０５を形成する。半導体層１０５は、基板と格子定数の異なるＩＩＩ−Ｖ族半導体層、またはＩＩ−ＶＩ族半導体層、またはＩＶ族半導体層であり、例えば、エピタキシャル成長された半導体層である。
【００８０】
例えば、半導体層１０５は、ＳｉxＧｅyＣ1-x-y（０＜＝ｘ，ｙ＜＝１）とＩｎxＧａyＡｌ1-x-yＰzＡｓ1-z（０＜＝ｘ，ｙ，ｚ＜＝１）とＺｎWＣｄ1-WＴｅXＯ1-x-y-z（（０＜＝ｗ，ｘ，ｙ，ｚ＜＝１）とからなる群のうちから選択した少なくとも１種を用いることができる。
【００８１】
上記のような種々の基板や結晶層を用いれば、周知の半導体製造技術と組み合わせることにより、種々の半導体装置や光半導体装置、液晶表示装置などを製造することができる。
【００８２】
基板１０１は、Ｓｉ基板以外の基板も用いることができる。例えば、ＧａＡｓ又はＧａＰ又はＩｎＰ又はＩｎＡｓ基板や、ＺｎＯ又はＺｎＳ又はＺｎＳｅ又はＺｎＴｅ又はＣｄＴｅなどの化合物半導体基板やＳｉＣ基板を用いても良い。ガラス基板上にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透明画素電極を形成した基板を用いても良い。
【００８３】
また、上記細孔形成工程に用いることができるエッチング液は、ＨＦ系の溶液に限定されるものではなく、ＫＯＨ等のアルカリ溶液を用いてこともできる。ＫＯＨ水溶液の濃度を０．０１から１０ｍｏｌ／リットルとし、電流密度１から５００ｍＶ・ｃｍ2として、化成処理時間を１秒から１０分の間とする。
【００８４】
その後、フッ化水素酸を用いて酸化膜を除去し、液体ＣＯ2またはペンタン等の有機溶媒を使用して超臨界洗浄を施し、化成時に付着する水又は有機物又はＳｉ化合物を除去する。ＨＦを用いた細孔形成工程の場合と同様に、多孔度が１０％から９０％となる程度に多数の細孔を有する半導体基板を形成することが出来る。細孔を形成する膜厚の制御は、化成時間にて行う。上記の方法を用いても、細孔の大きさをＫＯＨ濃度、電流密度等を制御することによって所望の値に制御することが出来る。尚、多孔度とは、基板表層部全体の体積のうち、細孔による空洞が形成された部分の体積の割合で表される。
【００８５】
そのため、基板に対して格子不整合を有するＩＩＩ−Ｖ族半導体層、またはＩＩ−ＶＩ族半導体層、またはＩＶ族半導体層等、種々の半導体層の格子間隔に合せて、細孔の径をコントロールすることが出来る。基板の種類を変えずに、細孔の径を変化させるだけで、上記の半導体層を結晶性良くエピタキシャル成長することができる。また、上記のような電解液を用いたエッチング方法以外に、フッ素化合物のガスを用いた反応性イオンエッチング又はＧａイオン等用いた集束イオンビームエッチングにより、基板に、１０ｎｍから１０μｍまでの深さを有し、１０ｎｍら１０μｍまでの径を有する細孔を形成できる。
【００８６】
エッチングされた領域とエッチングされていない領域との体積比が０．１：０．９から０．９：０．１までの比になるように多数の細孔を形成し、その上に基板と格子定数が一致しないＩＩＩＶ族半導体層、またはＩＩ−ＶＩ族半導体層、またはＩＶ族半導体層をエピタキシャル成長するのに適した出発基板を提供することが出来る。
【００８７】
また、上記、電解液を用いたエッチング手法ならびに弗化化合物ガスを用いたエッチング手法だけでなく、スタールエッチング（Ｓｔｉｒｌ ｅｔｃｈｉｎｇ：例えば、ＨＦ＝１００ｃｃ、Ｃｒ2Ｏ3＝５０ｇ、Ｈ2＝１００ｃｃの組成のもの）、ダッシュエッチ（Ｄａｓｈ ｅｔｃｈｉｎｇ：例えば、ＨＦ＝１００ｃｃ、ＨＮＯ3＝３０ｃｃ、ＣＨ3ＣＯＯＨ＝１２０ｃｃの組成のもの）、セコエッチング（Ｓｅｃｃｏ ｅｔｃｈｉｎｇ：例えば、ＨＦ＝１００ｃｃ、Ｋ2Ｃｒ2Ｏ7＝５０ｇ（０．１５ｍｏｌ／リットル）の組成のもの）、ライトエッチング（Ｗｒｉｇｈｔ ｅｔｃｈｉｎｇ：例えば、ＨＦ＝６０ｃｃ、ＨＮＯ3＝３０ｃｃ、Ｃｒ2Ｏ3＝３０ｃｃ（５ｍｏｌ／リットル）、Ｃｕ（ＮＯ3）2＝２．２ｇ、Ｈ2Ｏ＝６０ｃｃ、ＣＨ3ＣＯＯＨ＝６０ｃｃの組成のもの）、ＫＯＨの異方性エッチング液などの溶液のみによるエッチングにおいても１ｎｍから１０μｍ径までの細孔を、３ｎｍから１０μｍまでの間の深さで形成し、エッチングされた領域とエッチングされていない領域との体積比が１：９から５：５までの比になるように多数の細孔を形成することもできる。
【００８８】
このような方法によっても、格子定数の異なるＩＩＩ−Ｖ族半導体層、またはＩＩ−ＶＩ族半導体層、またはＩＶ族半導体層をエピタキシャル成長する場合に適した基板を提供することが出来る。
【００８９】
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。
【００９０】
例えば、半導体層の構成薄層の厚さは所望の特性を満足する範囲で任意に変更することができる。超格子層を形成しても良い。ガスの供給シーケンスも上述のものに制限されない。成長条件その他のプロセスパラメータも種々選択することができる。その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【００９１】
【発明の効果】
細孔を形成した半導体基板上に、これらの基板と格子不整合を有するＩＩＩ−Ｖ族半導体層、またはＩＩ−ＶＩ族半導体層、またはＩＶ族半導体層をエピタキシャル成長する際に、基板と半導体層との格子不整合が存在しても、それに起因する歪み応力が緩和され、基板上に結晶性の良い、表面平坦性の良いエピタキシャル成長膜を提供することが出来る。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態による半導体製造技術に用いられる細孔形成装置の断面図である。
【図２】 本発明の第１の実施の形態による半導体装置において、フッ酸濃度と電流密度とを変えて、基板に細孔を形成した際の細孔の形状を模式的に示す断面図である。
【図３】 本発明の第１の実施の形態による半導体製造技術を用いて、基板に細孔を形成する際の、フッ酸濃度と細孔の直径との関係を示す図である。
【図４】 本発明の第１の実施の形態による半導体装置の構造断面図である。
【図５】 本発明の第１の実施の形態による半導体装置のＸＲＤのスペクトル図である。併せて、Ｓｉ基板上に形成した場合のスペクトルも示す。
【図６】 本発明の第１の実施の形態による半導体装置のＰＬ発光スペクトルである。併せて、Ｓｉ基板上に形成した場合のスペクトルも示す。
【図７】 本発明の第１の実施の形態による半導体装置を製造するためのＲＳ−ＭＢＥ法に用いる結晶成長装置である。
【図８】 本発明の第１の実施の形態による半導体装置の構造断面図である。
【図９】 本発明の第２の実施の形態による半導体装置のＸＲＤのスペクトル図である。併せて、Ｓｉ基板上に形成した場合のスペクトルも示す。
【図１０】 本発明の第２の実施の形態による半導体装置のＰＬ発光スペクトルである。併せて、Ｓｉ基板上に形成した場合のスペクトルも示す。
【図１１】 本発明の第３の実施の形態による半導体装置において、基板に細孔を形成する際の、フッ酸濃度と細孔の直径との関係を示す図である。
【図１２】 本発明の第３の実施の形態による半導体装置の構造断面図である。
【図１３】 本発明の第４の実施の形態による半導体装置の構造断面図である。
【図１４】 本発明の第５の実施の形態による半導体装置の構造断面図である。
【図１５】 ＥＬＯ成長の原理を説明するための断面図である。
【符号の説明】
Ａ 細孔形成装置
１ シリコン基板
３ セル
５ 電解液
７ メッシュ電極
１１ａ 電流源
２１、７１、８１、９１、１０１ 基板
２１ａ、７１ａ、８１ａ、９１ａ、１０１ａ 細孔
２３、７３、８３、９３、１０３ バッファ層
２５、７５、８５、９５、１０５ 半導体層
【発明の属する技術分野】
本発明は、半導体技術に関し、特に、光半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
化学式ＧａuＡｌvlｎwＮx（但し、０＝＜ｕ＝＜１、０＝＜ｖ＝＜１、０＝＜ｗ＝＜１、０＝＜ｘ＝＜１である。尚、記号Ａ＝＜Ｂは、ＡはＢ以下であることを示す。）などで表されるＩＩＩ−Ｖ族化合物半導体（窒化物を含む化合物半導体）を用いた半導体装置としては、例えば、青色発光素子や常温動作可能なトランジスタや、高速動作の可能なトランジスタなどが注目されている。窒化物系化合物半導体を採用する場合に、基板をＧａＮ単体のみで作製することは難しい。
【０００３】
そこで、窒化物系化合物半導体膜をそれとは異なる基板上にエピタキシャル成長させることになる。基板としてサファイア、またはＳｉＣ基板などが用いられている。また、近年、Ｓｉ基板上に窒化物系化合物半導体を成長する手法が試みられている(例えば、特開平５−３４３７４１号又は特開平９−９２８８２号公報を参照)。Ｓｉ基板を用いると、１２インチ以上の大面積の基板を比較的安価な価格で入手出来る点、表面の平坦性が他の材料を用いた基板と比較して優れている点、種々の比抵抗、ドーピング濃度、又は結晶方位を有する基板を入手することが容易な点、導電性が高い基板を得られる点、スクライブが容易である点、熱伝導性が高く基板上に発光素子などの半導体素子を作製した際の放熱性が優れている点など、他の半導体基板を用いた場合と比較して、様々な利点を有している。
【０００４】
別途、安価で大口径の基板を用いる試みとして、アモルファスＳｉや多結晶Ｓｉを用いた半導体装置の研究も行われている。
【０００５】
【発明が解決しようとする課題】
しかしながら、Ｓｉ基板を用いた場合、Ｓｉ基板とその上に成長する窒化物系化合物半導体エピタキシャル層との格子整合性が問題となる。両者の格子不整合を十分に緩和することが出来ないと、窒化物系化合物半導体エピタキシャル層の結晶性が悪くなり、実用的なデバイスを製造することが難しくなるからである。
【０００６】
アモルファスＳｉや多結晶Ｓｉを基板として用いた場合にも、その上に結晶性が良い膜を成長することが難しい。加えて、窒化物系化合物半導体エピタキシャル層の方が、アモルファスＳｉや多結晶Ｓｉよりも硬度が大きいため、窒化物系化合物半導体エピタキシャル層に歪みが生じ、クラックが発生し易いという問題点を有していた。
【０００７】
本発明は、表面平坦性および結晶性が良好な窒化物系化合物半導体エピタキシャル層を含む半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の一観点によれば、基板表面に多数の細孔を有するＳｉ基板と、該基板上にエピタキシャル成長された、厚さが１ｎｍから１０μｍまでの間のＺｎＯ系化合物半導体層と、を含み、前記Ｓｉ基板は、少なくともその一部に、０．０００１Ω・ｃｍから１０００Ω・ｃｍまでの間の比抵抗を有するｎ型またはｐ型の導電領域を含み、（１００）又は（１１０）又は（１１１）面のいずれかの表面を有し、前記細孔は、１ｎｍから１０μｍまでの間の直径と、３ｎｍから１０μｍ間の深さと、１０％から９０％までの間の多孔度とを有することを特徴とする半導体装置が提供される。
【００１３】
本発明の他の観点によれば、（ａ）ｎ型またはｐ型の導電性を有し、０．０００１Ω・ｃｍから１０００Ω・ｃｍまでの間の比抵抗を有し、（１００）又は（１１０）又は（１１１）面のいずれかを基板表面とするＳｉ基板を準備する工程と、（ｂ）前記Ｓｉ基板表面の少なくとも一部に、その表面から裏面に向けて延びる細孔を、直径が１ｎｍから１０μｍまでの間であり、深さが３ｎｍから１０μｍまでの間であり、多孔度が１０％から９０％までの間となるように形成する工程と、（ｃ）細孔が形成された前記基板上にＺｎＯ系化合物半導体層を成長する工程とを含む半導体装置の製造方法が提供される。
【００１５】
【発明の実施の形態】
発明者は、鋭意実験を重ねた結果、表面に多数の細孔を有する基板（以下「細孔基板」と称する。）を用いて結晶成長を行うと、基板とその上に成長する結晶層との間の格子不整合に起因する問題点を解決できることを発見した。
【００１６】
以下、本発明の第１の実施の形態による半導体装置及びその製造方法について、図１から図６までを参照しながら説明する。まず、細孔基板の製造方法について説明する。
【００１７】
図１は、細孔形成装置を用いて細孔基板の製造方法を示す概略図である。図１に示すように、細孔形成装置Ａは、フッ素樹脂等の対薬品性に優れた、例えば、テフロンからなる電解漕３と、電解層３内の温度を一定に保つための恒温槽１５とを含む。電解漕３の下部には基板を保持するためのステージ８が設けられている。
【００１８】
ステージ８上にＳｉ基板１が載せられている。電解漕３中にＳｉ基板１の表面に接触する電解液５、例えばＨＦ：Ｃ2Ｈ5ＯＨ＝１：１の溶液が満たされている。電解液５中にＰｔ製のメッシュ電極７が浸けられている。Ｓｉ基板１の裏面にはＡｌ電極１ａが形成されている。Ａｌ電極１ａとメッシュ電極７との間は電気的に接続されており、その間に直流電源（電流源）１１ａと電流計１１ｂとが設けられている。電解漕３の上に、ランプ１７が設けられている。電気化学的エッチングの促進のためには、正孔を必要とする。ｎ型基板中には正孔が存在しないので、正孔を供給するために光の照射が必要となる場合がある。そこで、ランプ１７を電解漕３の上に設けた。
【００１９】
Ｓｉ基板１の比抵抗、ドーピング不純物のタイプ、電解質５中のＨＦ濃度、化成電流密度を制御することにより、基板表面から裏面側に向けて延びる種々のサイズの細孔を形成することができる。特に、Ｓｉ基板上に結晶成長を行うのに好ましい１ｎｍから１０ｎｍ径の細孔を形成するには、ｐ型の不純物がドーピングされたＳｉ基板を用いると良い。基板に１０ｎｍから１００ｎｍ径の細孔を形成するためには、ｎ型の不純物をドーピングした基板を用いると良い。例えば、導電型がｎ型であり、基板の面方位が（１００）であり、基板の比抵抗が０．０１ΩｃｍであるＳｉ基板を用いて化成処理を行った。
【００２０】
Ｓｉ基板１の裏面にＡｌ電極１ａが形成されている。Ａｌ電極１ａとＰｔメッシュ電極７との間に、例えば電流密度１０ｍＡ／ｃｍ2で１０分間通電した。電解漕３全体の温度は、ほぼ０℃に保たれている。上記の装置を用いると、Ｓｉ基板１に、基板表面に対して法線方向に細孔を形成することができる。
【００２１】
細孔を再現性良く形成するために、Ｓｉ基板１と、その裏面に蒸着するＡｌ電極１ａとのオーミックコンタクトのコンタクト抵抗を下げることが重要である。そこで、Ｓｉ基板１の裏面にＡｌを真空蒸着器により蒸着する際に、Ｓｉ基板１を４００℃程度に加熱しながら、３００ｎｍから５００ｎｍの厚さのＡｌを蒸着した。
【００２２】
細孔形成工程が終了した後に、液体ＣＯ2またはペンタン等の有機溶媒を用い、超臨界条件下において超臨界洗浄を施す。これにより、細孔形成時に付着した、水や有機物或いはＳｉ化合物などを除去する。これらを除去することが、細孔基板上に別の半導体をエピタキシャル成長するためには重要となる。
【００２３】
図２は、ＨＦ濃度と電流密度を変化させた場合における基板に形成された細孔の形状を模式的に示す断面図である。Ａｌ電極１ａとＰｔメッシュ電極７との間の電流密度は、５ｍＡ／ｃｍ2の条件と１０ｍＡ／ｃｍ2の条件とを用いた。図２に示すように、ＨＦの濃度を３％から１０％までに変化させると、いずれの電流密度条件を用いた場合でも、ＨＦ濃度の増大とともに細孔の径が小さくなることがわかった。また、電流密度を５ｍＡ／ｃｍ２から１０ｍＡ／ｃｍ２に増加すると、細孔の径は一般的に増大している。尚、図２では、ハッチを施した部分に細孔が形成されている。
【００２４】
図３は、電流密度として５ｍＡ／ｃｍ2の条件を用いて細孔を形成した場合の、細孔の直径のＨＦ濃度依存性を示す。
【００２５】
図３に示すように、細孔の直径は、ＨＦ濃度の増加とともに小さくなる。細孔の深さの制御は、化成時間によって調整する。細孔の直径は、上記のＨＦ濃度のほかに、電流密度等によっても制御できる。
【００２６】
Ｓｉ基板と格子整合しないＩＩＩ−Ｖ族半導体、またはＩＩ−ＶＩ族半導体、またはＩＶ族半導体等、種々の半導体を用い、それらの各格子間隔（格子定数）に合せて細孔の径をコントロールすることが出来る。出発基板や成長層の種類に応じて細孔の径を変化させることにより、上記の種々の基板上に良好なエピタキシャル層を形成することができる。
【００２７】
図４を参照して、細孔を形成したＳｉ基板上に、ＧａＮをエピタキシャル成長させる場合を例に説明する。
【００２８】
図４に示すように、細孔２１ａが多数形成されている細孔基板２１と未処理のＳｉ基板との両方に、ＭＯＣＶＤ法によりＧａＮ層を成長し、結晶性の比較を行った。
【００２９】
まず、両方の基板上に、バッファ層２３としてＡｌＮ層を１０ｎｍから３００ｎｍの厚さでエピタキシャル成長する。結晶成長温度は、５００℃から１１００℃である。結晶成長に用いる材料ガスは、ＴＭＡ（トリメチルアルミニウム）とＮＨ3とを用いた。キャリアガス（雰囲気ガス）として、Ｈ2とＮ2との混合ガスを用いた。常圧に近いガス圧、すなわち、例えば７００Ｔｏｒｒ（９３．３Ｐａ）から８００Ｔｏｒｒ（１０６．７Ｐａ）の間のガス圧の条件下で結晶成長を行う。
【００３０】
ＧａＮ層を、１μｍから３μｍの厚さ分エピタキシャル成長する。結晶成長温度は６００℃から１１００℃の間である。材料ガスは、ＴＭＧ（トリメチルガリウム）とＮＨ3を用いる。キャリアガス（雰囲気ガス）はＨ2とＮ2との混合ガスである。常圧に近いガス圧、例えば７００Ｔｏｒｒ（９３．３Ｐａ）から８００Ｔｏｒｒ（１０６．７Ｐａ）で成長を行う。
【００３１】
図５は、上記の条件下でエピタキシャル成長を行ったＧａＮ結晶をＸＲＤ（Ｘ線回折）測定して得られたロッキングカーブである。
【００３２】
縦軸の単位は任意単位である。横軸の単位は、θ（ｄｅｇ）である。
【００３３】
図６は、ＧａＮ結晶のＰＬ発光特性を示すスペクトルである。尚、図５及び図６には、細孔基板上に成長させた結晶と、通常のＳｉ基板上に同条件で成長させた結晶とを比較して示している。
【００３４】
図５及び図６に示すように、細孔基板上に成長したＧａＮ膜は、通常のＳｉ基板上に成長したＧａＮ膜よりも結晶性が良いことがわかる。
【００３５】
例えば図５に示すロッキングカーブによれば、通常のＳｉ基板上に成長させたＧａＮ結晶の場合（破線で示す）は、１７．２１ｄｅｇ付近でのピークの半値幅は４００ａｒｃｓｅｃ程度である。これに対して、細孔基板上のＧａＮ結晶の場合（実線で示す）は、１７．２１ｄｅｇ付近でのピークの半値幅が２８０ａｒｃｓｅｃと小さい値を示す。ピークの高さも細孔基板上に成長したＧａＮ結晶の方が高い。このことより、細孔基板上に成長したＧａＮ結晶の方が結晶性が良好であることがわかる。
【００３６】
図６に示すように、ＰＬ発光スペクトルのデータによれば、通常のＳｉ基板上に成長させたＧａＮ結晶の場合には、高エネルギー側のエネルギーの分離が見られない。加えて、自由励起子のＬＯレプリカが鮮明でない。
【００３７】
細孔基板上に成長したＧａＮ結晶の場合には、高エネルギー側のエネルギーの分離が見られる。中性のドナーまたはアクセプタに束縛された励起子のピークもはっきりと現れている。ピーク自体の高さも２倍ほど大きい。さらに、ＥＸ−ＬＯに起因するピークが３．３３ｅＶ付近に見られる。細孔基板上のＧａＮ層の結晶性が良好であることが確認できた。
【００３８】
細孔基板上に成長したＧａＮ膜の結晶性の向上は、細孔基板の凸部がｗｉｎｄｏｗ、凹部がｗｉｎｇの働きをしてエピタキシャル・ラテラル・オーパーグロース(Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）を起こしているためと考えられる。
【００３９】
ＥＬＯに関して、ＧａＡｓ／Ｓｉ成長技術を例に図１５を参照して説明する。
【００４０】
図１５に示すように、Ｓｉ基板の表面にＧａＡｓ層を成長する。ＧａＡｓ層中には、ＳｉとＧａＡｓとの格子定数の違いに起因して転位（ｄｉｓｌｏｃａｔｉｏｎ）が入る。このＧａＡｓ層上を、例えばＳｉＯ2膜などのマスクで覆い、一部領域に開口（ウインドウ）を形成しておく。この状態において、ＧａＡｓ層をエピタキシャル成長すると、ＧａＡｓ層は開口領域に選択成長する。さらに、ＧａＡｓ層のエピタキシャル成長を継続すると、成長条件を選択することによりマスク上に沿ってＧａＡｓ層を横方向に成長させることができる。基板からの転位（貫通転位）は、横方向には伝搬せず、開口以外の領域（ウイング：ｗｉｎｇ）には、無転位のＧａＡｓ結晶が成長できる。
【００４１】
以上のように、細孔基板上に、基板と格子定数の異なる結晶を成長させると、成長した結晶の結晶性が良好になる。細孔の存在が結晶性を向上させるもう１つの要因は、基板と基板上に成長する結晶の格子不整合が、基板に形成された細孔の存在により緩和されるのではないかと考えられる。
【００４２】
次に本発明の第２の実施の形態による半導体装置及びその製造方法について図７から１０までを参照して説明する。
【００４３】
第２の実施の形態による半導体装置及びその製造方法について、上記細孔基板上にＺｎＯをエピタキシャル成長する技術を例にして説明する。以下に、所定の条件で細孔基板上に成長させたＺｎＯ単結晶成長の具体的な成長例について説明する。尚、ＺｎＯ単結晶層は、ＲＳ−ＭＢＥ法により成長を行った。
【００４４】
図７に、ＲＳＭＢＥによる結晶成長装置（以下「ＭＢＥ装置」という。）を示す。
【００４５】
ＭＢＥ装置Ｂは、結晶成長が行われるチャンバ３１と、チャンバ３１を超高真空状態に保つ真空ポンプＰとを含む。チャンバ３１は、Ｚｎを蒸発させるためのＺｎ用ポート４０と、Ｏラジカルを照射するためのＯラジカルポート４１と、Ｎラジカルを照射するためのＮラジカルポート４３とを含む。
【００４６】
Ｚｎ用ポート４０は、Ｚｎ（純度７Ｎ）原料４５を収容するとともに加熱・蒸発させるクヌーセンセル（Ｋｎｕｄｓｅｎ ｃｅｌｌ： 以下Ｋセルと呼ぶ。）４７とＫセルの開口を開閉するためのシャッタＳ1とを備えている。
【００４７】
Ｏラジカルポート４１は、無電極放電管内に原料ガスである酸素ガスを導入し、高周波（１３.５６ＭＨｚ）を用いて生成したＯラジカルを、ＭＢＥチャンバ３１内に噴出させる。Ｏラジカルのビームに対して流量を調整するためのオリフィス４１ａが設けられている。
【００４８】
Ｎラジカルポート４３は、無電極放電管を備えている。無電極放電間内に原料ガスである窒素ガスを導入する。高周波（１３.５６ＭＨｚ）を用いてＮをラジカル化し、ＭＢＥチャンバ３１内に噴出する。Ｎラジカルポート４１にもシャッタＳ2が設けられている。
【００４９】
チャンバ３１内には、結晶成長の下地となる細孔基板１を保持する基板ホルダー５１と、基板ホルダー５１を加熱するためのヒータ５３とが設けられている。細孔基板１の基板温度は熱電対５５によって測定可能である。基板ホルダー５１の位置は、ベローズを用いたマニュピュレータ５７によって移動可能である。
【００５０】
チャンバ３１内に、成長した結晶層の特性をモニタリングするためのＲＨＥＥＤガン６１とＲＨＥＥＤスクリーン６３とが設けられている。ＲＨＥＥＤガン６１とＲＨＥＥＤスクリーン６３とを用いて、ＭＢＥ装置Ｂ内での結晶成長の様子（成長量、成長した結晶層の質）をモニタリングしながら成長を行うことができる。
【００５１】
結晶成長の温度、結晶成長膜の厚さ、チャンバ内の真空度等は、制御装置Ｃによって適宜制御される。
【００５２】
以下に、細孔基板１上にＺｎＯ層を成長する工程について、図８も参照して詳細に説明する。結晶成長はＭＢＥ法により行う。
【００５３】
ガスソースの流量は、ｃｃｍ単位で示したが、これは、周知のように２５℃、１気圧での流量を示したものである。
【００５４】
細孔７１ａを形成した細孔基板７１を、装置内の基板ホルダにセットする。その後、基板温度７００℃、高真空下で１時間、細孔基板７１の熱処理を行った。次いで、細孔基板７１上にＺｎＯバッファ層７３を成長させる。ＺｎＯバッファ層７３は、細孔基板７１と結晶成長層との間の歪みを緩和させるための層であり、かつ、バッファ層７３の上に単結晶ＺｎＯ層を成長させるための種（ｓｅｅｄ）となる層である。
【００５５】
従って、バッファ層７３の表面に平坦性が要求される。ＺｎＯバッファ層７３の成長条件は、ＺｎＯ単結晶層の成長条件とは異なり、低温かつＺｎリッチな成長条件の下で行う。具体的には、Ｚｎのビーム量は７．０×１０-7Ｔｏｒｒ（９．３×１０-5Ｐａ）に設定する。酸素供給源としてＲＦプラズマソース（純度６Ｎの酸素を導入）を用いる。酸素の流量は、チャンバ内圧力値Ｐｏが５×１０-5Ｔｏｒｒ（６．６７×１０-3Ｐａ）、ガス流量が２ＳＣＣＭであり、ＲＦパワーは１５０Ｗである。成長温度は、３００℃から５００℃の間である。成長するＺｎＯバッファ層７３の厚みは、１０ｎｍから１００ｎｍの間である。
【００５６】
ＺｎＯバッファ層７３を成長した後、ＺｎＯバッファ層７３表面を結晶化させるため、例えば７００℃程度の温度で１０分から２０分程度熱処理を行う。その後、ＺｎＯ単結晶層（ＺｎＯ系化合物半導体層）７５の成長を行う。基板温度を６００℃とする。Ｚｎのビーム量は７．０×１０-7Ｔｏｒｒ（９．３×１０-5Ｐａ）である。酸素流量は、チャンバ内の酸素の分圧として、Ｐｏ2＝５×１０-5Ｔｏｒｒ（６．６７×１０-3Ｐａ）、ガス流量が２ＳＣＣＭ、ＲＦパワーが３００Ｗである。成長するＺｎＯ単結晶層の厚みは、２μｍである。
【００５７】
上記の条件により成長した単結晶ＺｎＯ層の結晶評価を行った。図９は、単結晶ＺｎＯ層を測定した場合のロッキングカーブ、図１０はＰＬ発光スペクトルである。通常のＳｉ基板と細孔基板とを用いてＺｎＯ層を成長した場合について比較を行った。
【００５８】
図９に示すロッキングカーブによれば、１７．３ｄｅｇ付近のピークの半値幅は、通常のＳｉ基板上に成長したＺｎＯ単結晶の場合（破線）が５００から６００ａｒｃｓｅｃである。一方、細孔基板上に成長したＺｎＯ単結晶の場合（実線）が２５０から３００ａｒｃｓｅｃである。細孔基板上に成長したＺｎＯ単結晶の方が、ロッキングカーブの半値幅が大幅に小さくなっている。
【００５９】
図１０に示すＰＬ発光スペクトルによれば、細孔基板上に成長したＺｎＯ単結晶層では、３６０ｎｍ近傍のピークの強度が高くなっている。加えて、通常の基板上に成長したＺｎＯ単結晶層において観測されていた５６０ｎｍを中心とするブロードなピークが、細孔基板上に成長したＺｎＯ結晶の場合（実線）では観測されなかった。
【００６０】
以上の結果より、細孔基板を用いてＺｎＯ単結晶層を成長した方が、通常の基板上にＺｎＯ単結晶層を成長した場合よりも、結晶性に優れていることがわかる。
【００６１】
次に、本発明の第３の実施の形態による半導体装置及びその製造方法について、図１１及び図１２を参照して説明する。
【００６２】
本実施の形態による半導体装置に用いられる基板中には、ｐ型の不純物がドーピングされており、半導体基板の比抵抗が１Ωｃｍから１０Ωｃｍまでの間である。Ｓｉ基板の表面の面方位が（１００）である基板に対して細孔形成処理を行った。
【００６３】
尚、基板の化成処理条件は、電流密度が２０ｍＡ／ｃｍ2とし、通電時間が１０分間である。前述のように、化成条件の再現性を良くするためには、Ｓｉ基板の裏面に蒸着するＡｌ電極のオーミックコンタクトを良好にすることが重要となる。本実施の形態においては、Ｓｉ基板の裏面にＡｌを真空蒸着する際、Ｓｉ基板を４００℃程度に加熱しながら、３００ｎｍから５００ｎｍの厚さのＡｌ層を蒸着した。
【００６４】
その後、第１の実施の形態による半導体製造方法と同様の装置を用いて化成処理を行った。化成処理溶液としては、ＨＦ：Ｃ2Ｈ5ＯＨの混合溶液を用いた。化成処理工程の終了後は、液体ＣＯ2またはペンタン等の有機溶媒を使用して、超臨界洗浄を施した。
【００６５】
図１１に細孔の直径のＨＦ濃度依存性を示す。ＨＦの濃度を１０％から８０％まで変化させて化成処理を行うと、１ｎｍから１２ｎｍまでの領域で多孔質Ｓｉの細孔の径を調整することができる。細孔の深さは、化成時間により制御する。ｐ型Ｓｉ基板に細孔を形成した場合には、細孔の径が非常に小さい。そこで、図１１のグラフを求める際に必要な細孔の直径の測定には、小角Ｘ線散乱法を用いた。フッ酸濃度及び電流密度等により制御することで、所望の細孔の大きさを得ることが出来る。Ｓｉ基板と格子整合しないＩＩＩ−Ｖ族半導体、またはＩＩ−ＩＶ族半導体、またはＩＶ族半導体等、種々の半導体に適合するように細孔の径を制御することが出来る。出発基板の種類を変えずに、細孔の径を変化させる処理を行うことにより種々の半導体層を、出発基板上にエピタキシャル成長することが出来る。
【００６６】
細孔処理を施したＳｉ基板上と未処理のＳｉ基板上とに、ＭＯＣＶＤ法によりＧａＮ層を成長し、両ＧａＮ層の結晶特性を比較した。
【００６７】
図１２に半導体装置の構造を示す。ｐ型シリコン基板に多数の細孔８１ａを形成するための細孔処理を施す。細孔が形成された細孔基板８１上にバッファ層８３としてＡｌＮ層を１０ｎｍから３００ｎｍまでの厚さでエピタキシャル成長する。成長温度は５００℃から１１００℃、材料ガスはＴＭＡとＮＨ3である。雰囲気ガスはＨ2とＮ2との混合ガスを用いた。ガス圧は、常圧付近、例えば、７００Ｔｏｒｒ（９．３×１０4Ｐａ）から８００Ｔｏｒｒ（１．０７×１０5Ｐａ）までの圧力である。
【００６８】
次に、ＧａＮ層８５を１μｍから３μｍ程度の厚さエピタキシャル成長する。成長温度は６００℃から１１００℃である。材料ガスは、ＴＭＧとＮＨ3である。キャリアガス（雰囲気ガス）はＨ2とＮ2の混合ガスである。
【００６９】
細孔基板８１と未処理基板とに関して、それらの上に成長したＧａＮ層のロッキングカーブ測定及びＰＬスペクトル測定を行った。その結果、細孔基板８１上に結晶成長したＧａＮ層は、未処理基板上に結晶成長したＧａＮ層に比べて、結晶性の良い結晶層が形成されていることがわかった。細孔基板８１を用いた場合には、細孔基板の凸部がｗｉｎｄｏｗ、凹部（細孔部）がｗｉｎｇの働きをしてエピタキシャル・ラテラル・オーバーグロース（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）がなされたと考えられる。
【００７０】
次に、本発明の第４の実施の形態による半導体装置及びその製造方法について図１３を参照して説明する。第３の実施の形態による半導体装置及びその製造方法の場合と同様に、基板に細孔９１ａを形成する処理を行う。細孔基板９１が形成される。
【００７１】
以下に、細孔基板上にＺｎＯ単結晶を成長させる例について説明する。第２の実施の形態による半導体装置及びその製造方法の場合と同様に、ＲＳ−ＭＢＥ法により結晶成長を行った。
【００７２】
細孔形成処理を行ったｐ型Ｓｉ基板を、基板ホルダーに装着する。ＭＢＥ装置内の基板マニピュレーターに基板をセットした後、基板温度＝７００℃、高真空下で1時間の熱処理を施した。
【００７３】
上記の基板前処理の後、まずＺｎＯバッファ層９３を成長する。ＺｎＯバッファ層９３は上述のように、基板との歪みを緩和させるための層である。加えて、ＺｎＯバッファ層９３は、その上に単結晶ＺｎＯ層を成長させるため平坦性が必要である。従って、ＺｎＯバッファ層９３の成長条件は単結晶層の成長条件とは異なり低温かつＺｎリッチの条件下での成長を行う。
【００７４】
より具体的には、固体ソースのＺｎ（７Ｎ）をＫセル中に入れ、ビーム量ＰZn：７．０×１０-7Ｔｏｒｒ（９．３×１０-5Ｐａ）に設定する。酸素供給源としてＲＦプラズマソース(純度６Ｎの酸素ガスを導入する)を用い、酸素流量はそのチャンバ内の圧力値としてＰ（Ｏ2）：５．０×１０-5Ｔｏｒｒ（６．６７×１０-5Ｐａ）、流量を２ＳＣＣＭとする。ＲＦパワーは、１５０Ｗとした。成長温度は３００℃から５００℃の範囲で行う。ＺｎＯバッファ層９３の厚みは１０ｎｍから１００ｎｍまでの間である。
【００７５】
ＺｎＯバッファ層９３を成長した後に、バッファ層の表面を結晶化させるために、所定の温度(例えば７００℃)で１０から２０分程度の熱処理を行う。その後ＺｎＯの単結晶を成長する。ＺｎＯ単結晶層９５の成長条件は、例えば基板温度が６００℃、Ｚｎ（７Ｎ）のビーム量：ＰZn＝７．０×１０-7Ｔｏｒｒ、酸素流量はそのチャンバ圧力値としてＰ（Ｏ2）：５．０×１０-5Ｔｏｒｒ、流量を２ＳＣＣＭとする。ＲＦパワーは、３００Ｗとした。
【００７６】
細孔基板と未処理基板との上に、以上の条件下でＺｎＯ単結晶層９５を成長した。サンプルのロッキングカーブ測定及びＰＬ発光スペクトル測定から、細孔基板を用いると、未処理基板を用いた場合と比較して結晶性の良いＺｎＯ単結晶層が得られていることがわかる。
【００７７】
尚、例えばフォトリソグラフィー技術などを用いて、基板上に所定の領域のみに細孔を形成することも可能である。細孔を形成した領域とその上に形成された結晶層とは、細孔領域以外の領域上に成長した層と比べて良好な結晶性を示す。
【００７８】
次に、本発明の第５の実施の形態による半導体装置及びその製造方法について図１４を参照して説明する。
【００７９】
図１４に示すように、シリコン基板９１に細孔９１ａを多数形成した基板上に、バッファ層１０３を形成する。バッファ層１０３上に半導体層１０５を形成する。半導体層１０５は、基板と格子定数の異なるＩＩＩ−Ｖ族半導体層、またはＩＩ−ＶＩ族半導体層、またはＩＶ族半導体層であり、例えば、エピタキシャル成長された半導体層である。
【００８０】
例えば、半導体層１０５は、ＳｉxＧｅyＣ1-x-y（０＜＝ｘ，ｙ＜＝１）とＩｎxＧａyＡｌ1-x-yＰzＡｓ1-z（０＜＝ｘ，ｙ，ｚ＜＝１）とＺｎWＣｄ1-WＴｅXＯ1-x-y-z（（０＜＝ｗ，ｘ，ｙ，ｚ＜＝１）とからなる群のうちから選択した少なくとも１種を用いることができる。
【００８１】
上記のような種々の基板や結晶層を用いれば、周知の半導体製造技術と組み合わせることにより、種々の半導体装置や光半導体装置、液晶表示装置などを製造することができる。
【００８２】
基板１０１は、Ｓｉ基板以外の基板も用いることができる。例えば、ＧａＡｓ又はＧａＰ又はＩｎＰ又はＩｎＡｓ基板や、ＺｎＯ又はＺｎＳ又はＺｎＳｅ又はＺｎＴｅ又はＣｄＴｅなどの化合物半導体基板やＳｉＣ基板を用いても良い。ガラス基板上にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透明画素電極を形成した基板を用いても良い。
【００８３】
また、上記細孔形成工程に用いることができるエッチング液は、ＨＦ系の溶液に限定されるものではなく、ＫＯＨ等のアルカリ溶液を用いてこともできる。ＫＯＨ水溶液の濃度を０．０１から１０ｍｏｌ／リットルとし、電流密度１から５００ｍＶ・ｃｍ2として、化成処理時間を１秒から１０分の間とする。
【００８４】
その後、フッ化水素酸を用いて酸化膜を除去し、液体ＣＯ2またはペンタン等の有機溶媒を使用して超臨界洗浄を施し、化成時に付着する水又は有機物又はＳｉ化合物を除去する。ＨＦを用いた細孔形成工程の場合と同様に、多孔度が１０％から９０％となる程度に多数の細孔を有する半導体基板を形成することが出来る。細孔を形成する膜厚の制御は、化成時間にて行う。上記の方法を用いても、細孔の大きさをＫＯＨ濃度、電流密度等を制御することによって所望の値に制御することが出来る。尚、多孔度とは、基板表層部全体の体積のうち、細孔による空洞が形成された部分の体積の割合で表される。
【００８５】
そのため、基板に対して格子不整合を有するＩＩＩ−Ｖ族半導体層、またはＩＩ−ＶＩ族半導体層、またはＩＶ族半導体層等、種々の半導体層の格子間隔に合せて、細孔の径をコントロールすることが出来る。基板の種類を変えずに、細孔の径を変化させるだけで、上記の半導体層を結晶性良くエピタキシャル成長することができる。また、上記のような電解液を用いたエッチング方法以外に、フッ素化合物のガスを用いた反応性イオンエッチング又はＧａイオン等用いた集束イオンビームエッチングにより、基板に、１０ｎｍから１０μｍまでの深さを有し、１０ｎｍら１０μｍまでの径を有する細孔を形成できる。
【００８６】
エッチングされた領域とエッチングされていない領域との体積比が０．１：０．９から０．９：０．１までの比になるように多数の細孔を形成し、その上に基板と格子定数が一致しないＩＩＩＶ族半導体層、またはＩＩ−ＶＩ族半導体層、またはＩＶ族半導体層をエピタキシャル成長するのに適した出発基板を提供することが出来る。
【００８７】
また、上記、電解液を用いたエッチング手法ならびに弗化化合物ガスを用いたエッチング手法だけでなく、スタールエッチング（Ｓｔｉｒｌ ｅｔｃｈｉｎｇ：例えば、ＨＦ＝１００ｃｃ、Ｃｒ2Ｏ3＝５０ｇ、Ｈ2＝１００ｃｃの組成のもの）、ダッシュエッチ（Ｄａｓｈ ｅｔｃｈｉｎｇ：例えば、ＨＦ＝１００ｃｃ、ＨＮＯ3＝３０ｃｃ、ＣＨ3ＣＯＯＨ＝１２０ｃｃの組成のもの）、セコエッチング（Ｓｅｃｃｏ ｅｔｃｈｉｎｇ：例えば、ＨＦ＝１００ｃｃ、Ｋ2Ｃｒ2Ｏ7＝５０ｇ（０．１５ｍｏｌ／リットル）の組成のもの）、ライトエッチング（Ｗｒｉｇｈｔ ｅｔｃｈｉｎｇ：例えば、ＨＦ＝６０ｃｃ、ＨＮＯ3＝３０ｃｃ、Ｃｒ2Ｏ3＝３０ｃｃ（５ｍｏｌ／リットル）、Ｃｕ（ＮＯ3）2＝２．２ｇ、Ｈ2Ｏ＝６０ｃｃ、ＣＨ3ＣＯＯＨ＝６０ｃｃの組成のもの）、ＫＯＨの異方性エッチング液などの溶液のみによるエッチングにおいても１ｎｍから１０μｍ径までの細孔を、３ｎｍから１０μｍまでの間の深さで形成し、エッチングされた領域とエッチングされていない領域との体積比が１：９から５：５までの比になるように多数の細孔を形成することもできる。
【００８８】
このような方法によっても、格子定数の異なるＩＩＩ−Ｖ族半導体層、またはＩＩ−ＶＩ族半導体層、またはＩＶ族半導体層をエピタキシャル成長する場合に適した基板を提供することが出来る。
【００８９】
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。
【００９０】
例えば、半導体層の構成薄層の厚さは所望の特性を満足する範囲で任意に変更することができる。超格子層を形成しても良い。ガスの供給シーケンスも上述のものに制限されない。成長条件その他のプロセスパラメータも種々選択することができる。その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【００９１】
【発明の効果】
細孔を形成した半導体基板上に、これらの基板と格子不整合を有するＩＩＩ−Ｖ族半導体層、またはＩＩ−ＶＩ族半導体層、またはＩＶ族半導体層をエピタキシャル成長する際に、基板と半導体層との格子不整合が存在しても、それに起因する歪み応力が緩和され、基板上に結晶性の良い、表面平坦性の良いエピタキシャル成長膜を提供することが出来る。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態による半導体製造技術に用いられる細孔形成装置の断面図である。
【図２】 本発明の第１の実施の形態による半導体装置において、フッ酸濃度と電流密度とを変えて、基板に細孔を形成した際の細孔の形状を模式的に示す断面図である。
【図３】 本発明の第１の実施の形態による半導体製造技術を用いて、基板に細孔を形成する際の、フッ酸濃度と細孔の直径との関係を示す図である。
【図４】 本発明の第１の実施の形態による半導体装置の構造断面図である。
【図５】 本発明の第１の実施の形態による半導体装置のＸＲＤのスペクトル図である。併せて、Ｓｉ基板上に形成した場合のスペクトルも示す。
【図６】 本発明の第１の実施の形態による半導体装置のＰＬ発光スペクトルである。併せて、Ｓｉ基板上に形成した場合のスペクトルも示す。
【図７】 本発明の第１の実施の形態による半導体装置を製造するためのＲＳ−ＭＢＥ法に用いる結晶成長装置である。
【図８】 本発明の第１の実施の形態による半導体装置の構造断面図である。
【図９】 本発明の第２の実施の形態による半導体装置のＸＲＤのスペクトル図である。併せて、Ｓｉ基板上に形成した場合のスペクトルも示す。
【図１０】 本発明の第２の実施の形態による半導体装置のＰＬ発光スペクトルである。併せて、Ｓｉ基板上に形成した場合のスペクトルも示す。
【図１１】 本発明の第３の実施の形態による半導体装置において、基板に細孔を形成する際の、フッ酸濃度と細孔の直径との関係を示す図である。
【図１２】 本発明の第３の実施の形態による半導体装置の構造断面図である。
【図１３】 本発明の第４の実施の形態による半導体装置の構造断面図である。
【図１４】 本発明の第５の実施の形態による半導体装置の構造断面図である。
【図１５】 ＥＬＯ成長の原理を説明するための断面図である。
【符号の説明】
Ａ 細孔形成装置
１ シリコン基板
３ セル
５ 電解液
７ メッシュ電極
１１ａ 電流源
２１、７１、８１、９１、１０１ 基板
２１ａ、７１ａ、８１ａ、９１ａ、１０１ａ 細孔
２３、７３、８３、９３、１０３ バッファ層
２５、７５、８５、９５、１０５ 半導体層
Claims (9)
- 基板表面に多数の細孔を有するＳｉ基板と、
該基板上にエピタキシャル成長された、厚さが１ｎｍから１０μｍまでの間のＺｎＯ系化合物半導体層と、
を含み、
前記Ｓｉ基板は、少なくともその一部に、０．０００１Ω・ｃｍから１０００Ω・ｃｍまでの間の比抵抗を有するｎ型またはｐ型の導電領域を含み、（１００）又は（１１０）又は（１１１）面のいずれかの表面を有し、
前記細孔は、１ｎｍから１０μｍまでの間の直径と、３ｎｍから１０μｍ間の深さと、１０％から９０％までの間の多孔度とを有する
ことを特徴とする半導体装置。 - さらに、前記基板と前記半導体層との間に、バッファ層が形成されている請求項１に記載の半導体装置。
- （ａ）ｎ型またはｐ型の導電性を有し、０．０００１Ω・ｃｍから１０００Ω・ｃｍまでの間の比抵抗を有し、（１００）又は（１１０）又は（１１１）面のいずれかを基板表面とするＳｉ基板を準備する工程と、
（ｂ）前記Ｓｉ基板表面の少なくとも一部に、その表面から裏面に向けて延びる細孔を、直径が１ｎｍから１０μｍまでの間であり、深さが３ｎｍから１０μｍまでの間であり、多孔度が１０％から９０％までの間となるように形成する工程と、
（ｃ）細孔が形成された前記基板上にＺｎＯ系化合物半導体層を成長する工程と
を含む半導体装置の製造方法。 - 前記（ｂ）工程は、弗化化合物ガスを用いた反応性イオンエッチングにより前記基板表面から基板裏面の方向に向けて延びる細孔を形成する工程である請求項３に記載の半導体装置の製造方法。
- 前記（ｂ）工程は、集束イオンビーム法により前記基板をエッチングする工程を含む請求項３に記載の半導体装置の製造方法。
- 前記（ｂ）工程は、濃度が１％から５０％の弗化水素酸を用いて前記基板と弗化水素酸との間に流す電流の電流密度を１ｍＡ／ｃｍ2から５００ｍＡ／ｃｍ2までの間とし、反応時間を１秒から２０分までの間とする陽極化成工程を含む請求項３に記載の半導体装置の製造方法。
- 前記（ｂ）工程は、濃度が０．０１ｍｏｌ／リットルから１０ｍｏｌ／リットルまでのＫＯＨ水溶液を用い、電流密度を１ｍＡ／ｃｍ2から５００ｍＡ／ｃｍ2までとして１秒から２０分までの間の陽極酸化を行う工程と、陽極化成を行った後、前記陽極酸化工程によって形成された酸化膜を弗化水素酸によって除去する工程とを含む請求項３に記載の半導体装置の製造方法。
- 前記（ｂ）工程は、スタールエッチング（ＨＦ、Ｃｒ2Ｏ3、Ｈ2Ｏ）と、ダッシュエッチング（ＨＦ、ＨＮＯ3、ＣＨ3ＣＯＯＨ）と、セコエッチング（ＨＦ、Ｋ2Ｃｒ2Ｏ7）と、ライトエッチング（ＨＦ、ＨＮＯ3、Ｃｒ2Ｏ3、Ｃｕ（ＮＯ3）2、Ｈ2Ｏ、ＣＨ3ＣＯＯＨ）と、ＫＯＨの異方性エッチング液と、からなる群から選択した少なくとも１種を用いて基板をエッチングする工程を含む請求項３に記載の半導体装置の製造方法。
- 前記（ｂ）工程と前記（ｃ）工程との間に、さらに、バッファ層を形成する工程を含む請求項３から８までのいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063364A JP3830083B2 (ja) | 2001-03-07 | 2001-03-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063364A JP3830083B2 (ja) | 2001-03-07 | 2001-03-07 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270515A JP2002270515A (ja) | 2002-09-20 |
| JP3830083B2 true JP3830083B2 (ja) | 2006-10-04 |
Family
ID=18922373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001063364A Expired - Fee Related JP3830083B2 (ja) | 2001-03-07 | 2001-03-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3830083B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2270887B1 (en) | 2003-04-30 | 2020-01-22 | Cree, Inc. | High powered light emitter packages with compact optics |
| US7005679B2 (en) | 2003-05-01 | 2006-02-28 | Cree, Inc. | Multiple component solid state white light |
| KR20060017771A (ko) | 2003-05-06 | 2006-02-27 | 캐논 가부시끼가이샤 | 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법 |
| US6972438B2 (en) * | 2003-09-30 | 2005-12-06 | Cree, Inc. | Light emitting diode with porous SiC substrate and method for fabricating |
| JP5259914B2 (ja) * | 2003-12-22 | 2013-08-07 | アイメック | シリコン基板上にｉｉｉ族窒化物材料を成長させた装置及びその作製方法 |
| US7534633B2 (en) | 2004-07-02 | 2009-05-19 | Cree, Inc. | LED with substrate modifications for enhanced light extraction and method of making same |
| JPWO2006104064A1 (ja) * | 2005-03-28 | 2008-09-04 | 国立大学法人大阪大学 | 窒化ガリウム成長用基板及びその製造方法 |
| KR100695117B1 (ko) * | 2005-10-25 | 2007-03-14 | 삼성코닝 주식회사 | ＧａＮ 제조방법 |
| US7614759B2 (en) | 2005-12-22 | 2009-11-10 | Cree Led Lighting Solutions, Inc. | Lighting device |
| JP2009534866A (ja) | 2006-04-24 | 2009-09-24 | クリー， インコーポレイティッド | 横向き平面実装白色ｌｅｄ |
| KR100734809B1 (ko) * | 2006-05-30 | 2007-07-04 | 서울옵토디바이스주식회사 | 황화아연계 발광 소자의 제조 방법 및 그에 의해 제조된황화아연계 발광 소자 |
| KR100734810B1 (ko) | 2006-05-30 | 2007-07-04 | 서울옵토디바이스주식회사 | 산화아연계 발광 소자의 제조 방법 및 그에 의해 제조된산화아연계 발광 소자 |
| KR101153861B1 (ko) * | 2006-06-01 | 2012-06-18 | 삼성코닝정밀소재 주식회사 | 실리콘 웨이퍼 상에 ＧａＮ 박막을 형성하는 방법 |
| US7834367B2 (en) | 2007-01-19 | 2010-11-16 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
| US9012937B2 (en) | 2007-10-10 | 2015-04-21 | Cree, Inc. | Multiple conversion material light emitting diode package and method of fabricating same |
| US9431589B2 (en) | 2007-12-14 | 2016-08-30 | Cree, Inc. | Textured encapsulant surface in LED packages |
| JP4333820B1 (ja) * | 2009-01-19 | 2009-09-16 | 住友電気工業株式会社 | 化合物半導体基板 |
| JP2013511844A (ja) * | 2009-11-18 | 2013-04-04 | スリーエム イノベイティブ プロパティズ カンパニー | Ｉｉ〜ｖｉ半導体のための新規なウェットエッチング剤及び方法 |
| US8329482B2 (en) | 2010-04-30 | 2012-12-11 | Cree, Inc. | White-emitting LED chips and method for making same |
| CN103236395B (zh) * | 2011-05-25 | 2016-09-28 | 新加坡科技研究局 | 在基底上形成纳米结构的方法及其用途 |
| CN104241262B (zh) | 2013-06-14 | 2020-11-06 | 惠州科锐半导体照明有限公司 | 发光装置以及显示装置 |
| CN112670159B (zh) * | 2020-12-14 | 2024-01-23 | 西安电子科技大学 | 一种铪基AlN厚膜及其制备方法 |
-
2001
- 2001-03-07 JP JP2001063364A patent/JP3830083B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270515A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3830083B2 (ja) | 半導体装置およびその製造方法 | |
| CN101467231B (zh) | 在外延横向过度生长氮化镓模板上生长氧化锌膜的方法 | |
| US6673478B2 (en) | Crystal-growth substrate and a ZnO-containing compound semiconductor device | |
| TWI445052B (zh) | 藉由金屬有機化學氣相沈積（ＭＯＣＶＤ）於多孔性氮化鎵（ＧａＮ）模板上氮化銦鎵（ＩｎＧａＮ）之生長 | |
| JP4613373B2 (ja) | Ｉｉｉ族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法 | |
| US8530272B2 (en) | Method for growing zinc-oxide-based semiconductor device and method for manufacturing semiconductor light emitting device | |
| JP3424814B2 (ja) | ＺｎＯ結晶構造及びそれを用いた半導体装置 | |
| KR101311901B1 (ko) | ＺｎＯ 결정과 그 성장방법 및 발광소자의 제조방법 | |
| US8502219B2 (en) | Method for growing zinc-oxide-based semiconductor device and method for manufacturing semiconductor light emitting device | |
| US20200224331A1 (en) | High quality group-iii metal nitride crystals, methods of making, and methods of use | |
| US8154018B2 (en) | Semiconductor device, its manufacture method and template substrate | |
| KR101458629B1 (ko) | ＺｎＯ계 화합물 반도체 층의 제조방법 | |
| JP4268405B2 (ja) | ＺｎＯ結晶の成長方法、ＺｎＯ結晶構造及びそれを用いた半導体装置 | |
| JP2004307253A (ja) | 半導体基板の製造方法 | |
| JP6934473B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| KR20160010419A (ko) | 무결점 단결정 박막 층 | |
| Khan et al. | Selective-area growth of GaN and AlGaN nanowires on N-polar GaN templates with 4° miscut by plasma-assisted molecular beam epitaxy | |
| JPH1022224A (ja) | 化合物半導体エピタキシャルウエハ | |
| Li et al. | Epitaxial lateral overgrowth of InGaN/GaN multiple quantum wells on HVPE GaN template | |
| BIN | GROWTH AND CHARACTERIZATION OF GALLIUM NITRIDE FILMS ON POROUS SILICON SUBSTRATE | |
| JPH10284512A (ja) | Ｉｉ−ｖｉ族化合物半導体単結晶ウェハの製造方法およびｉｉ−ｖｉ族化合物半導体単結晶ウェハ | |
| JPH0738461B2 (ja) | 青色発光素子の製法 | |
| JP2015103637A (ja) | ｐ型ＺｎＯ系半導体層、ＺｎＯ系半導体素子、ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060707 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |