DE102007021991B4 - Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht Download PDF

Info

Publication number
DE102007021991B4
DE102007021991B4 DE200710021991 DE102007021991A DE102007021991B4 DE 102007021991 B4 DE102007021991 B4 DE 102007021991B4 DE 200710021991 DE200710021991 DE 200710021991 DE 102007021991 A DE102007021991 A DE 102007021991A DE 102007021991 B4 DE102007021991 B4 DE 102007021991B4
Authority
DE
Germany
Prior art keywords
semiconductor
intermediate layer
semiconductor layer
layer
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE200710021991
Other languages
English (en)
Other versions
DE102007021991A1 (de
Inventor
Dr. Baumgartl Johannes
Dr. Mauder Anton
Francisco Javier Santos Rodriguez
Dr. Schulze Hans-Joachim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE200710021991 priority Critical patent/DE102007021991B4/de
Publication of DE102007021991A1 publication Critical patent/DE102007021991A1/de
Application granted granted Critical
Publication of DE102007021991B4 publication Critical patent/DE102007021991B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Herstellen eines Halbleiterbauelements (20), wobei das Verfahren folgende Merkmale aufweist: – Bereitstellen eines Grundsubstrats (10), – Ausbilden einer porösen Zwischenschicht (11) an einer Oberfläche des Grundsubstrats, – Aufbringen einer Halbleiterschicht (12) auf der porösen Zwischenschicht (11), – Ausbilden von Halbleiterbauelementstrukturen (13) in der Halbleiterschicht (12), – Entfernen des Grundsubstrats (10) von der Halbleiterschicht (12) entlang der porösen Zwischenschicht (11) durch Auftrennen der porösen Zwischenschicht, wobei die an der Rückseite der Halbleiterschicht verbleibende poröse Zwischenschicht hoch dotiert ist, – Aufbringen von metallischem Kontaktmaterial (15) auf der Rückseite der Halbleiterschicht (12), wobei sich die Rückseitenmetallisierung in die Poren der verbleibenden hochdotierten porösen Zwischenschicht (11) erstreckt und mit ihr einen ohmschen Kontakt ausbildet, – Fertigstellen des Halbleiterbauelements (20).

Description

  • Ausführungsbeispiele der vorliegenden Erfindung betreffen ein Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht.
  • Die EP 0 867 919 A2 , die US 6 468 841 B2 , die US 2006/0 166 468 A1 sowie die EP 0 867 920 A2 beschreiben jeweils ein Verfahren zum Herstellen eines Halbleitersubstrats mit Hilfe einer porösen Zwischenschicht.
  • Aus dem Zeitschriftenartikel „ELTRAN®; Novel SOI Wafer Technology”, JSAP International, NO. 4 (July 2001), ist ein Verfahren zum Herstellen eines SOI-Wafers durch eine poröse Zwischenschicht bekannt. Weiterhin ist aus der US 2004/0198026 A1 eine Verfahren zum Herstellen eines SOI-Wafers mit Hilfe einer porösen Zwischenschicht bekannt, bei dem eine poröse Zwischenschicht in einem Substrat aufgetrennt wird und ein dadurch abgetrenntes Teilstück dieses Substrats mit Hilfe einer Klebstoffschicht mit einem Trägersubstrat verbunden wird, wobei sich der Klebstoff zur besseren Haftung in die Poren der verbleibenden porösen Zwischenschicht erstreckt.
  • Aus dem Artikel „Fabrication and morphology of porous p-type SiC”, Journal of Applied Physics” 97, 044908 (2005) ist ein Herstellungsverfahren von porösem SiC bekannt.
  • In zunehmenden Maße werden Halbleiterbauelemente, auch unter dem Ausdruck „Chips” bekannt, unter Verwendung eines sehr dünnen Halbleitergrundmaterials hergestellt. Solche Halbleiterbauelemente finden Verwendung in Chipkarten, Solarzellen, integrierten Schaltungen und Einzelhalbleiterbauelementen wie z. B. Transistoren und Dioden.
  • Ausführungsbeispiele der vorliegenden Erfindung behandeln im Folgenden ein kostengünstiges Verfahren zum Herstellen eines Halbleiterbauelements mit geringer Dickenschwankung und ein kostengünstiges Verfahren zum Herstellen eines Halbleiterwafers mit einer Vielzahl darin ausgebildeter Halbleiterbauelemente mit geringer Dickenschwankung.
  • In einer Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen eines Halbleiterbauelements weist das Verfahren die Merkmale auf, dass ein Grundsubstrat bereit gestellt wird, eine poröse Zwischenschicht an einer Oberfläche des Grundsubstrats ausgebildet wird, eine Halbleiterschicht auf der Zwischenschicht aufgebracht wird, in der Halbleiterschicht Halbleiterbauelementstrukturen ausgebildet werden, das Grundsubstrat an der Halbleiterschicht entlang der porösen Zwischenschicht durch Auftrennen der porösen Zwischenschicht entfernt wird, wobei die an der Rückseite der Halbleiterschicht verbleibende poröse Zwischenschicht hoch dotiert ist, ein metallisches Kontaktmaterial (15) auf der Rückseite der Halbleiterschicht (12) aufgebracht wird, wobei sich die Rückseitenmetallisierung in die Poren der verbleibenden hochdotierten porösen Zwischenschicht (11) erstreckt und mit ihr einen ohmschen Kontakt ausbildet, und das Halbleiterbauelement fertiggestellt wird.
  • Ein Vorteil des vorgestellten Verfahren liegt darin, dass die Halbleiterbauelementstrukturen nach Einstellung einer bestimmten Chip-Zieldicke in der Halbleiterschicht ausgebildet werden können, ohne dass die Halbleiterschicht vorher noch auf ein Hilfssubstrat „umgepackt” werden muß. Dies könnte ansonsten zur Zerstörung der Halbleiterschicht führen, insbesondere wenn diese sehr dünn ist. Durch das Ausbilden der Halbleiterschicht auf der porösen Zwischenschicht lässt sich außerdem die Dicke der Halbleiterschicht sehr genau auf ca. +/-3% der gewünschten Zieldicke über die gesamte Halbleiterschichtfläche einstellen.
  • Kurze Beschreibung der Figuren
  • Ausführungsbeispiele der Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Figuren näher erläutert.
  • Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung einzelne Merkmale und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
  • Ausführungsformen der Erfindung beziehen sich im Allgemeinen auf ein Verfahren zum Herstellen eines Halbleiterbauelements, insbesondere auf ein Verfahren zum Herstellen eines Leistungshalbleiterbauelements.
  • Es zeigen:
  • 1 ein schematisches Ablaufdiagramm eines Verfahrens zum Herstellen eines Halbleiterbauelements.
  • 2 eine schematische Darstellung eines Zwischenschritts des Verfahrens mit einer zweigeteilt hergestellten Zwischenschicht.
  • 3 eine schematische Darstellung eines weiteren Schritts des Verfahrens mit einer an der Oberfläche der Halbleiterschicht ausgebildeten Metallschicht.
  • 4 ein schematisches Ablaufdiagramm eines Verfahrens zum Herstellen eines Wafers mit einer Vielzahl darin ausgebildeter Halbleiterbauelemente.
  • Bevor im Folgenden Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird.
  • Detaillierte Beschreibung:
  • 1 zeigt anhand einzelner schematischer Querschnittsansichten 1a, 1b, 1c, 1d, den Ablauf eines Verfahrens zum Herstellen eines Halbleiterbauelements 20 gemäß der vorliegenden Erfindung.
  • In 1a wird das Bereitstellen eines Grundsubstrats 10 dargestellt. Das Grundsubstrat 10 besteht beispielsweise aus einem Halbleitermaterial wie Silizium oder SiC, wobei das Halbleitermaterial insbesondere einkristallin ausgebildet ist.
  • 1b zeigt eine, an einer Oberfläche des Grundsubstrats 10 ausgebildete, poröse Zwischenschicht 11. Die poröse Zwischenschicht 11 ist in der Regel aus dem gleichen Material wie das Grundsubstrat 10 ausgebildet. Beispielhaft besteht sie also auch aus Si, SiC oder einem anderen Halbleitermaterial. Die poröse Zwischenschicht 11 wird beispielsweise durch eine chemische, insbesondere nasschemische oder elektrochemische Behandlung des Grundsubstrats 10 ausgebildet. Die Dicke D einer erzeugten porösen Zwischenschicht 11 liegt typisch im Bereich von 1 μm ≤ d ≤ 20 μm. In einer nicht dargestellten Ausführungsform können die nicht zu porosierenden anderen Oberflächen des Grundsubstrats 10 durch eine Beschichtung geschützt werden.
  • 1c zeigt eine auf der porösen Zwischenschicht 11 aufgebrachte Halbleiterschicht 12. Diese Halbleiterschicht 12 wird beispielsweise einkristallin mit einer Dicke D von bis zu 120 μm auf der porösen Zwischenschicht 11 aufgebracht. Insbesondere bei der Herstellung von Leistungshalbleiterbauelementen bemisst sich die Dicke D der Halbleiterschicht an der Spannungsklasse des Leistungshalbleiterbauelements. Das Aufbringen der Halbleiterschicht 12 geschieht üblicherweise durch Epitaxie. Dazu ist evtl. eine vorherige Konditionierung der Oberfläche der porösen Zwischenschicht 11 notwendig.
  • Die Halbleiterschicht 12 wird an der Rückseite zur Zwischenschicht 11 beispielsweise im Fall von Si mit einer hohen Dotierstoffkonzentration k ≥ 1 × 1017 cm–3 für Akzeptoren und k ≥ 1 × 1019 cm–3 für Donatoren ausgebildet. Dies erfolgt entweder während der Wachstumsphase in dem Epitaxieprozeß oder nach Freilegung der Rückseite der Halbleiterschicht 12 durch eine Rückseitenimplantation mit oberflächennahem Aktivieren der Dotierung, zum Beispiel durch einen Ofen- bzw. RTA-Prozess oder durch Laseranealing. Die Halbleiterschicht 12 wird an der von der Zwischenschicht 11 abgewandten Oberseite im Falle von Si mit einer Dotierstoffkonzentration k mit 1013 cm–3 ≤ k ≤ 1016 cm–3 ausgebildet, wobei die Dotierstoffkonzentration der Halbleiterschicht 12 ebenfalls von der Spannungsklasse des Leistungshalbleiterbauelements abhängt. Im Fall von anderen Halbleitermaterialien wie z. B. SiC statt Si ändert sich die zulässige Dotierung im Rahmen der unterschiedlichen Durchbruchfeldstärken. Für SiC, mit einer kritischen Felstärke, welche etwa den Faktor 10 höher liegt als die von Si, ergeben sich damit auch bis zum Faktor 10 höhere zulässige Dotierstoffkonzentrationen.
  • Beispielsweise wird die Halbleiterschicht 12 aus dem gleichen Material wie die Zwischenschicht 11 ausgebildet. Alternativ kann die Halbleiterschicht 12 aber auch aus einem zur Zwischenschicht 11 verschiedenen Material ausgebildet werden. Ein Beispiel dafür wäre eine Kombination aus einer porösen Silizium-Zwischenschicht, auf der eine einkristalline SiC Halbleiterschicht aufgebracht wird.
  • Wie in 1c gezeigt, werden in der Halbleiterschicht 12 Halbleiterbauelementstrukturen 13 ausgebildet. Die Halbleiterschicht 12 dient als gewöhnliches Substrat zur Chipherstellung, wobei alle dafür notwendigen Schritte wie zum Beispiel Oxidationen, Implantationen, Lithographie, Schichtabscheidungen, Metallisierungen, Ätzungen usw. bis hin zur Passivierung mit Standardprozessen der Halbleiterfertigung durchgeführt werden können. Ein weiteres Beispiel ist in 3 gezeigt, bei dem an der Oberseite der Halbleiterschicht 12 mindestens eine Metallschicht 14 ausgebildet wird.
  • 2 zeigt eine erweiterte Ausführungsform der porösen Zwischenschicht 11. Die poröse Zwischenschicht 11 wird dabei aus einer grobporösen Teilschicht 11a und einer dazu feinporösen Teilschicht 11b aufgebaut. Ein Ausführungsbeispiel sieht vor, dass die grobporöse Teilschicht 11a ungefähr gleich dick ist als die feinporöse Teilschicht 11b. Die Porengröße der grobporösen Teilschicht 11a ist in einer Ausführungsvariante 2- bis 5-mal so groß als die Porengröße der feinporösen Zwischenschicht 11b.
  • Wie in 2 gezeigt wird die grobporöse Teilschicht 11a an einer zum Grundsubstrat orientierten Rückseite der Zwischenschicht 11 und die feinporöse Teilschicht 11b an einer zur Halbleiterschicht 12 orientierten Vorderseite der Zwischenschicht 11 ausgebildet. Die zweigeteilte poröse Zwischenschicht 11 kann beispielsweise durch ein zweistufiges elektro-chemisches Ätzen des Halbleiter-Grundsubstrats erzeugt werden, das z. B. aus Silizium oder SiC besteht.
  • In 1d ist ein Halbleiterbauelement 20 gezeigt, bei dem das Grundsubstrat 10 von der Halbleiterschicht 12 entlang der porösen Zwischenschicht 11 entfernt wurde.
  • Das Entfernen des Grundsubstrats kann gemäß einer nicht anspruchsgemäßen Alternative derart durchgeführt werden, dass zunächst auf der freiliegenden Oberfläche der Halbleiterschicht 12 eine Trägerscheibe angebracht wird. Die Trägerscheibe kann mittels eines Klebers, der auch planarisierend wirkt, an der Oberfläche der Halbleiterschicht befestigt werden. Als Kleber kommen zum Beispiel lichthärtende Kleber, die durch UV-Licht ausgehärtet werden können, in Frage. Als Trägerscheibe kann zum Beispiel eine Scheibe aus Glas oder Saphir verwendet werden. Geeignete Kleber können auch durch Wärme oder das Mischen mehrerer Komponenten aktiviert werden, wofür sich dann u. a. auch Siliziumwafer als Trägerscheibe eignen.
  • Durch die Anbringung der Trägerscheibe wird die Halbleiterschicht 12 stabil und spannungsarm gelagert und das Grundsubstrat kann mechanisch durch z. B. Schleifen und/oder chemisch durch z. B. Ätzen abgetragen werden.
  • Kurz vor dem Erreichen der porösen Zwischenschicht 11 wird das Dünnen des Grundsubstrats 10 durch Ätzen mit einer Ätzmischung fortgesetzt, die nur eine sehr geringe Ätzrate des Halbleitermaterials des Grundsubstrats 10 aufweist (z. B. Ätzrate ca. 1 μm pro Minute). Die Ätzung wird bis zur Freilegung der porösen Zwischenschicht 11 fortgesetzt. Die Freilegung kann mittels optischer Geräte wie z. B. einer CCD-Kamera detektiert werden. Sobald die poröse Zwischenschicht 11 freigelegt ist, wird die Ätzmischung derart geändert, dass die poröse Zwischenschicht 11 mit sehr hoher Selektivität zu der Halbleiterschicht 12 abgeätzt wird. Durch die sehr viel größere Oberfläche der porösen Zwischenschicht 11 gegenüber der Halbleiterschicht 11 ergibt sich diese hohe Selektivität. Bei Silizium als verwendetes Halbleitermaterial der porösen Zwischenschicht 11 und der Halbleiterschicht 12 wird zum Beispiel eine HF/H2O2-Ätzmischung verwenden. Damit können Selektivitäten von porösem Silizium zu kompakten Silizium von beispielsweise 105 zu 1 erreicht werden.
  • Erfindungsgemäß wird das Entfernen des Grundsubstrats, insbesondere bei der Ausführungsform mit zweigeteilter poröser Zwischenschicht 11, durch ein Auftrennen der porösen Zwischenschicht 11 erfolgen. Beispielsweise wird bei der zweigeteilten Zwischenschicht 11 das Auftrennen entlang dem Übergang zwischen der grobporösen Teilschicht 11a und der feinporösen Teilschicht 11b erfolgen. Das Auftrennen kann mittels eines Flüssigkeits- oder Gasstrahls mit hohem Druck erfolgen, wie zum Beispiel einem feinen Wasserstrahl oder einem N2-Gasstrom. Alternativ kann die poröse Zwischenschicht auch durch einen Laserstrahl aufgetrennt werden.
  • Das Grundsubstrat 10 wird bei dieser Variante des Entfernens durch Auftrennen der Zwischenschicht 11 nicht zerstört, sondern nur um maximal einige μm gedünnt. Dadurch lässt sich das Grundsubstrat wieder verwenden, was insbesondere bei teueren Grundmaterialien wie zum Beispiel SiC zu erheblichen Kostenersparnissen führt. Die nach dem Auftrennen verbleibende poröse Zwischenschicht 11 an der Halbleiterschicht 12 kann durch beispielsweise chemische Behandlung von der Halbleiterschicht 12 vollständig entfernt werden. Dies geschieht ebenfalls, wie bereits erwähnt, durch eine Ätzung der porösen Zwischenschicht 11 mit einer Ätzmischung, die eine hohe Selektivität zu der Halbleiterschicht 12 aufweist.
  • Erfindungsgemäß soll die restliche poröse Zwischenschicht 11 auch an der Rückseite der Halbleiterschicht 12 verbleiben, wenn sie entsprechend hoch dotiert ist, so daß sie einen ohmischen Kontakt zu einer Rückseitenmetallisierung herstellen kann. Dadurch, dass sich die Rückseitenmetallisierung in die Poren der porösen Zwischenschicht 11 erstrecken kann, wird die Haftung der Rückseitenmetallisierung auf der Halbleiterschicht 12 verbessert.
  • Je nach Anwendung kann es notwendig sein, die zurückbleibende leichte Welligkeit, auf Grund des Entfernens der porösen Zwischenschicht 11, an der Rückseite der zurückbleibenden Halbleiterschicht 12 mittels geeigneter Maßnahmen zu entfernen. Solch eine Maßnahme kann beispielsweise eine Lasertemperaturbehandlung sein, bei der die Rückseite mit kurzen Laserpulsen bestrahlt wird und somit die Welligkeit ausheilt. Durch die kurzzeitigen Laserpulse wird erreicht dass zwar die Rückseite auf Temperaturen aufgeheizt wird, die zur Ausheilung der Rückseite benötigt werden, die eventuell bereits mit Metallisierungen versehene Vorderseite der Halbleiterschicht 12 aber nicht in schädigender Weise beeinflusst wird.
  • Nach dem Entfernen des Grundsubstrats 10, dem eventuell vollständigen Entfernen der porösen Zwischenschicht 11 von der Halbleiterschicht 12 und der eventuell vorgenommenen Welligkeitbeseitigung der Rückseite der Halbleiterschicht 12, kann das Halbleiterbauelement 20 fertiggestellt werden.
  • Zu diesem Fertigstellen zählen all die Maßnahmen, wie z. B. Rückseitenprozesse an der Halbleiterschicht 12 mit beispielsweise einer Einbringung von Dotierstoffen in die Halbleiterschicht 12 durch Implantation oder Diffusion, Ausbilden eines oder mehrerer Rückseiten-Emitter-Gebiete, Ausbildung von Feldstopzonen, Temperaturbehandlungen und vieles andere mehr, die zum bestimmungsgemäßen Funktionieren des Halbleiterbauelements notwendig sind.
  • Ein Beispiel für Maßnahmen zur Fertigstellung des Halbleiterbauelements ist in 3 gezeigt. Dabei wird ein Kontaktmaterial 15 auf der Rückseite der Halbleiterschicht 12 aufgebracht. Als Kontaktmaterial können u. a. Metalle verwendet werden.
  • Eine weitere Maßnahme zur Fertigstellung des Halbleiterbauelements 20 ist es auch, dass dieses, nach dem Entfernen des Grundsubstrats 10 und den evtl. notwendigen Rückseitenprozessen an der Halbleiterschicht 12, mit der Rückseite auf ein Trägermaterial (nicht dargestellt) aufgebracht wird und an der Oberseite der Halbleiterschicht 12 die Halbleiterbauelementstrukturen 13 fertiggestellt werden; z. B. werden hierzu Metallisierungs- und Polymidschichten abgeschieden.
  • 4 zeigt ein Verfahren zum Herstellen eines Halbleiterwafers 30 mit einer Vielzahl darin ausgebildeter Halbleiterbauelemente 20a, 20b, wobei das Verfahren anhand von einzelnen schematischen Querschnittsansichten 4a, 4b, 4c, 4d in seinem Ablauf skizziert wird.
  • 4a zeigt das Bereitstellen eines Grundsubstrats 10 in Waferform.
  • 4b zeigt eine an der Oberfläche des Grundsubstrats 10 ausgebildete poröse Zwischenschicht 11.
  • 4c zeigt eine auf der porösen Zwischenschicht 11 aufgebrachte Halbleiterschicht. An der Oberfläche der Halbleiterschicht 12 sind Halbleiterbauelementstrukturen 13 ausgebildet.
  • 4d zeigt die vom Grundsubstrat entfernte Halbleiterschicht 12, die dem Halbleiterwafer entspricht, mit einer Vielzahl darin ausgebildeter Halbleiterbauelemente 20a, 20b.
  • Die in dem Verfahren zum Herstellen eines Halbleiterwafers mit einer Vielzahl darin enthaltener Halbleiterbauelemente 20a, 20b verwendeten Verfahrensschritte entsprechen im Wesentlichen den Verfahrensschritten des Verfahrens zum Herstellen eines Halbleiterbauelements, wie sie zu den 1a bis 1d, 2 und 3 beschrieben wurde.
  • Unterschiede ergeben sich lediglich durch die Verwendung eines Grundsubstrats 10 in Waferform und einer noch nicht vollständigen Fertigstellung der einzelnen Halbleiterbauelemente.
  • Somit gilt das für die 1a bis 1d, 2 und 3 Gesagte auch für die 4a bis 4d mit dem dazu entsprechenden Verfahren.
  • In einer Weiterbildung des Verfahrens zum Herstellen eines Halbleiterwafers können die in 4c gezeigten Halbleiterbauelementstrukturen 13 zumindest an der Vorderseite der Halbleiterschicht 12 komplett fertig prozessiert werden, d. h. insbesondere mit Metallkontakten und einer Passiverung versehen werden und dann entlang der gepunkteten Linie in 4c getrennt werden. Die Trennlinie reicht nur bis in die poröse Teilschicht 11 und ermöglicht den Transport und z. B. den elektrischen Test der Halbleiterbauelementstrukturen 13 in Form eines Wafers. Erst kurz vor der Montage wird das Grundsubstrat 10 beispielsweise in vorbeschriebener Weise entfernt und die Halbleiterbauelementstrukturen 13 dadurch gleichzeitig vereinzelt.

Claims (32)

  1. Verfahren zum Herstellen eines Halbleiterbauelements (20), wobei das Verfahren folgende Merkmale aufweist: – Bereitstellen eines Grundsubstrats (10), – Ausbilden einer porösen Zwischenschicht (11) an einer Oberfläche des Grundsubstrats, – Aufbringen einer Halbleiterschicht (12) auf der porösen Zwischenschicht (11), – Ausbilden von Halbleiterbauelementstrukturen (13) in der Halbleiterschicht (12), – Entfernen des Grundsubstrats (10) von der Halbleiterschicht (12) entlang der porösen Zwischenschicht (11) durch Auftrennen der porösen Zwischenschicht, wobei die an der Rückseite der Halbleiterschicht verbleibende poröse Zwischenschicht hoch dotiert ist, – Aufbringen von metallischem Kontaktmaterial (15) auf der Rückseite der Halbleiterschicht (12), wobei sich die Rückseitenmetallisierung in die Poren der verbleibenden hochdotierten porösen Zwischenschicht (11) erstreckt und mit ihr einen ohmschen Kontakt ausbildet, – Fertigstellen des Halbleiterbauelements (20).
  2. Verfahren nach Anspruch 1, wobei das Grundsubstrat (10) aus einem Halbleitermaterial besteht.
  3. Verfahren nach Anspruch 2, wobei das Halbleitermaterial einkristallin ist.
  4. Verfahren nach Anspruch 2 oder 3, wobei das Halbleitermaterial ein Verbindungshalbleitermaterial ist.
  5. Verfahren nach Anspruch 4, wobei das Verbindungshalbleitermaterial SiC ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die poröse Zwischenschicht (11) durch das gleiche Material wie das Grundsubstrat (10) ausgebildet wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die poröse Zwischenschicht (11) durch eine chemische Behandlung des Grundsubstrats (10) ausgebildet wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die poröse Zwischenschicht (11) mit einer Dicke d von 1 μm ≤ d ≤ 20 μm ausgebildet wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die poröse Zwischenschicht (11) aus einer grobporösen Teilschicht (11a) und einer dazu feinporösen Teilschicht (11b) aufgebaut wird.
  10. Verfahren nach Anspruch 9, wobei die grobporöse Teilschicht (11a) etwa gleich dick ist wie die feinporöse Teilschicht (11b).
  11. Verfahren nach Anspruch 9 oder 10, wobei die Porengröße der grobporösen Teilschicht (11a) zwei- bis fünfmal so groß ist wie die Porengröße der feinporösen Teilschicht (11b).
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei die grobporöse Teilschicht (11a) an einer zum Grundsubstrat orientierten Rückseite der porösen Zwischenschicht und die feinporöse Teilschicht (11b) an einer zur Halbleiterschicht orientieren Vorderseite der porösen Zwischenschicht ausgebildet wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (12) einkristallin auf die poröse Zwischenschicht (11) aufgebracht wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (12) mit einer Dicke D mit D ≤ 120 μm aufgebracht wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (12) durch Epitaxie auf der porösen Zwischenschicht (11) aufgebracht wird.
  16. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (12) an der Rückseite zur porösen Zwischenschicht (11) mit einer hohen Dotierstoffkonzentration k ≥ 1017 cm–3 ausgebildet wird.
  17. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (12) an der von der porösen Zwischenschicht (11) abgewandten Oberseite mit einer Dotierstoffkonzentration k mit 1015 cm–3 ≤ k ≤ 1017 cm–3 ausgebildet wird.
  18. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (12) aus dem gleichen Material wie die poröse Zwischenschicht (11) ausgebildet wird.
  19. Verfahren nach einem der Ansprüche 1 bis 17, wobei die Halbleiterschicht (12) aus einem Material ausgebildet wird, das zur porösen Zwischenschicht (11) verschieden ist.
  20. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (12) aus Si besteht.
  21. Verfahren nach einem der Ansprüche 1 bis 19, wobei die Halbleiterschicht (12) aus einem Verbindungshalbleiter besteht.
  22. Verfahren nach Anspruch 21, wobei die Halbleiterschicht (12) aus SiC besteht.
  23. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ausbilden der Halbleiterbauelementstrukturen (13) das Einbringen von Dotierstoffen in die Halbleiterschicht umfasst.
  24. Verfahren nach einem der vorhergehenden Ansprüche, wobei an der Oberseite der Halbleiterschicht (12) mindestens eine Metallschicht (14) ausgebildet wird.
  25. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Auftrennen mittels eines Flüssigkeits- oder Gasstrahls mit hohem Druck erfolgt.
  26. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Auftrennen entlang des Übergangs zwischen der porösen Zwischenschicht (11) und dem Grundsubstrat (10) erfolgt.
  27. Verfahren nach Anspruch 9, wobei das Auftrennen entlang dem Übergang zwischen der grobporösen Teilschicht (11a) und der feinporösen Teilschicht (11b) erfolgt.
  28. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Auftrennen mittels eines Laserstrahls erfolgt.
  29. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Fertigstellen des Halbleiterbauelements (20) das Trennen der Halbleiterschicht (12) in einzelne Halbleiterbauelemente (20) umfasst.
  30. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Entfernen des Grundsubstrates (10) die Halbleiterschicht (12) mit der Rückseite auf ein Trägermaterial aufgebracht wird und an der Oberseite der Halbleiterschicht (12) die Halbleiterbauelementstrukturen (13) fertiggestellt werden.
  31. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (12) mit einer Dicke D ausgebildet wird, die mit einer bestimmten Spannungsklasse des Halbleiterbauelements (20) korreliert.
  32. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Fertigstellen des Halbleiterbauelements (20) ein Einbringen von Dotierstoffen in die Rückseite der Halbleiterschicht (12) umfasst.
DE200710021991 2007-05-10 2007-05-10 Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht Active DE102007021991B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200710021991 DE102007021991B4 (de) 2007-05-10 2007-05-10 Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200710021991 DE102007021991B4 (de) 2007-05-10 2007-05-10 Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht

Publications (2)

Publication Number Publication Date
DE102007021991A1 DE102007021991A1 (de) 2008-11-20
DE102007021991B4 true DE102007021991B4 (de) 2015-03-26

Family

ID=39868648

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710021991 Active DE102007021991B4 (de) 2007-05-10 2007-05-10 Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht

Country Status (1)

Country Link
DE (1) DE102007021991B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019106124A1 (de) 2018-03-22 2019-09-26 Infineon Technologies Ag Bilden von Halbleitervorrichtungen in Siliciumcarbid
FR3128057B1 (fr) * 2021-10-07 2023-09-15 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0867920A2 (de) * 1997-03-26 1998-09-30 Canon Kabushiki Kaisha Verfahren und Herstellung einer dünnen Schicht
EP0867919A2 (de) * 1997-03-26 1998-09-30 Canon Kabushiki Kaisha Halbleitersubstrat und Verfahren dessen Herstellung
US6468841B2 (en) * 2000-04-10 2002-10-22 Hitachi Cable, Ltd. Process for producing crystalline silicon thin film
US20040198026A1 (en) * 2001-01-25 2004-10-07 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
US20060166468A1 (en) * 2003-05-06 2006-07-27 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0867920A2 (de) * 1997-03-26 1998-09-30 Canon Kabushiki Kaisha Verfahren und Herstellung einer dünnen Schicht
EP0867919A2 (de) * 1997-03-26 1998-09-30 Canon Kabushiki Kaisha Halbleitersubstrat und Verfahren dessen Herstellung
US6468841B2 (en) * 2000-04-10 2002-10-22 Hitachi Cable, Ltd. Process for producing crystalline silicon thin film
US20040198026A1 (en) * 2001-01-25 2004-10-07 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
US20060166468A1 (en) * 2003-05-06 2006-07-27 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SHISHKIN, Y. [u.a.]: Fabrication and morphology of porous p-type SiC. In: Journal of Applied Physics, 97, 2005, 044908-1 - 044908-5. *
YONEHARA, T.; SAKAGUCHI, K.: ELTRAN(R); Novel SOI Wafer Technology. In: JSAP International, No. 4, 2001, 10 - 16. *

Also Published As

Publication number Publication date
DE102007021991A1 (de) 2008-11-20

Similar Documents

Publication Publication Date Title
DE102014114932B4 (de) Verfahren zum Ausbilden einer gedünnten, gekapselten Chip- oder Halbleiterstruktur mit Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE102013111016B4 (de) Vereinzelungsverfahren
DE60209802T2 (de) Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE102008051494B4 (de) Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
EP1568071A2 (de) Verfahren und vorrichtung zum bearbeiten eines wafers sowie wafer mit trennschicht und trä gerschicht
DE102012110603B4 (de) Verfahren zum Trennen von Halbleiter-Dies mittels einer Materialmodifikation
WO2014048502A1 (de) Verfahren zum bschichten und bonden von substraten
DE102017103095A1 (de) Handhaben eines dünnen Wafers während der Chipherstellung
DE102007021991B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht
DE102006032488B4 (de) Verfahren zur Bearbeitung von Wafern
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102017103041B4 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen und optoelektronisches Bauelement
DE10340409B4 (de) Trägerwafer und Verfahren zum Bearbeiten eines Halbleiterwafers unter Verwendung eines Trägerwafers
DE10029035C1 (de) Verfahren zur Bearbeitung eines Wafers
DE102015120755A1 (de) Verfahren zum Vereinzeln von einer Vielzahl von Chips
DE102020002007A1 (de) Nasschemische die-vereinzelungssysteme und zugehörige verfahren
DE102004030573B4 (de) Verfahren zum Herstellen von Halbleiterelementen
DE102004023405B4 (de) Verfahren zum Vereinzeln eines ultradünnen Wafers sowie zugehörige Haltevorrichtung
DE102006031407A1 (de) Verfahren zum Dünnen von Halbleiterwafern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final