WO2014048502A1 - Verfahren zum bschichten und bonden von substraten - Google Patents

Verfahren zum bschichten und bonden von substraten Download PDF

Info

Publication number
WO2014048502A1
WO2014048502A1 PCT/EP2012/069268 EP2012069268W WO2014048502A1 WO 2014048502 A1 WO2014048502 A1 WO 2014048502A1 EP 2012069268 W EP2012069268 W EP 2012069268W WO 2014048502 A1 WO2014048502 A1 WO 2014048502A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
bonding layer
diffusion bonding
layer
diffusion
Prior art date
Application number
PCT/EP2012/069268
Other languages
English (en)
French (fr)
Inventor
Markus Wimplinger
Bernhard REBHAN
Original Assignee
Ev Group E. Thallner Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ev Group E. Thallner Gmbh filed Critical Ev Group E. Thallner Gmbh
Priority to PCT/EP2012/069268 priority Critical patent/WO2014048502A1/de
Priority to CN201280076109.2A priority patent/CN104661786B/zh
Priority to DE112012006961.7T priority patent/DE112012006961A5/de
Priority to KR1020157002733A priority patent/KR101963933B1/ko
Priority to US14/429,960 priority patent/US9358765B2/en
Priority to SG2014014674A priority patent/SG2014014674A/en
Priority to JP2015533462A priority patent/JP6290222B2/ja
Priority to ATA9535/2012A priority patent/AT525618B1/de
Priority to TW102128888A priority patent/TWI606491B/zh
Publication of WO2014048502A1 publication Critical patent/WO2014048502A1/de

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B23K20/026—Thermo-compression bonding with diffusion of soldering material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/16—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating with interposition of special material to facilitate connection of the parts, e.g. material for absorbing or producing gas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/24—Preliminary treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02—Temperature
    • B32B2309/025—Temperature vs time profiles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/12—Pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0036—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Definitions

  • the present invention relates to a method of coating a first substrate with a first diffusion bonding layer according to
  • the goal of permanent or irreversible bonding of substrates is to create as strong and, in particular, irrevocable connection, ie a high bonding force, between the two contact surfaces of the substrates.
  • various approaches and production methods exist in the prior art, in particular the welding of the surfaces at higher temperatures.
  • the bonding process must therefore be designed in such a way that bakery-end-of-the-wall structures, usually consisting of electrical conductors and low-k dielectrics already present on the structured wafers, are neither impaired nor damaged during processing.
  • the compatibility criteria include above all the mechanical and thermal elasticity, especially by
  • the front-end of-line compatibility refers to the compatibility of the process during the production of the electrically active parts.
  • the bonding process must therefore be designed so that active components such as transistors, which are already present on the structure wafers, during the
  • the compatibility criteria include above all the purity of certain chemical elements (especially in CMOS structures), mechanical and thermal load capacity, especially by thermal voltages.
  • the reduction of the bonding force leads to a gentler treatment of the structure wafers, and thus to a reduction of the probability of failure by direct mechanical bending, in particular if the insulation layers between the metallic conductors are made of so-called "low-k" materials.
  • Object of the present invention is therefore to provide a method for
  • Value ranges should also be regarded as limit values within the limits mentioned above and be chargeable in any combination of beans.
  • the basic idea of the present invention is to create or apply at least on one of the substrates a diffusion bonding layer of a material which has a microstructure with possibly the finest grain, and thus the largest possible grain boundary surface.
  • grain boundaries are preferred in particular, which are normal to the substrate surfaces to be bonded. This is according to the invention by a targeted adjustment of the layer thickness of
  • reaction is to be understood as meaning a solid-state diffusion
  • a cleaning of the substrate or the substrates instead in particular by a rinsing step instead. This cleaning should usually ensure that there are no particles on the surfaces that would result in unbonded areas.
  • the core of the present invention is to form the diffusion bonding layer at least at the contact surface between the first and second substrate with an average grain diameter H parallel to the contact surface or surface of the substrate smaller than 1 ⁇ m.
  • having diffusion bonding layer is a technical possibility created to effect a faster diffusion directly at the contact surfaces between the substrates and thus to allow the permanent bond primarily at low temperatures and further strengthen and increase the bonding speed.
  • Deformation is understood below to mean a change in the surface and / or the bulk due to diffusion.
  • the invention finds application for Cu-Cu bonds.
  • III-V GaP, GaAs, InP, InSb, InAs, GaSb, GaN, AlN, InN. Al x Ga,. xAs, In x Ga 1 -x N
  • the Oxidentfernung can be wet-chemically or with, for example
  • means for inhibiting such reactions of the metal diffusion bonding layer and / or the surfaces of the substrates prior to contacting the contact surfaces may be provided, in particular by
  • forming gas or an inert atmosphere or under vacuum or by amorphization is particularly suitable in this context.
  • a treatment with plasma which is forming gas contains, in particular predominantly consists of forming gas proved.
  • gases containing at least 2%, better 4%, ideally 10% or 15% hydrogen.
  • the remainder of the mixture consists of an inert gas such as nitrogen or argon.
  • Systems with an inert atmosphere or a vacuum atmosphere can be implemented with preference as systems in which the transfer of the substrates from one process chamber to the next process chamber takes place by means of a substrate handling system which controls the transfer of the substrates
  • the diffusion bonding layer is applied by one or more of the following methods:
  • the invention solves the problem of better welding the surfaces of two coated substrates that have been brought into contact with one another by increasing the microstructural properties of the topmost layer, the
  • the invention thus relates to a method and a method, by the selective deposition of thin layers by means of chemical and / or physical ischem processes, the microstructure of the uppermost deposited layer so that they grain boundary is as large as possible.
  • the grain boundaries are normal to the substrate surface.
  • the inventively small grain size results in an extremely increased grain boundary surface and thus correspondingly larger Diffusion paths, which favors the welding of both material layers during bonding.
  • the idea according to the invention therefore consists in increasing the current of atoms which diffuse along the grain boundaries by increasing the grain boundary surface.
  • Temperature between room temperature and 400 ° C. in particular between room temperature and 300 ° C., preferably between room temperature and 200 ° C., more preferably between room temperature and 100 ° C., in particular for a maximum of 12 days, preferably a maximum of 1 day, more preferably a maximum of 1 hour, best a maximum of 15 minutes, takes place.
  • B ondCH of greater than 1, 5 J / m 2 , in particular greater than 2 J / m 2 , preferably greater than 2.5 J / m 2 .
  • T he B ondPark can be determined for example with the so-called Maszaratest.
  • the bond strength can be increased in a particularly advantageous manner by the fact that both substrates have a diffusion bonding layer with very small particle size according to the invention, and thus a very large size
  • Plasma activation of the surfaces of the substrates in particular with an activation frequency between 10 and 600 kHz and / or a
  • pressurization with a pressure between 0, 1 and 0.6 mbar. erfllgt, additional effects such as the smoothing of the contact surface are effected.
  • pressurization is meant here the pressure of the working atmosphere during the plasma activation.
  • the pressure is between 0.1 and 10 MPa, more preferably between 0.1 and 1 MPa, most preferably between 0.1 and 0.3 MPa.
  • the pressure must be chosen to be greater, the greater the unevenness and the thinner the layers.
  • Diffusion bonding layer with preference in a mean thickness R between 0, 1 nm and 2500 nm, more preferably between 0.1 nm and 150 nm, even more preferably between 0.1 nm and 10 nm, most preferably between 0.1 nm and 5 nm is formed.
  • Fig. 1 shows a cross section of two according to the invention with a
  • Fig. 2 is a eri 'indungs proper diffusion bonding layer
  • FIG. 3 shows an intermediate layer according to the invention
  • FIG. 4 shows a diffusion bonding layer applied to a substrate.
  • FIG. 5 shows a layer system applied to a substrate with a
  • FIG. 6 shows a layer system applied to a substrate with two
  • the invention relates to a V experienced to ally two coated substrates 1 .3 on two layer systems 2, 4.
  • the layer systems 2, 4 can be constructed of any number of layers 5, 5 ', 5 "of different types (intermediate layers 5', 5" and diffusion bonding layer 5) with different physical and / or chemical properties and microstructures.
  • the uppermost layer is one
  • Diffusion bonding layer 5 is referred to as a first diffusion bonding layer and the second diffusion bonding layer applied to a second surface 3 o of the second substrate 3.
  • Grain diameter H of the surface lo, 3o of the substrates 1, 3 is with Preferably less than 1 ⁇ , more preferably less than 100 nm, even more preferably less than 10 nm, even more preferably less than 5 nm, most preferably less than 1 nm.
  • the mean grain diameter V measured orthogonally to the mean grain diameter H or to the substrate surface amounts to
  • the vertical grain diameter V is limited by a layer thickness t of the layer system 2 consisting of only a single diffusion bonding layer 5. Then a layer thickness t of the layer system 2 is equal to the grain diameter V.
  • the diffusion bond layer 5 is deposited directly on the first substrate 1 with as high a grain boundary surface as possible.
  • the diffusion bonding layer 5 with the highest possible grain boundary surface (therefore with many grain boundaries) is deposited on any other intermediate layer 5 '.
  • the intermediate layer 5 ' may be the same material, with possibly different particle size distribution as in the case of the diffusion bonding layer 5.
  • the microstructure at the contact surface (surface of the diffusion bonding layer 5) has been, in particular
  • the Intermediate layer 5 has been produced by an electrochemical deposition process (ECD) or PVD process, whereas the diffusion bonding 5 is made by PVD and / or CVD processes.
  • ECD electrochemical deposition process
  • PVD physical vapor deposition
  • CVD chemical vapor deposition
  • the intermediate layer 5 ' has, according to FIG. 3, a larger middle one
  • the layer thickness t 'of the intermediate layer 5' is greater, in particular 2 times, preferably 3 times, more preferably 5 times, even more preferably 10 times, most preferably 100 times, most preferably 1000 times the average grain diameter V is.
  • a further intermediate layer 5 " is deposited between the diffusion bonding layer 5 and the intermediate layer 5.
  • the intermediate layer 5" has the object according to the invention, a possible interdiffusion between the diffusion bonding layer 5 and the intermediate layer 5 '. to avoid causing the microstructure of the diffusion bonding layer 5 to the actual
  • Grain boundary surface (and thus a high grain boundary number) of at least one diffusion bonding layer more efficient diffusion of the atoms from the layer system 2 in the layer system 4 and vice versa.
  • the diffusion bonding layer 5 is the layer which forms the contact surface. The reason is that the
  • Diffusionsbond Mrs 5 has a very large number of grain boundaries 7.
  • the average diffusion flow therefore preferably takes place in the vertical direction (transversely to the surface 10, 30) along these grain boundaries 7.
  • the intrinsic diffusion of a species is greater along a free surface than along the boundaries, but larger along the grain boundaries than within the bulk.
  • the bonding of the two layer systems 2 and 4 preferably takes place at the lowest possible temperatures.
  • bonding is preferably done at a homologous temperature of less than 1.0 but above room temperature and below a temperature of 300 ° C.
  • Inventive layer systems ren in particular:
  • Si substrate / thin diffusion barrier / thin (PVD) Cu layer Si substrate / thin diffusion barrier / thin (PVD) Cu layer.
  • Si substrate / thin diffusion barrier / Cu layer / thin Si layer Si substrate / thin diffusion barrier / Cu layer / thin layer of a transition metal (Ti, Ta, W, ...)
  • Si substrate / thin diffusion barrier / Cu layer / thin layer of a noble metal Au, Pd, .
  • the B ondvorgang can be carried out according to the invention by B onden one of the above-mentioned layer systems with any other of the above layer systems. Analogous considerations apply to every other shift system not explicitly mentioned in the text but based on the same inventive idea.
  • the inventively preferred method for producing the intermediate layers 5 ', 5 "with comparatively large particle sizes (compared with the diffusion bonding layer 5) is the electrochemical deposition (ECD).
  • Diffusion bonding layer 5 with comparatively small particle sizes are all PVD and / or CVD processes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrochemistry (AREA)
  • Fluid Mechanics (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

Verfahren zum Beschichten und Bonden von Substraten Die vorliegende Erfindung betrifft ein Verfahren zum Beschichten eines ersten Substrats (1) mit einer ersten Diffusionsbondschicht (5) durch Abscheiden eines die erste Diffusionsbondschicht (5) bildenden ersten Materials auf einer ersten Oberfläche (1o) des ersten Substrats (1) derart, dass die erste Diffusionsbondschicht (5) eine Kornoberfläche mit einem mittleren Korndurchmesser H parallel zur ersten Oberfläche (1o) kleiner 1μm ausbildet. Weiterhin betrifft die vorliegende Erfindung ein Verfahren zum Bonden eines so beschichteten ersten Substrats (1) mit einem eine zweite Diffusionsbondschicht (4) aufweisenden zweiten Substrat (3) mit folgenden Schritten, insbesondere folgendem Ablauf: • - Kontaktieren der ersten Diffusionsbondschicht (5) des ersten Substrats (1) mit der zweiten Diffusionsbondschicht des zweiten Substrats (3), • - Zusammenpressen der Substrate (1, 3) zur Ausbildung eines permanenten Metalldiffusionsbonds zwischen dem ersten und zweiten Substrat (1, 3).

Description

Verfahren zum B eschichten und B onden von Substraten
B e s c h r e i b u n g
Die vorliegende Erfindung betrifft ein Verfahren zum Beschichten eines ersten Substrats mit einer ersten Diffusionsbondschicht gemäß
Patentanspruch 1 sowie ein Verfahren zum B onden gemäß Patentanspruch 6.
Ziel beim permanenten oder irreversiblen Bonden von Substraten ist es, zwischen den beiden Kontaktflächen der Substrate eine möglichst starke und insbesondere unwiderrufliche Verbindung, also eine hohe Bondkraft, zu erzeugen. Hierfür existieren im Stand der Technik verschiedene Ansätze und Herstellungsverfahren, insbesondere das Verschweißen der Oberfl ächen bei höheren Temperaturen.
Permanent verbondet werden alle Arten von Material ien, vorwiegend allerdings Metalle, Halbmetalle, Halbleiter, Pol ymere und/oder Keramiken. Eines der wichtigsten Systeme des Permanentbondens sind Metall-Metall Systeme. Vor al lem in den letzten J ahren traten die Cu-Cu S ysteme ve mehrt in Erscheinung. Die Entwicklung von 3D Strukturen verlangt nämlich meistens die Verbindung unterschiedlicher funktionaler Schichten. Diese Verbindung wird immer häufiger über sogenannte TSVs (Through S i licon Vias) realisiert. Die Kontaktierung dieser TSVs zueinander erfolgt sehr oft durch Kupferkontaktstellen. Zum Zeitpunkt des B ondens liegen sehr oft bereits vollwertige, funktionstüchtige Strukturen, beispielsweise Mikrochips, an einer oder mehreren Oberflächen der Substrate vor. Da in den Mikrochips unterschiedliche Materialien mit unterschiedlichen thermischen
Ausdehnungskoeffizienten verwendet werden, ist eine Erhöhung der
Temperatur beim Bonden unerwünscht. Diese kann zu thermischen
Dehnungen und damit zu Thermospannungen und/oder Stress Induced
Voiding (S IV) führen, die Teile des Mikrochips oder seiner Umgebung zerstören können.
Die bekannten Herstellungsverfahren und bisher verfolgten Ansätze führen häufig zu nicht oder schlecht reproduzierbaren und insbesondere kaum auf veränderte Bedingungen übertragbaren Ergebnissen. Insbesondere benutzen derzeit eingesetzte Herstellungsverfahren häufig hohe Temperaturen, insbesondere >400°C , um wiederholbare Ergebnisse zu gewährleisten.
Technische Probleme wie h oher Energieverbrauch und eine mögl iche
Zerstörung von auf den Substraten vorhandenen Strukturen resultieren au s den bisher für eine hohe Bondkraft erforderlichen hohen Temperaturen , den schnel len und/oder oft durchgeführten Temperaturänderungen, di e sich durch das Laden und/oder Entl aden ergeben, von teilweise weit über 300°C.
Weitere Anforderungen bestehen in:
- der B ack-end-of-line- Kompatibilität.
Darunter versteht man die Kompatibilität des Prozesses während der Prozessierung. Der Bondingprozess muss also so ausgelegt werden, dass B ack-end-of-l ine Strukturen, meist bestehend aus elektrischen Leitern und low-k Dielektrikas, die bereits auf den S trukturwafem vorhanden sind, während der Prozessierung weder beeinträchtigt noch geschädigt wei den. Zu den Kompatibilitätskriterien zählen vor allem die mechanische und thermische B elastbarkeit, vor allem durch
Thermospannungen und Stress Induced Voiding (S IV) .
- der Front-end-of-line-Kompatibilität. Darunter versteht man die Kompatibilität des Prozesses während der Herstellung der elektrisch aktiven B auteile. Der Bondingprozess muss also so ausgelegt werden, dass aktive Bauelemente wie Transistoren, die bereits auf den Strukturwafern vorhanden sind, während der
Prozessierung weder beeinträchtigt noch geschädigt werden. Zu den Kompatibilitätskriterien zählen vor allem die Reinheit an gewissen chemischen Elementen (vor allem bei CMOS Strukturen) , mechanische und thermische Belastbarkeit, vor allem durch Thermospannungen.
- niedrige Kontamination.
- keine, oder möglichst niedrige, Krafteinbringung.
- möglichst niedrige Temperatur, insbesondere bei Materialien mit
unterschiedlichem Wärmeausdehnungskoeffizienten.
Die Reduktion der Bondkraft führt zu einer schonenderen B ehandlung der Strukturwafer, und damit zu einer Reduktion der Ausfallwahrscheinl ichkeit durch direkte mechanische B elastung, insbesondere wenn die Isolationslagen zwischen den metallischen Leitern aus sogenannten„low-k" Materialen gefertigt sind.
Heutige Bondingverfahren sind vor allem auf hohe Drücke und Temperaturen ausgelegt. Vor allem das Vermeiden einer hohen Temperatur ist von
essentieller Bedeutung für das Verschweißen zukünftiger
Halb leiteran Wendungen, da unterschiedliche Materialien mit
unterschiedlichen thermischen Ausdehnungskoeffizienten nicht zu
vernachlässigende thermische Spannungen bei Aufheiz- und/oder
Abkühl Vorgängen erzeugen. Des Weiteren wird die Diffusion von
Dotierungselementen bei steigender Temperatur zunehmend zum Problem . Die dotierten El emente sollen nach dem Dotiervorgang das vorgesehene Raumgebiet nicht verlassen. Anderenfalls würden sich die physikalischen Eigenschaften der Schaltkreise fundamental ändern. Dies führt im besten Fall zu einer Verschlechterung, im schl immsten und wahrscheinlichsten Fall zur Funktionsuntüchtigkeit des B auteils . Vor allem Speicher sind durch Degradierung des Dielektrikums und die damit verbundene verkürzte
Speicherzeit während thermischen Prozessen sehr anfällig. Andererseits sind es gerade die Speicher, bei denen die 3 D Technologie zunehmend zur
Kapazitäts- und Leistungssteigerung verwendet wird.
Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur
schonenden Herstellung eines permanenten B onds zwischen zwei Substraten mit einer möglichst hohen B ondkraft bei gleichzeitig möglichst niedri ger Temperatur und/oder durchschnittlicher Prozesszeit anzugeben.
Diese Aufgabe wird mit den Merkmalen der Ansprüche 1 und 6 gel öst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. In den Rahmen der Erfindung fallen auch sämtliche
Kombinationen aus zumindest zwei von in der Beschreibung, den Ansprüchen und/oder den Figuren angegebenen Merkmal en. Bei angegebenen
Wertebereichen sollen auch innerhalb der genannten Grenzen l iegende Werte als Grenzwerte offenbart gelten und in beliebiger Kombination beans pruchbar sein.
Die Grundidee der vorliegenden Erfindung ist es, zumindest an einem der Substrate eine Diffusionsbondschicht aus einem Material zu schaffen beziehungsweise aufzubringen, welche eine Mikrostruktur mit mögl ichst feinem Korn, und damit einer möglichst großen Korngrenzenoberfl äche besitzt. Erfindungsgemäß werden vor allem Korngrenzen bevorzugt, wel che normal zu den zu verbündenden Substratoberflächen verlaufen. Dies w ird erfindungsgemäß durch ein gezieltes Einstellen der Schichtdicke der
Diffusionsbondschicht erreicht, welche ein limitierendes Kriterium für d ie Korngröße des Korns darstellt. Die beiden S ubstrate können, müssen aber nicht notwendigerweise einen Prebond miteinander eingehen. Auch eine einfache Kontaktierung ohne Ausbildung eines Prebonds ist möglich . U nter dem Begriff „Reaktion" ist erfindungsgemäß eine Festkörperdiffusion zu verstehen. Vor und/oder nach der Ausbildung/ Auf bringung der Diffusionsbonds chicht(en) auf dem ersten und/oder zweiten Substrat findet meist eine Reinigung des Substrats oder der Substrate statt, insbesondere durch einen Spülschritt statt. Diese Reinigung soll zumeist sicherstellen, dass sich keine Partikel auf den Oberflächen befinden, die ungebondete Stellen zur Folge haben würden. Im Idealfall erfolgen al le erfindungsgemäßen
Schritte der Abscheidung und/oder des Bondens in einem geschlossenen, mit Vorzug mittels Inertgas gefluteten, mit größerem Vorzug evakuierten S ystem, sodass auf einen Reinigungs schritt nach der B eschichtung verzichtet werden kann.
Kern der vorl iegenden Erfindung ist es, die Diffusionsbondschicht zumindest an der Kontaktfl äche zwischen dem ersten und zweiten Substrat mit einem mittleren Korndurchmesser H parallel zur Kontaktfl äche oder Oberfl äche des Substrats kleiner 1 μ ι auszubilden .
Durch die so beschaffene, einen kleinen mittleren Korndurchmesser
aufweisende Diffusionsbondschicht wird eine technische Möglichkeit geschaffen, unmittelbar an den Kontaktflächen zwischen den Substraten eine schnellere Diffusion zu bewirken und damit den permanenten Bond primär bei niedriegen Temperaturen zu ermöglichen und des weiteren zu verstärken und die Bondgeschwindigkeit zu erhöhen.
Unter Verformung ist im Weiteren eine Veränderung der Oberfläche und/oder des Bulks auf Grund von Diffusion zu verstehen.
Als erfindungsgemäße Material ien für die Diffusionsbond Schicht kommen alle Elemente des Periodensystems, vor allem die Metal le, Hal bmetalle, Lanthanoide und Actinoide in B etracht.
Mit besonderem Vorzug findet die Erfindung allerdings Anwendung für Cu- Cu Bonds.
Als Substrate sind folgende Mischformen von Halbleitern denkbar: - III-V : GaP, GaAs, InP, InSb, InAs, GaSb, GaN, A1N , InN. AlxGa , . xAs, InxGa1 -xN
- IV-IV : S iC, SiGe,
- III-V I: InAlP.
- nichtlineare Optik: LiNb03, LiTa03, KDP (KH2P04)
- Solarzellen: CdS , CdSe, CdTe, CuInSe2, CuInGaSe2, CuInS 2.
CuInGaS2
- Leitende Oxide: In2.xSnx03 -y
B esonders vorteilhaft ist es erfindungsgemäß, wenn nach der Aufbringung der Diffusionsbondschicht möglichst zeitnah, insbesondere innerhalb von 2 Stunden, vorzugsweise innerhalb von 30 Minuten, noch bevorzugter innerhalb von 1 0 Minuten, idealerweise innerhalb von 5 Minuten, die Kontaktierung der Substrate erfol gt. Durch diese Maßnahme werden etwaige unerwün schte Reaktionen wie Oxidierung der Metalldiffusionsbondschicht oder der
Oberflächen der Substrate minimiert.
Möglich ist auch eine Oxidentfernung vor dem eigentl ichen Bondvorgang. Die Oxidentfernung kann beispielsweise nasschemisch oder mit
entsprechenden reduzierenden Gasen erfolgen. Es kann grundsätzl ich j edes bekannte chemische und/oder physikalische Verfahren zur Oxidreduktion verwendet werden.
Erfindungsgemäß können Mittel zur Hemmung solcher Reaktionen der Metalldiffusionsbondschicht und/oder der Oberflächen der Substrate vor dem Kontaktieren der Kontaktflächen vorgesehen sein, insbesondere durch
Passivierung der Oberflächen der Substrate, vorzugsweise durch
B eaufschlagung mit N2, Formiergas oder einer inerten Atmosphäre oder unter Vakuum oder durch Amorphisieren. Als besonders geeignet hat sich in diesem Zusammenhang eine B ehandlung mit Plasma, welches Formiergas enthält, insbesondere überwiegend aus Formiergas besteht, erwiesen. Als Formiergas sind hier Gase zu verstehen, die mindestens 2%, besser 4% , idealerweise 10% oder 15 % Wasserstoff enthalten. Der restliche Anteil der Mischung besteht aus einem inerten Gas wie beispielsweise S tickstoff oder Argon. S ysteme mit inerter Atmosphäre oder Vakuum Atmosphäre lassen sich mit Vorzug als S ysteme realisieren, bei denen der Transfer der Substrate von einer Prozesskammer zur nächsten Prozesskammer mittels eines Substrat Handhabungssystems geschieht, welches den Transfer der Substrate
vollständig in einer kontroll ierten, einstellbaren Atmosphäre, insbesondere einer Vakuum Atmosphäre durchführen kann. Derartige S ysteme sind dem Fachmann bekannt.
Die Di ffusionsbondschicht wird durch eines oder mehrere der nachfolgend genannten Verfahren aufgebracht:
- CVD insbesondere PECVD, LPCVD, MOCVD oder ALD
- PV D insbesondere Sputtern oder Aufdampfen
- Epitaxie insbesondere MBE, ALE
- Elektrochemische Abscheideprozesse
- Stromlose Abscheidungsprozesse
Die Erfindung löst das Problem, die Oberflächen zweier zueinander in Kontakt gebrachter, beschichteter Substrate besser zu verschweißen, indem man die Mikrostruktureigenschaften der obersten Schicht, der
Diffusionsbondschicht ausnutzt. Die Erfindung betrifft somit eine Methode und ein Verfahren, durch das gezielte Abscheiden dünner Schichten mittels chemischer und/oder physikal ischer Prozesse, die Mikrostruktur der obersten abgeschiedenen Schicht so einzustell en, dass deren Korngrenzfläche möglichst groß ist. Mit Vorzug verlaufen die Korngrenzen normal zur S ubstratoberfläche.
Durch die erfindungsgemäß geringe Korngröße ergibt sich eine extrem gesteigerte Korngrenzenoberfläche und damit entsprechend größere Diffusionswege, was die Verschweißung beider Materialschichten beim Bonden begünstigt. Der erfindungsgemäße Gedanke besteht also darin, durch die Steigerung der Korngrenzenoberfläche den Strom j ener Atome, wel che entlang der Korngrenzen diffundieren, zu erhöhen.
Gemäß einer weiteren, vorteilhaften Ausführungsform der Erfindung ist vorgesehen, dass die Ausbildung des permanenten Bonds bei einer
Temperatur zwischen Raumtemperatur und 400 °C, insbesondere zwischen Raumtemperatur und 300°C, vorzugsweise zwischen Raumtemperatur und 200°C, noch bevorzugter zwischen Raumtemperatur und 100°C , insbesondere während maximal 12 Tagen, vorzugsweise maximal 1 Tag, noch bevorzugter maximal 1 Stunde, am besten maximal 15 Minuten, erfolgt.
Dabei ist es besonders vorteilhaft, wenn der irreversible Bond eine
B ondstärke von größer 1 ,5 J/m2, insbesondere größer 2 J/m2, vorzugsweise größer 2,5 J/m2 aufweist. D ie B ondstärke kann beispielsweise mit dem sogenannten Maszaratest ermittelt werden.
Die Bondstärke kann in besonders vorteilhafter Weise dadurch erhöht werden, dass beide S ubstrate über eine Diffusionsbondschichten mit erfindungsgemäß sehr kleiner Korngröße, und damit eine sehr große
Korngrenzenoberfläche, besitzen. Hierdurch wird ein erhöhter
Diffusionsstrom in beide Richtungen ermöglicht, welcher den B ondvorgang entsprechend unterstützt.
Soweit vor der Aufbringung/Ausbildung der Funktionsschicht eine
Plasmaaktivierung der Oberflächen der Substrate, insbesondere mit einer Aktivierungsfrequenz zwischen 10 und 600 kHz und/oder einer
Leistungsdichte zwischen 0,075 und 0,2 Watt/cm2 und/oder unter
Druckbeaufschlagung mit einem Druck zwischen 0, 1 und 0,6 mbar. erf lgt , werden zusätzliche Effekte wie die Glättung der Kontaktfläche bewirkt. Unter Druckbeaufschlagung meint man hier den Druck der Arbeitsatmosphäre während der Plasmaaktivierung.
Soweit das Zusammenpressen der S ubstrate bei einem Druck zwischen 0, 1 MPa und 10 MPa erfolgt, können optimale Ergebnisse erzielt werden.
Vorzugsweise liegt der Druck zwischen 0, 1 und 10 MPa, noch bevorzugter zwischen 0, 1 und 1 MPa, am Bevorzugtesten zwischen 0, 1 und 0,3 MPa. Der Druck muss umso größer gewählt werden, j e größer die Unebenheiten und j e dünner die Schichten sind .
In vorteilhafter Weise ist gemäß einer Ausführungsform der Erfindung vorgesehen, dass die Ausbildung/Aufbringung der Diffus ionsbondschicht im Vakuum durchgeführt wird. Somit können Verunreinigungen der
Diffusionsbondschicht mit nicht erwünschten Material ien oder Verbindungen vermieden werden.
Besonders effektiv für den Verfahrensablauf ist es, wenn die
Diffusionsbondschicht mit Vorzug in einer mittleren Dicke R zwischen 0, 1 nm und 2500 nm, mit größerem Vorzug zwischen 0, 1 nm und 150 nm, m i t noch größerem Vorzug zwischen 0, 1 nm und 10 nm, mit größtem Vorzug zwischen 0, 1 nm und 5 nm ausgebildet wird.
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden B eschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnungen. Diese zeigen in:
Fig. 1 einen Querschnitt zweier erfindungsgemäß mit einem
Schichtsystem beschichteter Substrate,
Fig. 2 eine eri'indungs gemäße Diffusionsbondschicht,
Fig. 3 eine erfindungsgemäße Zwischenschicht Fig. 4 eine auf einem Substrat aufgebrachte Diffusionsbondsch icht,
Fig. 5 ein auf einem Substrat aufgebrachtes Schichtsystem mit einer
Zwischenschicht und einer Diffusionsbondschicht und
Fig. 6 ein auf einem Substrat aufgebrachtes Schichtsystem mit zwei
Zwischenschichten und einer Diffusionsbondschicht.
In den Figuren sind gleiche oder gleichwirkende Merkmale mit den gl eichen Bezugszeichen gekennzeichnet. Die Zeichnungen sind nicht maßstabsgetreu. Vor allem die Zwischenschichten und Diffusionsbondschicht sind um ein viel faches größer dargestellt, um die Mikrostruktur besser verständlich darstellen zu können.
Die Erfindung betrifft ein V erfahren, um zwei beschichtete Substrate 1 .3 über zwei Schichtsysteme 2 ,4 miteinander zu verbünden. Die Schichtsysteme 2, 4 können dabei aus beliebig vielen Schichten 5, 5 ' , 5 " unterschi edli chen Typs (Zwischenschichten 5 ' , 5 " und Di ffusionsbondschicht 5) mit unterschiedlichen physikalischen und/oder chemischen Eigenschaften und Mikrostrukturen aufgebaut sein. Erfindungs gemäß ist die j ewei ls oberste Schicht (Kontaktfläche zwischen den Schichtsystemen 2, 4) eine
Diffusionsbondschicht 5, also eine Schicht, deren Korngröße
erfindungsgemäß limitert ist.
Die auf eine erste Oberfl äche des ersten Substrats 1 aufgebrachte
Diffusionsbondschicht 5 wird als erste Diffusionsbondschicht und die auf eine zweite Oberfläche 3o des zweiten Substrats 3 aufgebrachte als zweite Diffusionsbondschicht bezeichnet.
Der mittlere, parallel zur Oberfläche proj ezierte (Draufsicht)
Korndurchmesser H der Oberfläche l o, 3o der Substrate 1 , 3 beträgt mit Vorzug weniger als 1 μηι, mit größerem Vorzug weniger als 100 nm, mit noch größerem Vorzug weniger als 10 nm, mit noch größerem Vorzug weniger als 5 nm, mit größtem Vorzug weniger als 1 nm.
Der orthogonal zum mittleren Korndurchmesser H beziehungsweise zur Substratoberfläche gemessene mittlere Korndurchmesser V beträgt mit
Vorzug weniger als 1 μηι, mit größerem Vorzug weniger als 100 nm, mit noch größerem Vorzug weniger als 10 nm, mit noch größerem Vorzug weniger als 5 nm, mit größtem Vorzug weniger als 1 nm.
Die proj izierten Korndurchmesser H und V sind nicht notwendigerweise gleich . Jedoch bei sehr dünnen Schichtdicken t haben H und V vermutl ich die gleiche Größenordnung. In diesen Fall limitiert V bzw. t den
Korndurchmesser. Die B egründung liegt in der Ober lächenenergie, die ein Vergrößern des Korns verhindert. In der Ausführung f orm gemäß Figur 2 ist der vertikale Korndurchmesser V durch eine Schichtdicke t des hier aus nur einer einzigen Diffusionsbondschicht 5 bestehenden Schichtsystems 2 begrenzend vorgegeben. Dann ist eine Schichtdicke t des Schichtsystems 2 gleich dem Korndurchmesser V .
In der in Figur 4 gezeigten Ausführungsform wird die Diffusionsbondschicht 5 mit mögl ichst hoher Korngrenzfläche direkt auf dem ersten Substrat 1 abgeschieden.
In einer weiteren erfindungsgemäßen Ausführungsform gemäß Figur 5 wird die Diffusionsbondschicht 5 mit möglichst hoher Korngrenzfläche (daher mit vielen Korngrenzen) auf einer beliebigen anderen Zwischenschicht 5 ' abgeschieden. B ei der Zwischenschicht 5' kann es sich um dasselbe M at eri al , mit gegebenenfalls unterschiedlicher Verteilung der Korngröße wie bei der Diffusionsbondschicht 5 handeln. Die Mikrostruktur an der Kontaktfläche (Oberfläche der Diffusionsbondschicht 5) wurde, insbesondere
ausschließlich, durch den Abscheideprozess beeinflusst. Insbesondere ist d ie Zwischenschicht 5' durch einen elektrochemischen Abscheideprozess (ECD) oder PVD-Prozess hergestellt worden, wohingegen die Diffusionsbond schiebt 5 durch PVD und/oder CVD-Prozesse hergestellt wird.
Die Zwischenschicht 5 ' weist gemäß Figur 3 einen größeren mittleren
Korndurchmesser H ' parallel zur Oberfläche l o beziehungsweise 3o sowie einen größeren mittleren Korndurchmesser V quer zur Oberfläche l o beziehungsweise 3 o auf. Hier ist es auch von Vorteil, wenn die S chichtdicke t' der Zwischenschicht 5 ' größer, insbesondere 2 mal, mit Vorzug 3 mal , mit größerem Vorzug 5 mal, mit noch größerem Vorzug 10 mal, mit größtem Vorzug 100 mal, mit allergrößtem Vorzug 1000 mal so groß wie der mittlere Korndurchmesser V ist.
In einer weiteren erfindungsgemäßen Ausführungsform gemäß Figur 6 wird eine weitere Zwischenschicht 5 " zwischen der Diffusionsbondschicht 5 und der Zwischenschicht 5 ' abgeschieden. Die Zwischenschicht 5 " hat dabei d ie erfindungsgemäße Aufgabe, eine mögli che Interdi fusion zwischen der Diffusionsbondschicht 5 und der Zwischenschicht 5 ' zu vermeiden, sodass die Mikrostruktur der Diffusionsbondschicht 5 bis zum eigentlichen
Bondvorgang erhalten bleibt.
Durch einen anschl ießenden B ondvorgang der beiden Substrate 1 ,3 über deren Schichtsysteme 2,4 erfolgt erfindungs gemäß durch die hohe
Korngrenzenfläche (und damit eine hohe Korngrenzenanzahl) mindestens einer Diffusionsbondschicht eine effizientere Diffusion der Atome vom Schichtsystem 2 in das Schichtsystem 4 und umgekehrt.
Erfindungsgemäß ist die Diffusionsbondschicht 5 die Schicht, welche die Kontaktfläche ausbildet. Der Grund liegt darin, dass die
Diffusionsbondschicht 5 eine sehr große Anzahl von Korngrenzen 7 besitzt. Der mittlere Diffusionsstrom erfolgt daher vorzugsweise in vertikaler Richtung (quer zur Oberfläche l o, 3o) entlang dieser Korngrenzen 7. Die Eigendiffusion einer Spezies ist entlang einer freien Oberfläche größer als entlang der Konrgrenzen, aber entlang der Korngrenzen größer als innerhalb des Bulks. Mit V orzug wird daher durch die erfindungsgem äße große Anzahl an Korngrenzen die„Ineinanderdiffusion" der Atome der beiden Schichtsysteme 2 und 4 über die Korngrenzen erfolgen.
Das Bonden der beiden S chichtsysteme 2 und 4 erfolgt vorzugsweise bei möglichst niedrigen Temperaturen. Für Metalle erfolgt das Bonden mit Vorzug bei einer homologen Temperatur von weniger als 1 .0 aber oberhalb der Raumtemperatur und unterhalb einer Temperatur von 300°C.
Erfindungsgemäße Schichtsysteme ren insbesondere:
S i-Substrat / dünne Diffusionsbarriere / dicke (ECD) Cu S chicht / dünne Diffusionsbarriere (z.B . Ti, Ta, ... ) / dünne (PVD) Cu Schicht, S i-Substrat / dünne Diffus ionsbarricre / dicke (ECD ) Cu Schicht / dünne (PVD) Cu Schicht,
S i-Substrat / dünne Di ffusionsbarriere / dünne (PVD) Cu S chicht . S i-Substrat / dünne Diffusionsbarriere / Cu Schicht / dünne S i Sch icht Si-Substrat / dünne Diffusionsbarriere / Cu Schicht / dünne S chicht eines Übergangsmetalls (Ti, Ta, W, ... )
S i-Substrat / dünne Diffusionsbarriere / Cu Schicht / dünne S chicht eines Edelmetall s (Au, Pd, ... )
eine bel iebige Kombination der oben genannten Schichtsysteme
Der B ondvorgang kann erfindungsgemäß durch das B onden eines j eden der oben genannten Schichtsysteme mit einem j eden anderen der oben genannten Schichtsysteme erfolgen. Analoge Überlegungen gelten für j edes andere, nicht explizit im Text erwähnte, aber auf der gleichen erfinderischen Idee beruhenden, Schichtsystem. Das erfindungsgemäß bevorzugte Verfahren zur Herstellung der Zwischenschichten 5 ' , 5 " mit vergleichsweise großen Korngrößen (verglichen mit der Diffusionsbondschicht 5) ist die elektrochemische Deposition (ECD) .
Das erfindungsgemäß bevorzugte Verfahren zur Herstellung der
Diffusionsbondschicht 5 mit vergleichsweise kleinen Korngrößen sind alle PVD- und/oder CVD-Verfahren.
Verfahren zum Beschichten und Bonden von Substraten
B e z u g s z e i c h e n 1 i s t e
1 erstes Substrat
lo Oberfläche
Schichtsystem
3 zweites Substrat
3o Oberfläche
4 Schichtsystem
4o, 4o' Oberfläche
5 Di fusionsbondschicht
5\ 5" Zwischenschichten
6 Korn
7 Korngrenze
t, t' Schichtdicke
H, H' (mittlerer) Korndurchmesser
V, V (mittlerer) Korndurchmesser

Claims

Verfahren zum Beschichten und Bonden von Substraten P at en t an s p rü ch e
1. Verfahren zum Beschichten eines ersten Substrats (1) mit einer ersten Diffusionsbondschicht (5) durch Abscheiden eines die erste
Diffusionsbondschicht (5) bildenden ersten Materials auf einer ersten Oberfläche (lo) des ersten Substrats (1) derart, dass die erste
Diffusionsbondschicht (5) eine Kornoberfläche mit einem mittleren Korndurchmesser H parallel zur ersten Oberfläche (lo) kleiner 1 μ m ausbildet.
2. Verfahren nach Anspruch 1 , bei dem die erste Diffusionsbondschicht (5) an der Kornoberfläche einen mittleren Korndurchmesser V quer zur ersten Oberfläche ( l o) kleiner Ι μηι, insbesondere kleiner
lOOnm, vorzugsweise kleiner lOnm, noch bevorzugter kleiner l nm, ausbildet.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem d ie erste Diffusionsbondschicht (5) mit einer mittleren Dicke t quer zur ersten Oberfläche ( 1 o) kleiner Ι μ ηι, insbesondere kleiner l OOnm, vorzugsweise kleiner l Onm, noch bevorzugter kleiner l nm, aufgebracht wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem
zwischen der ersten Diffusionsbondschicht (5) und dem ersten Substrat ( 1 ) mindestens eine weitere, insbesondere durch einen
elektrochemischen Abscheideprozess hergestellte, Zwischenschichten (5 \ 5 ") ausgebildet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die erste Diffusionsbondschicht (5) durch physikal ische Gasphasenabschcidung und/oder chemische Gasphasenabscheidung hergestellt wird.
6. Verfahren zum Bonden eines, mit einem gemäß einem der Ansprüche 1 bis 5 beschichteten ersten Substrats (1) mit einem eine zweite
Diffusionsbondschicht aufweisenden zweiten Substrat (3) oder einem Substrat mit„Standardschicht" mit folgenden Schritten, insbesondere folgendem Ablauf:
- Kontaktieren der ersten Diffusionsbondschicht (5) des ersten Substrats (1) mit der zweiten Diffusionsbondschicht des zweiten Substrats (3) oder einem Substrat mit„Standardschicht",
- Zusammenpressen der Substrate (1, 3) zur Ausbildung eines
permanenten Metalldiffusionsbonds zwischen dem ersten und zweiten Substrat (1, 3).
Verfahren nach Anspruch 6, bei dem der permanente Bond eine
Bondstärke von größer 1 ,5 J/m2, insbesondere größer 2 J/rn2,
vorzugsweise größer 2,5 J/m2 aufweist.
Verfahren nach Anspruch 6 oder 7, bei dem das Zusammenpressen bei einem Druck zwischen 0, 1 und 10 MPa stattfindet.
Verfahren nach einem der Ansprüche 6 bis 8, bei dem die erste und/oder zweite Diffusionsbondschiclit (5 ) so ausgebildet werden, dass der Diffusionsbondschiclit als Festkörperdiffusion, insbesondere zumindest überwiegend als Korngrenzendiffusion, erfolgt.
Verfahren nach einem der Ansprüche 6 bis 9, bei dem die Ausbildung des permanenten Bonds bei einer Temperatur zwischen Raumtemperatur und 500°C , insbesondere zwischen Raumtemperatur und 200 °C , vorzugsweise zwischen Raumtemperatur und 1 50°C, noch bevorzugter zwischen Raumtemperatur und 100°C, am bevorzugtesten zwischen Raumtemperatur und 50°C , insbesondere während maximal 12 Tagen, vorzugsweise maximal 1 Tag, noch bevorzugter maximal 1 S tunde, am besten maximal 15 Minuten, erfolgt.
PCT/EP2012/069268 2012-09-28 2012-09-28 Verfahren zum bschichten und bonden von substraten WO2014048502A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
PCT/EP2012/069268 WO2014048502A1 (de) 2012-09-28 2012-09-28 Verfahren zum bschichten und bonden von substraten
CN201280076109.2A CN104661786B (zh) 2012-09-28 2012-09-28 涂覆及接合衬底的方法
DE112012006961.7T DE112012006961A5 (de) 2012-09-28 2012-09-28 Verfahren zum Beschichten und Bonden von Substraten
KR1020157002733A KR101963933B1 (ko) 2012-09-28 2012-09-28 기판을 코팅 및 본딩하기 위한 방법
US14/429,960 US9358765B2 (en) 2012-09-28 2012-09-28 Method for coating and bonding substrates
SG2014014674A SG2014014674A (en) 2012-09-28 2012-09-28 Method for coating and bonding substrates
JP2015533462A JP6290222B2 (ja) 2012-09-28 2012-09-28 基板をコーティングする方法及び基板を接合する方法
ATA9535/2012A AT525618B1 (de) 2012-09-28 2012-09-28 Verfahren zum Beschichten und Bonden von Substraten
TW102128888A TWI606491B (zh) 2012-09-28 2013-08-12 塗佈及接合基板之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2012/069268 WO2014048502A1 (de) 2012-09-28 2012-09-28 Verfahren zum bschichten und bonden von substraten

Publications (1)

Publication Number Publication Date
WO2014048502A1 true WO2014048502A1 (de) 2014-04-03

Family

ID=46982582

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/069268 WO2014048502A1 (de) 2012-09-28 2012-09-28 Verfahren zum bschichten und bonden von substraten

Country Status (9)

Country Link
US (1) US9358765B2 (de)
JP (1) JP6290222B2 (de)
KR (1) KR101963933B1 (de)
CN (1) CN104661786B (de)
AT (1) AT525618B1 (de)
DE (1) DE112012006961A5 (de)
SG (1) SG2014014674A (de)
TW (1) TWI606491B (de)
WO (1) WO2014048502A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640510B2 (en) 2013-07-05 2017-05-02 Ev Group E. Thallner Gmbh Method for bonding metallic contact areas with solution of a sacrificial layer applied on one of the contact areas
EP3057123A4 (de) * 2013-10-07 2017-09-13 Furukawa Electric Co., Ltd. Verbindungsstruktur und strukturkörper zur verbindung elektronischer elemente
WO2018050659A3 (de) * 2016-09-13 2018-05-11 Hema Maschinen- Und Apparateschutz Gmbh Verfahren zur herstellung eines verbunds aus flächigen substraten mit unterschiedlichen wärmeausdehnungskoeffizienten

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504555B2 (ja) * 2014-11-06 2019-04-24 株式会社ムサシノエンジニアリング 原子拡散接合方法及び前記方法により接合された構造体
US9865565B2 (en) 2015-12-08 2018-01-09 Amkor Technology, Inc. Transient interface gradient bonding for metal bonds
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4077558A (en) * 1976-12-06 1978-03-07 International Business Machines Corporation Diffusion bonding of crystals
DE102005058654A1 (de) * 2005-12-07 2007-06-14 Infineon Technologies Ag Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07506773A (ja) * 1993-01-19 1995-07-27 ヒューズ・エアクラフト・カンパニー 中間温度拡散接合
WO1998041354A1 (en) * 1997-03-17 1998-09-24 Hitachi, Ltd. Method of solid-phase welding members
KR100510062B1 (ko) * 1998-08-18 2005-11-03 주식회사 하이닉스반도체 티타늄 질화막 형성 방법
KR100578976B1 (ko) * 2004-10-15 2006-05-12 삼성에스디아이 주식회사 접착력이 우수한 다층 박막 및 이의 제조방법
EP1920459A4 (de) * 2005-08-12 2012-07-25 Semiconductor Energy Lab Herstellungsverfahren für eine halbleiteranordnung
EP3595016A1 (de) * 2006-10-12 2020-01-15 Cambrios Film Solutions Corporation Auf nanodrähte basierende transparente leiter und methode zur deren herstellung
JP5070557B2 (ja) * 2007-02-27 2012-11-14 武仁 島津 常温接合方法
KR100826284B1 (ko) * 2007-07-24 2008-04-30 (주)에피플러스 발광 다이오드 및 그 제조방법
JP5401661B2 (ja) * 2008-08-22 2014-01-29 株式会社ムサシノエンジニアリング 原子拡散接合方法及び前記方法により接合された構造体
JP2011249361A (ja) * 2010-05-21 2011-12-08 Toyota Motor Corp 半導体装置とその製造方法
WO2011152423A1 (ja) * 2010-05-31 2011-12-08 三洋電機株式会社 金属の接合方法
JP2014100711A (ja) * 2011-02-28 2014-06-05 Sanyo Electric Co Ltd 金属接合構造および金属接合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4077558A (en) * 1976-12-06 1978-03-07 International Business Machines Corporation Diffusion bonding of crystals
DE102005058654A1 (de) * 2005-12-07 2007-06-14 Infineon Technologies Ag Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640510B2 (en) 2013-07-05 2017-05-02 Ev Group E. Thallner Gmbh Method for bonding metallic contact areas with solution of a sacrificial layer applied on one of the contact areas
EP3057123A4 (de) * 2013-10-07 2017-09-13 Furukawa Electric Co., Ltd. Verbindungsstruktur und strukturkörper zur verbindung elektronischer elemente
WO2018050659A3 (de) * 2016-09-13 2018-05-11 Hema Maschinen- Und Apparateschutz Gmbh Verfahren zur herstellung eines verbunds aus flächigen substraten mit unterschiedlichen wärmeausdehnungskoeffizienten

Also Published As

Publication number Publication date
KR20150060666A (ko) 2015-06-03
TW201413786A (zh) 2014-04-01
US9358765B2 (en) 2016-06-07
JP2016500750A (ja) 2016-01-14
KR101963933B1 (ko) 2019-03-29
AT525618A5 (de) 2023-04-15
TWI606491B (zh) 2017-11-21
CN104661786B (zh) 2017-05-24
DE112012006961A5 (de) 2015-06-18
SG2014014674A (en) 2014-06-27
US20150224755A1 (en) 2015-08-13
CN104661786A (zh) 2015-05-27
JP6290222B2 (ja) 2018-03-07
AT525618B1 (de) 2023-07-15

Similar Documents

Publication Publication Date Title
WO2014048502A1 (de) Verfahren zum bschichten und bonden von substraten
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
EP3161855B1 (de) Verfahren zur oberflächenbehandlung von substraten
EP2654074B1 (de) Verfahren zum permanenten Verbinden zweier Metalloberflächen
DE102011050934B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE112014005614T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP2332183A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
EP3043378A2 (de) Verfahren zum permanenten bonden von wafern mittels festkörperdiffusion oder phasenumwandlung mit anwendung einer funktionsschicht
DE112007000825T5 (de) Verfahren zum Bonden eines Halbleitersubstrates an ein Metallsubstrat
EP3120391A1 (de) Photoaktives halbleiterbauelement sowie verfahren zum herstellen eines photoaktiven halbleiterbauelementes
WO2014015912A9 (de) Verfahren zum bonden von substraten
DE112013007187B4 (de) Verfahren zum Aufbringen einer Bondschicht
DE102007021991B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht
DE19954319C1 (de) Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung
DE102018204376B4 (de) Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
DE102008043361A1 (de) Anschlussdraht und Verfahren zur Herstellung eines solchen
EP1732123A2 (de) Verfahren zum Herstellen eines Metall-Halbleiter-Kontakts bei Halbleiterbauelementen
DE102015110957A1 (de) Kontakte für Halbleitervorrichtungen und Verfahren zu deren Bildung
DE10152913A1 (de) Metallisierung integrierter Schaltungen unter Verwendung einer Titan-Aluminium-Legierung
EP2823507B1 (de) Verfahren zum bilden eines kontakts auf einem halbleitersubstrat und halbleitervorrichtung
DE102022113729A1 (de) Halbleitervorrichtung mit metallnitridschicht und ein verfahren zum herstellen von dieser
WO2022157346A1 (de) Verfahren zur herstellung einer solarzelle
WO2001029888A1 (de) Verfahren zur reinigung einer monokristallinen silizium-halbleiterscheibe
DE102011078331A1 (de) Verfahren zum Herstellen ohmscher Kontakte auf einem Siliziumkarbidsubstrat
DE10323007A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12769400

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 20157002733

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14429960

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: ATA 9535/2012

Country of ref document: AT

ENP Entry into the national phase

Ref document number: 2015533462

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112012006961

Country of ref document: DE

Ref document number: 1120120069617

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112012006961

Country of ref document: DE

Effective date: 20150618

122 Ep: pct application non-entry in european phase

Ref document number: 12769400

Country of ref document: EP

Kind code of ref document: A1